TWI670936B - 介面電路以及控制介面電路內之開關電路的方法 - Google Patents
介面電路以及控制介面電路內之開關電路的方法 Download PDFInfo
- Publication number
- TWI670936B TWI670936B TW107137134A TW107137134A TWI670936B TW I670936 B TWI670936 B TW I670936B TW 107137134 A TW107137134 A TW 107137134A TW 107137134 A TW107137134 A TW 107137134A TW I670936 B TWI670936 B TW I670936B
- Authority
- TW
- Taiwan
- Prior art keywords
- circuit
- signal
- control
- voltage
- overvoltage
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4081—Live connection to bus, e.g. hot-plugging
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
- H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0042—Universal serial bus [USB]
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Computing Systems (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
本發明揭露一種介面電路,其包含有一開關電路、一過壓偵測電路以及一控制訊號產生電路。在該介面電路的操作中,該開關電路用以自一輸入端點接收一輸入訊號,並選擇性地將該輸入訊號傳送至一內部電路;該過壓偵測電路用以偵測該輸入訊號的一電壓準位是否高於一臨界值,並據以產生至少一過壓訊號;以及該控制訊號產生電路用以根據該至少一過壓訊號以產生一控制訊號以控制該開關電路,以控制該開關電路處於至少三種不同的狀態的其中之一。
Description
本發明係有關於介面電路,尤指一種具有過壓保護的介面電路。
傳統的通用序列匯流排(Universal Serial Bus,USB)連接頭中,為了避免突發的高壓透過連接頭的輸入端點傳送到內部的低壓元件,連接頭內部的介面電路會設有一個開關電路以相關的過壓保護電路,以在有高壓發生的時候瞬間快速地關閉該開關電路來避免內部的低壓元件受到損壞。然而,快速關閉該開關電路的缺點是容易被雜訊干擾而誤將開關元件關閉,舉例來說,過壓保護電路可能在連接頭的輸入端點稍有電壓突波的情形下便會關閉開關電路,因而導致訊號傳輸中斷,進而造成相關電路運作不正常的問題。另一方面,若是延長過壓保護電路的反應速度,則又有可能增加後端低壓元件受損的風險。
因此,本發明的目的之一在於提供一種介面電路及控制介面電路內之開關電路的方法,其可以避免開關電路因為稍有電壓突波便關閉,且仍然可以有效地保護後端低壓電路,以解決先前技術中所述的問題。
在本發明的一個實施例中,揭露了一種介面電路,其包含有一開關電路、一過壓偵測電路以及一控制訊號產生電路。在該介面電路的操作中,該開關電路用以自一輸入端點接收一輸入訊號,並選擇性地將該輸入訊號傳送至一內部電路;該過壓偵測電路用以偵測該輸入訊號的一電壓準位是否高於一臨界值,並據以產生至少一過壓訊號;以及該控制訊號產生電路用以根據該至少一過壓訊號以產生一控制訊號以控制該開關電路,以控制該開關電路處於至少三種不同的狀態的其中之一。
在本發明的另一個實施例中,揭露了一種控制一介面電路內之開關電路的方法,其中該開關電路用以自一輸入端點接收一輸入訊號,並選擇性地將該輸入訊號傳送至一內部電路,且該方法包含有:偵測該輸入訊號的一電壓準位是否高於一臨界值,並據以產生至少一過壓訊號;以及根據該至少一過壓訊號以產生一控制訊號以控制該開關電路,以控制該開關電路處於至少三種不同的狀態的其中之一。
100、500‧‧‧介面電路
110‧‧‧開關電路
120、520‧‧‧過壓偵測電路
130、530‧‧‧控制訊號產生電路
132‧‧‧共模電壓產生電路
134‧‧‧電壓調節器
140、540‧‧‧內部電路
600~608‧‧‧步驟
M1、M2‧‧‧電晶體
N1、N2‧‧‧輸入端點
OVP1‧‧‧第一過壓訊號
OVP2‧‧‧第二過壓訊號
V1、V2‧‧‧輸入訊號
Vc‧‧‧控制訊號
VCM‧‧‧共模電壓
VPUMP1‧‧‧第一電壓準位
VPUMP2‧‧‧第二電壓準位
VTH‧‧‧臨界值
VUL‧‧‧上限值
第1圖為根據本發明一實施例之介面電路的示意圖。
第2圖為本發明一實施例之過壓偵測電路以及控制訊號產生電路的操作示意圖。
第3圖為本發明一實施例之共模電壓以及控制訊號的示意圖。
第4圖繪示了本發明一實施例之介面電路遇到雜訊干擾時過壓偵測電路以及控制訊號產生電路的操作示意圖。
第5圖為根據本發明另一實施例之介面電路的示意圖。
第6圖為根據本發明一實施例之控制一介面電路內之開關電路的方法的流程圖。
第1圖為根據本發明一實施例之介面電路100的示意圖。如第1圖所示,介面電路100包含了兩個輸入端點N1、N2、包含兩個電晶體M1、M2的開關電路110、一過壓偵測電路120、一控制訊號產生電路130以及一內部電路140,其中控制訊號產生電路130包含了一共模電壓產生電路132以及一電壓調節器134。在本實施例中,介面電路100係為符合USB 3.0規格的介面電路,且介面電路100係製作在一USB連接頭中以接收來自另一裝置的輸入訊號V1、V2(本實施例中為差動訊號),並透過開關電路110選擇性地將輸入訊號V1、V2傳送至後端的內部電路140,但本發明並不以此為限。
在介面電路100的操作中,在正常狀況下,參考第2圖所示之時間0~t1的區間,輸入訊號V1、V2的電壓準位在一範圍之內(亦即,沒有過壓),此時共模電壓產生電路132會根據輸入訊號V1、V2以產生一共模電壓VCM,其中共模電壓VCM可以是輸入訊號V1、V2的平均值,接著電壓調節器134將共模電壓VCM提升一第一電壓準位VPUMP1後產生一控制訊號Vc,以控制開關電路110中的電晶體M1、M2處於導通狀態。在本實施例中,第一電壓準位VPUMP1可以是較高的電壓值,例如5伏特,而控制訊號Vc則作為電晶體M1、M2的閘極控制電壓,亦即在正常狀況下電晶體M1、M2具有很高的閘極電壓以確保開關電路110可以順利導通以讓輸入訊號V1、V2傳送至後端的內部電路140。
接著,當過壓偵測電路120開始偵測到輸入訊號V1、V2的電壓準位
高於一臨界值VTH時,例如第2圖所示的時間點t1,此時過壓偵測電路120會產生一第一過壓訊號OVP1至電壓調節器134,且電壓調節器134會將共模電壓VCM改為提升一第二電壓準位VPUMP2後產生控制訊號Vc,以控制開關電路110中的電晶體M1、M2處於導通狀態。在本實施例中,第二電壓準位VPUMP2可以是較低的電壓值,例如2伏特,亦即當過壓偵測電路120開始偵測到輸入訊號V1、V2的電壓準位高於臨界值VTH時,電壓調節器134所產生之控制訊號Vc可以視為能夠讓電晶體M1、M2導通的較低閘極電壓,此時開關電路110仍然可以讓輸入訊號V1、V2傳送至後端的內部電路140。
在本實施例中,過壓偵測電路120可以偵測輸入訊號V1、V2的共模電壓是否高於臨界值VTH以產生第一過壓訊號OVP1,且共模電壓產生電路132所輸出的共模電壓VCM係具有一上限值,以使得電晶體M1、M2可以順利地被施加較低的閘極電壓。具體來說,參考第3圖所繪示之共模電壓VCM以及控制訊號Vc的示意圖,當輸入訊號V1、V2的共模電壓超過上限值VUL之後,共模電壓產生電路132所輸出的共模電壓VCM僅會等於上限值VUL而不會持續增加;此外,當輸入訊號V1、V2的共模電壓高於臨界值VTH時電壓調節器134所提升的電壓準位會由第一電壓準位VPUMP1改變為第二電壓準位VPUMP2。
接著,在一預設時間之後,例如20奈秒(nano-second)之後,若是過壓偵測電路120偵測到輸入訊號V1、V2的電壓準位仍然高於臨界值VTH時,例如第2圖所示的時間點t2,此時過壓偵測電路120會產生一第二過壓訊號OVP2至電壓調節器134,且電壓調節器134會產生控制訊號Vc以使得電晶體M1、M2處於未導通狀態,亦即關閉開關電路110以避免內部電路140的低壓元件受到高電壓準位之輸入訊號V1、V2的損壞。在本實施例中,此時控制訊號Vc係為一接地電
壓,但本發明並不以此為限。另外,在本實施例及以下的敘述中,過壓偵測電路120是否產生第一過壓訊號OVP1及第二過壓訊號OVP2,其判斷條件可以是輸入訊號V1、V2任一電壓準位高於臨界值VTH或輸入訊號V1、V2皆高於臨界值VTH,然本發明不以此為限。
此外,若是在該預設時間之後過壓偵測電路120偵測到輸入訊號V1、V2的電壓準位低於臨界值VTH時,則代表先前過壓偵測電路120所偵測到的過壓狀況可能僅是雜訊干擾,因此電壓調節器134會重新切換回將共模電壓VCM提升第一電壓準位VPUMP1,以使得電晶體M1、M2具有較高的閘極電壓。
如上所述,由於過壓偵測電路120開始偵測到輸入訊號V1、V2的電壓準位高於臨界值VTH時,控制訊號產生電路130僅會施加較低的閘極電壓至電晶體M1、M2而不會立即將電晶體M1、M2關閉,因此可以避免後端的內部電路140因為一些雜訊干擾而無法接收到輸入訊號V1、V2的情形。此外,由於過壓偵測電路120偵測到輸入訊號V1、V2的電壓準位高於臨界值VTH時會電晶體M1、M2會被施加較低的閘極電壓,因此,若是後續過壓偵測電路120持續偵測到輸入訊號V1、V2的電壓準位高於臨界值VTH時,亦即介面電路100可能真的遭受到高電壓的輸入干擾,則控制訊號產生電路130也可以迅速地將電晶體M1、M2關閉,以避免內部電路140受到損害。
第4圖繪示了本發明一實施例之介面電路100遇到雜訊干擾時的示意圖。如第4圖所示,假設在時間點t1時過壓偵測電路120開始偵測到輸入訊號V1、V2的電壓準位高於臨界值VTH時,則過壓偵測電路120會產生第一過壓訊號OVP1至電壓調節器134以將共模電壓VCM改為提升第二電壓準位VPUMP2後產
生控制訊號Vc;接著,在時間點t1’時過壓偵測電路120偵測到輸入訊號V1、V2的電壓準位不高於臨界值VTH,因此過壓偵測電路120便停止產生第一過壓訊號OVP1至電壓調節器134(例如,第一過壓訊號OVP1變為低電壓準位)。在本實施例中,由於時間點t1~t1’的時間差小於產生第二過壓訊號OVP2的該預設時間(例如,前述的20奈秒),因此過壓偵測電路120不會產生第二過壓訊號OVP2,且電壓調節器134會重新切換回將共模電壓VCM提升第一電壓準位VPUMP1,以使得電晶體M1、M2具有較高的閘極電壓。
第1圖所示之控制訊號產生電路120所包含之共模電壓產生電路132以及電壓調節器134僅是一範例說明,而並非是作為本發明的限制。在本發明之其他實施例中,控制訊號產生電路120可以採用其他元件及計算方式來產生控制訊號Vc,只要控制訊號產生電路120可以在接收到第一過壓訊號OVP1時降低控制訊號Vc的電壓準位,並在接收到第二過壓訊號OVP2時產生控制訊號Vc來關閉電晶體M1、M2,其內部電路的設計可以有不同的實施方式,相關設計上的變化均應隸屬於本發明的範疇。
需注意的是,在第1圖所示的實施例係以差動輸入訊號V1、V2來做為說明,但本發明之介面電路的控制方法可以應用到單端輸入的部分。如第5圖所示,一介面電路500包含了一輸入端點N1、一作為開關電路的電晶體M1、一過壓偵測電路520、一控制訊號產生電路530以及一內部電路540。由於介面電路500與第1圖所示之介面電路100的差異僅在於單端訊號以及差動訊號,而本領域技術人員在閱讀過第1圖所示之實施例後應能了解到過壓偵測電路520、控制訊號產生電路530以及電晶體M1的操作,故相關細節不再贅述。
第6圖為根據本發明一實施例之控制一介面電路內之開關電路的方法的流程圖。參考以上實施例所揭露的內容,流程如下所述。
步驟600:流程開始。
步驟602:偵測一輸入訊號的一電壓準位是否高於一臨界值,若是,流程進入步驟604;若否,則流程停在步驟602以持續偵測輸入訊號的該電壓準位是否高於該臨界值。
步驟604:降低施加在一開關電路之電晶體閘極電壓,但電晶體仍然維持導通狀態,以使得該輸入訊號可以透過該開關電路傳送至一內部電路。
步驟606:在一預設時間之後判斷該輸入訊號的該電壓準位是否仍然高於該臨界值,若是,流程進入步驟608;若否,則流程回到步驟602。
步驟608:關閉該開關電路,以使得該輸入訊號無法透過該開關電路傳送至該內部電路。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
Claims (9)
- 一種介面電路,包含有:一開關電路,用以自一輸入端點接收一輸入訊號,並選擇性地將該輸入訊號傳送至一內部電路;一過壓偵測電路,用以偵測該輸入訊號的一電壓準位是否高於一臨界值,並據以產生至少一過壓訊號;以及一控制訊號產生電路,耦接於該過壓偵測電路,用以根據該至少一過壓訊號以產生一控制訊號以控制該開關電路,以控制該開關電路處於至少三種不同的狀態的其中之一;其中當該過壓偵測電路偵測到該輸入訊號的該電壓準位不高於該臨界值時,該控制訊號產生電路產生該控制訊號以控制該開關電路處於一第一狀態;當該過壓偵測電路偵測到該輸入訊號的該電壓準位高於該臨界值時,產生一第一過壓訊號以使得該控制訊號產生電路產生該控制訊號以控制該開關電路處於一第二狀態;以及在該開關電路被控制處於該第二狀態的一預設時間之後,該過壓偵測電路偵測該輸入訊號的該電壓準位是否高於該臨界值時,以決定是否產生一第二過壓訊號以使得該控制訊號產生電路產生該控制訊號以控制該開關電路處於一第三狀態。
- 如申請專利範圍第1項所述之介面電路,其中在該開關電路被控制處於該第二狀態的該預設時間之後,若是該過壓偵測電路偵測該輸入訊號的該電壓準位是高於該臨界值,則產生該第二過壓訊號以使得該控制訊號產生電路產生該控制訊號以控制該開關電路處於該第三狀態;以及若是該過壓偵測電路偵測該輸入訊號的該電壓準位是不高於該臨界值,則該控制訊號產生電路產生該控制訊號以控制該開關電路回到該第一狀態。
- 如申請專利範圍第1項所述之介面電路,其中該開關電路包含一電晶體,且該第一狀態係指該電晶體被施加一第一閘極電壓而處於導通狀態,該第二狀態係指該電晶體被施加不同於該第一閘極電壓的一第二閘極電壓而處於導通狀態,且該第三狀態係指該電晶體被施加一第三閘極電壓而處於未導通狀態。
- 如申請專利範圍第3項所述之介面電路,其中該第二閘極電壓介於該第一閘極電壓以及該第三閘極電壓之間。
- 一種介面電路,包含有:一開關電路,用以自一輸入端點接收一輸入訊號,並選擇性地將該輸入訊號傳送至一內部電路;一過壓偵測電路,用以偵測該輸入訊號的一電壓準位是否高於一臨界值,並據以產生至少一過壓訊號;以及一控制訊號產生電路,耦接於該過壓偵測電路,用以根據該至少一過壓訊號以產生一控制訊號以控制該開關電路,以控制該開關電路處於至少三種不同的狀態的其中之一;其中該輸入訊號為一差動訊號,且該控制訊號產生電路包含有:一共模電壓產生電路,用以根據該輸入訊號以產生該輸入訊號的一共模電壓;以及一電壓調節器,耦接於該共模電壓產生電路,用以根據該共模電壓以及該至少一過壓訊號以產生該控制訊號以控制該開關電路。
- 如申請專利範圍第5項所述之介面電路,其中該共模電壓產生電路所輸出之該共模電壓係被箝制在一上限值。
- 如申請專利範圍第5項所述之介面電路,其中當該過壓偵測電路偵測到該差動訊號之至少一訊號的電壓準位不高於該臨界值時,該電壓調節器根據該共模電壓來產生該控制訊號以控制該開關電路處於一第一狀態;當該過壓偵測電路偵測到該差動訊號之該至少一訊號的該電壓準位高於該臨界值時,產生一第一過壓訊號以使得該電壓調節器根據該共模電壓來產生該控制訊號以控制該開關電路處於一第二狀態;以及在該開關電路被控制處於該第二狀態的一預設時間之後,該過壓偵測電路偵測該差動訊號之該至少一訊號的該電壓準位是否高於該臨界值時,以決定是否產生一第二過壓訊號以使得該電壓調節器產生該控制訊號以控制該開關電路處於一第三狀態。
- 如申請專利範圍第7項所述之介面電路,其中該開關電路包含一電晶體,且該第一狀態係指該電晶體被施加一第一閘極電壓而處於導通狀態,該第二狀態係指該電晶體被施加一第二閘極電壓而處於導通狀態,且該第三狀態係指該電晶體被施加一第三閘極電壓而處於未導通狀態;其中該第一閘極電壓係由該電壓調節器將該共模電壓提升一第一電壓準位後所產生,而該第二閘極電壓係由該電壓調節器將該共模電壓提升低於該第一電壓準位的一第二電壓準位後所產生。
- 一種控制一介面電路內之開關電路的方法,其中該開關電路用以自一輸入端點接收一輸入訊號,並選擇性地將該輸入訊號傳送至一內部電路,且該方法包含有:偵測該輸入訊號的一電壓準位是否高於一臨界值,並據以產生至少一過壓訊號;以及根據該至少一過壓訊號以產生一控制訊號以控制該開關電路,以控制該開關電路處於至少三種不同的狀態的其中之一;其中控制該開關電路處於至少三種不同的狀態的其中之一的步驟包含有:當偵測到該輸入訊號的該電壓準位不高於該臨界值時,產生該控制訊號以控制該開關電路處於一第一狀態;當偵測到該輸入訊號的該電壓準位高於該臨界值時,產生一第一過壓訊號以產生該控制訊號以控制該開關電路處於一第二狀態;以及在該開關電路被控制處於該第二狀態的一預設時間之後,偵測該輸入訊號的該電壓準位是否高於該臨界值時,以決定是否產生一第二過壓訊號以產生該控制訊號以控制該開關電路處於一第三狀態。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW107137134A TWI670936B (zh) | 2018-10-22 | 2018-10-22 | 介面電路以及控制介面電路內之開關電路的方法 |
US16/576,756 US10853295B2 (en) | 2018-10-22 | 2019-09-19 | Interface circuit and method for controlling switching circuit within interface circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW107137134A TWI670936B (zh) | 2018-10-22 | 2018-10-22 | 介面電路以及控制介面電路內之開關電路的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI670936B true TWI670936B (zh) | 2019-09-01 |
TW202017316A TW202017316A (zh) | 2020-05-01 |
Family
ID=68618899
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW107137134A TWI670936B (zh) | 2018-10-22 | 2018-10-22 | 介面電路以及控制介面電路內之開關電路的方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10853295B2 (zh) |
TW (1) | TWI670936B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11590860B2 (en) * | 2020-05-18 | 2023-02-28 | Ford Global Technologies, Llc | Microcontroller dual input boot assist control circuit |
US11552434B2 (en) * | 2020-05-22 | 2023-01-10 | Qualcomm Incorporated | Overvoltage protection scheme for connector ports |
US11689201B2 (en) * | 2021-07-26 | 2023-06-27 | Qualcomm Incorporated | Universal serial bus (USB) host data switch with integrated equalizer |
TWI813144B (zh) * | 2022-01-25 | 2023-08-21 | 瑞昱半導體股份有限公司 | 接收器偵測系統與接收器偵測裝置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070285861A1 (en) * | 2006-05-10 | 2007-12-13 | Samsung Electronics Co., Ltd. | Over-voltage protection circuit and method thereof |
US20110080206A1 (en) * | 2009-10-07 | 2011-04-07 | Intersil Americas Inc. | System and method for negative voltage protection |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5440441A (en) * | 1984-10-24 | 1995-08-08 | Ahuja; Om | Apparatus for protecting, monitoring, and managing an AC/DC electrical line or a telecommunication line using a microprocessor |
US20130234678A1 (en) * | 2012-03-06 | 2013-09-12 | Ciaran Patterson | Alternator ripple voltage reduction using output feedback to an independent field coil |
WO2014064807A1 (ja) * | 2012-10-25 | 2014-05-01 | 三菱電機株式会社 | コモンモードノイズ低減装置 |
WO2014106997A1 (en) * | 2013-01-07 | 2014-07-10 | Samsung Electronics Co., Ltd. | Processor module, micro-server, and method of using processor module |
US8829944B1 (en) * | 2013-09-30 | 2014-09-09 | Lattice Semiconductor Corporation | Dynamic power supply switching for clocking signals |
EP3353870B1 (en) | 2015-09-21 | 2023-06-07 | Symptote Technologies LLC | One-transistor devices for protecting circuits and autocatalytic voltage conversion therefor |
-
2018
- 2018-10-22 TW TW107137134A patent/TWI670936B/zh active
-
2019
- 2019-09-19 US US16/576,756 patent/US10853295B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070285861A1 (en) * | 2006-05-10 | 2007-12-13 | Samsung Electronics Co., Ltd. | Over-voltage protection circuit and method thereof |
US20110080206A1 (en) * | 2009-10-07 | 2011-04-07 | Intersil Americas Inc. | System and method for negative voltage protection |
Also Published As
Publication number | Publication date |
---|---|
TW202017316A (zh) | 2020-05-01 |
US10853295B2 (en) | 2020-12-01 |
US20200125519A1 (en) | 2020-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI670936B (zh) | 介面電路以及控制介面電路內之開關電路的方法 | |
US9264034B2 (en) | Circuit and method for body biasing | |
US10666320B2 (en) | Ringing suppression circuit | |
US10340917B2 (en) | Receiver circuitry and method for converting an input signal from a source voltage domain into an output signal for a destination voltage domain | |
JP2007097176A (ja) | 信号検出回路 | |
US11101794B2 (en) | Bus driver with rise/fall time control | |
US10749511B2 (en) | IO circuit and access control signal generation circuit for IO circuit | |
US20110260756A1 (en) | Buffer Circuit for a Capacitive Load of High Value | |
KR20140129159A (ko) | 차동 입력/출력 인터페이스들에 대한 서지 보호 | |
CN111742490A (zh) | 自适应电压钳位器及相关方法 | |
TWI651734B (zh) | 半導體裝置之資料輸出電路 | |
US7009827B1 (en) | Voltage swing detection circuit for hot plug event or device detection via a differential link | |
CN107240913A (zh) | 静电放电保护 | |
TWI812013B (zh) | 應用於USB Type-C通訊埠之過電壓保護電路和相關過電壓保護方法 | |
KR20090051513A (ko) | 반도체 집적회로의 데이터 리시버 및 그 제어 방법 | |
CN111130328B (zh) | 介面电路以及控制介面电路内的开关电路的方法 | |
US20210184454A1 (en) | Bandwidth-boosted bidirectional serial bus buffer circuit | |
TWI773870B (zh) | 電子裝置及其操作方法 | |
TWI736190B (zh) | 具有倒灌電流防止機制的通用序列匯流排訊號輸出電路及其操作方法 | |
US5920223A (en) | Method and apparatus to improve immunity to common-mode noise | |
US11855613B2 (en) | Post-driver with low voltage operation and electrostatic discharge protection | |
KR101706240B1 (ko) | 차동신호수신회로 및 이의 구동방법 | |
US11630471B2 (en) | Over voltage detection and protection | |
US7321238B1 (en) | Over-voltage tolerant multifunction input stage | |
CN113452361A (zh) | 具有倒灌电流防止机制的通用串行总线信号输出电路 |