CN113451273B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN113451273B
CN113451273B CN202010883332.4A CN202010883332A CN113451273B CN 113451273 B CN113451273 B CN 113451273B CN 202010883332 A CN202010883332 A CN 202010883332A CN 113451273 B CN113451273 B CN 113451273B
Authority
CN
China
Prior art keywords
terminal
metal layer
detection terminal
main
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010883332.4A
Other languages
English (en)
Other versions
CN113451273A (zh
Inventor
井口知洋
平川达也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Publication of CN113451273A publication Critical patent/CN113451273A/zh
Application granted granted Critical
Publication of CN113451273B publication Critical patent/CN113451273B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/041—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction having no base used as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Inverter Devices (AREA)

Abstract

实施方式的半导体装置具备：绝缘基板，在表面具有第一金属层与第二金属层；半导体芯片，包含上部电极与下部电极，上部电极电连接于第一金属层，下部电极电连接于第二金属层；第一主端子，包含第一端部与第二端部，第一端部电连接于第一金属层；第二主端子，包含第三端部与第四端部，第三端部电连接于第二金属层；第一检测端子，电连接于第一主端子的第一端部与第二端部之间；以及第二检测端子，电连接于第一金属层。

Description

半导体装置
相关申请
本申请享受以日本专利申请2020－52529号(申请日：2020年3月24日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的所有内容。
技术领域
实施方式主要涉及半导体装置。
背景技术
功率半导体模块中，例如在金属基底之上安装功率半导体芯片，在功率半导体芯片之间夹着绝缘基板。功率半导体芯片例如是金属氧化物半导体场效应晶体管(MetalOxide Field Effect Transistor，MOSFET)绝缘栅双极晶体管(Insulated Gate BipolarTransistor，IGBT)、或者二极管。
在功率半导体模块中，有要求检测模块内的短路、推断模块的寿命的情况。为了检测模块内的短路、推断模块的寿命，设置用于测定流经两个主端子之间的主电流的检测端子。两个检测端子设于主电流路径，通过对在两个检测端子之间检测出的电压进行积分，求出主电流。
为了提高主电流的测定精度，在两个检测端子之间的主电流路径中需要一定大小以上的电感。为了增大电感，例如需要加长绝缘基板之上的金属层的长度、设置追加的金属层、加长接合线的长度、或者设置追加的接合线。因此，产生功率半导体模块大型化这一问题。
发明内容
实施方式提供能够实现功率半导体模块的小型化的半导体装置。
实施方式的半导体装置具备：绝缘基板，在表面具有第一金属层与第二金属层；半导体芯片，包含上部电极与下部电极，所述上部电极电连接于所述第一金属层，所述下部电极电连接于所述第二金属层；第一主端子，包含第一端部与第二端部，所述第一端部电连接于所述第一金属层；第二主端子，包含第三端部与第四端部，所述第三端部电连接于所述第二金属层；第一检测端子，电连接于所述第一主端子的所述第一端部与所述第二端部之间；以及第二检测端子，电连接于所述第一金属层。
附图说明
图1是第一实施方式的半导体装置的示意俯视图。
图2是第一实施方式的半导体装置的示意剖面图。
图3A、图3B是第一实施方式的半导体装置的示意剖面图。
图4是第一实施方式的半导体装置的等效电路图。
图5是第二实施方式的半导体装置的示意俯视图。
图6是第二实施方式的半导体装置的等效电路图。
图7是第三实施方式的半导体装置的示意剖面图。
图8A、图8B是第三实施方式的半导体装置的示意剖面图。
图9是第四实施方式的半导体装置的示意俯视图。
图10是第四实施方式的半导体装置的等效电路图。
具体实施方式
本说明书中，有对于相同或类似的部件附加相同的附图标记并省略重复说明的情况。
本说明书中，为了表示部件等的位置关系，有将附图的上方向记述为“上”、将附图的下方向记述为“下”的情况。本说明书中，“上”、“下”的概念并不一定是表示与重力方向的关系的用语。
(第一实施方式)
第一实施方式的半导体装置具备：绝缘基板，在表面具有第一金属层与第二金属层；半导体芯片，包含上部电极与下部电极，上部电极电连接于第一金属层，下部电极电连接于第二金属层；第一主端子，包含第一端部与第二端部，第一端部电连接于第一金属层；第二主端子，包含第三端部与第四端部，第三端部电连接于第二金属层；第一检测端子，电连接于第一主端子的第一端部与第二端部之间；以及第二检测端子，电连接于第一金属层。
图1是第一实施方式的半导体装置的示意俯视图。图2是第一实施方式的半导体装置的示意剖面图。图2是图1的AA’剖面。图3A、图3B是第一实施方式的半导体装置的示意剖面图。图3A是图1的BB’剖面。图3B是图1的CC’剖面。图4是第一实施方式的半导体装置的等效电路图。
第一实施方式的半导体装置是功率半导体模块100。如图4所示，第一实施方式的功率半导体模块100以串联的方式连接有2个MOSFET。第一实施方式的功率半导体模块是能够以一个模块构成半桥电路的所谓的“2in1”类型的模块。例如能够通过使用三个第一实施方式的功率半导体模块来构成三相逆变器电路。
如图4所示，功率半导体模块100具有电力端子N、电力端子P、交流输出端子AC、第一检测端子S1、第二检测端子S2、以及电感器L1。第一检测端子S1以及第二检测端子S2具有对流经电力端子N与交流输出端子AC之间的主电流进行监视的功能。
第一实施方式的功率半导体模块100具备树脂壳体10(框体)、盖12、第一主端子14、第二主端子16、交流输出端子18、第一栅极端子20、第二栅极端子22、第一检测端子24、第二检测端子26、金属基底28、绝缘基板30、第一金属层32、第二金属层34、第三金属层36、第一栅极金属层38、第二栅极金属层40、背面金属层42、第一MOSFET44(半导体芯片)、第二MOSFET46、接合线48、密封树脂50(密封材料)。
第一主端子14具有第一端部14a、第二端部14b、第一布线连接孔14c(孔)。第二主端子16具有第三端部16a、第四端部16b、第二布线连接孔16c。第一检测端子24具有端部24a。第二检测端子26具有端部26a。
图1是从功率半导体模块100除去了盖12以及密封树脂50的状态的俯视图。
金属基底28例如是铜。例如在将功率半导体模块100安装于产品时，在金属基底28的背面连接未图示的散热板。
绝缘基板30设于金属基底28之上。绝缘基板30设于金属基底28与第一MOSFET44之间、以及金属基底28与第二MOSFET46之间。绝缘基板30具有使金属基底28和第一MOSFET44以及第二MOSFET46电分离的功能。
绝缘基板30例如是陶瓷。绝缘基板30例如是氧化铝、氮化铝、或者氮化硅。
在绝缘基板30的表面设置第一金属层32、第二金属层34、第三金属层36、第一栅极金属层38、以及第二栅极金属层40。第一金属层32、第二金属层34、第三金属层36、第一栅极金属层38、以及第二栅极金属层40例如是铜。
在绝缘基板30的背面设置背面金属层42。背面金属层42例如是铜。背面金属层42例如使用未图示的焊料层或者银纳米粒子层而与金属基底28接合。
树脂壳体10设于金属基底28以及绝缘基板30的周围。树脂壳体10的一部分设于金属基底28之上。树脂壳体10是框体的一个例子。树脂壳体10具有保护第一MOSFET44、第二MOSFET46、以及绝缘基板30的功能。
在树脂壳体10之上设置盖12。盖12在与绝缘基板30之间夹着第一MOSFET44以及第二MOSFET46。盖12具有保护第一MOSFET44、第二MOSFET46、以及绝缘基板30的功能。
第一MOSFET44设于绝缘基板30之上。第一MOSFET44具有第一源极电极44a、第一漏极电极44b、第一栅极电极44c。第一源极电极44a是上部电极的一个例子。第一漏极电极44b是下部电极的一个例子。
第一MOSFET44设于第三金属层36之上。第一漏极电极44b例如使用未图示的焊料层或者银纳米粒子层固定于第三金属层36之上。第一漏极电极44b接合于第三金属层36。
第一MOSFET44例如使用碳化硅而形成。
第一源极电极44a电连接于第一金属层32。第一源极电极44a经由接合线48电连接于第一金属层32。
第一漏极电极44b电连接于第二金属层34。第一漏极电极44b经由第三金属层36、接合线48、以及第二MOSFET46电连接于第二金属层34。
第二MOSFET46设于绝缘基板30之上。第二MOSFET46具有第二源极电极46a、第二漏极电极46b、第二栅极电极46c。
第二MOSFET46设于第二金属层34之上。第二漏极电极46b例如使用未图示的焊料层或者银纳米粒子层固定于第二金属层34之上。第二漏极电极46b接合于第二金属层34。第二源极电极46a电连接于第三金属层36。第二源极电极46a经由接合线48电连接于第三金属层36。
第二MOSFET46例如使用碳化硅而形成。
密封树脂50填充于树脂壳体10之中。密封树脂50被树脂壳体10包围。密封树脂50覆盖第一MOSFET44、第二MOSFET46、以及绝缘基板30。密封树脂50是密封材料的一个例子。
密封树脂50具有保护第一MOSFET44、第二MOSFET46、以及绝缘基板30的功能。另外，具有使第一MOSFET44、第二MOSFET46、以及绝缘基板30绝缘的功能。
密封树脂50包含树脂。密封树脂50例如是有机硅凝胶。也能够在密封树脂50中应用例如环氧树脂、聚酰亚胺树脂等其他树脂。
第一主端子14具有第一端部14a、第二端部14b、第一布线连接孔14c(孔)。第一主端子14电连接于第一金属层32。
第一端部14a电连接于第一金属层32。第一端部14a固定于第一金属层32。第一端部14a例如使用未图示的焊料层或者银纳米粒子层而接合于第一金属层32。另外，第一端部14a例如通过超声波接合而接合于第一金属层32。
第一端部14a设于树脂壳体10之中。第一端部14a被密封树脂50包围。
第二端部14b设于树脂壳体10以及盖12的外部。在第二端部14b设置用于将母线等布线连接的第一布线连接孔14c。
第一主端子14与图4的电力端子N对应。第一主端子14被从外部例如施加负电压。
第一主端子14由金属板形成。第一主端子14例如是铜。
第二主端子16具有第三端部16a、第四端部16b、第二布线连接孔16c(孔)。第二主端子16电固定(可导电地固定)于第二金属层34。
第三端部16a电连接于第二金属层34。第三端部16a固定于第二金属层34。第三端部16a例如使用未图示的焊料层或者银纳米粒子层而接合于第二金属层34。另外，第三端部16a例如通过超声波接合而接合于第二金属层34。
第三端部16a设于树脂壳体10之中。第三端部16a被密封树脂50包围。
第四端部16b设于树脂壳体10以及盖12的外部。在第四端部16b设置用于将母线等布线连接的第二布线连接孔16c。
第二主端子16与图4的电力端子P对应。第二主端子16被从外部例如施加正电压。
第二主端子16由金属板形成。第二主端子16例如是铜。
交流输出端子18电连接于第三金属层36。交流输出端子18的一端例如固定于第三金属层36。交流输出端子18与图4的交流输出端子AC对应。交流输出端子18输出半桥电路的输出电流。
第一栅极端子20经由接合线48、第一栅极金属层38、以及接合线48电连接于第一MOSFET44的栅极电极44c。第一栅极端子20具有将控制第一MOSFET44的栅极电压信号施加到栅极电极44c的功能。
第二栅极端子22经由接合线48、第二栅极金属层40、以及接合线48电连接于第二MOSFET46的栅极电极46c。第二栅极端子22具有将控制第二MOSFET46的栅极电压信号施加到栅极电极46c的功能。
第一检测端子24电连接于第一主端子14。第一检测端子24固定于第一主端子14的第一端部14a与第二端部14b之间。第一检测端子24具有端部24a。第一检测端子24的端部24a利用连接部(图1、图3A中的X)固定于第一主端子14。
第一检测端子24的与端部24a相反的一侧的端部例如设于树脂壳体10以及盖12的外部。第一检测端子24与第一主端子14的连接部X位于绝缘基板30与盖12之间。
第一检测端子24的至少一部分被密封树脂50包围。第一检测端子24与第一主端子14的连接部X被密封树脂50包围。
第一检测端子24与图4的第一检测端子S1对应。第一检测端子24具有对流经第一主端子14与第二主端子16之间的主电流进行监视的功能。
第一检测端子24为金属。第一检测端子24例如为铜。
第一检测端子24例如与第一主端子14由同一材料一体成形。
第一检测端子24例如也能够使用接合线连接于第一主端子14。
第二检测端子26电连接于第一金属层32。第二检测端子26具有端部26a。第二检测端子26的端部26a例如固定于第一金属层32。
第二检测端子26的端部26a例如使用未图示的焊料层或者银纳米粒子层而接合于第一金属层32。另外，端部26a例如通过超声波接合而接合于第一金属层32。
第二检测端子26的与端部26a的相反的一侧的端部例如设于树脂壳体10以及盖12的外部。
另外，第二检测端子26只要电连接于第一金属层32，就可以不必直接固定于第一金属层32。例如第二检测端子26与第一金属层32也可以经由接合线48而电连接。另外，例如第二检测端子26与第一金属层32也可以在之间隔着与第一金属层32不同的金属层而电连接。
第二检测端子26的至少一部分并密封树脂50包围。
第二检测端子26与图4的第二检测端子S2对应。第二检测端子26具有对流经第一主端子14与第二主端子16之间的主电流进行监视的功能。
第二检测端子26为金属。第二检测端子26例如为铜。
接下来，对第一实施方式的功率半导体模块100的作用以及效果进行说明。
在功率半导体模块中，有要求检测模块内的短路、推断模块的寿命的情况。为了检测模块内的短路、推断模块的寿命，设置用于测定流经两个主端子之间的主电流的检测端子。两个检测端子设于主电流的路径，通过对在两个检测端子之间检测出的电压进行积分，求出主电流。
为了提高主电流的测定精度，在两个检测端子之间的主电流路径中需要一定大小以上的电感。例如考虑如图4那样在电力端子N的一侧设置第一检测端子S1与第二检测端子S2的情况。在第一检测端子S1与第二检测端子S2之间的主路径中需要具备一定大小以上的电感的电感器L1。
为了增大两个检测端子之间的主电流路径的电感，例如需要加长绝缘基板之上的金属层的长度、设置追加的金属层、加长接合线的长度、或者设置追加的接合线。因此，产生功率半导体模块的大型化这一问题。
第一实施方式的功率半导体模块100的第一检测端子24连接于第一主端子14的第一端部14a与第二端部14b之间。因而，从第一检测端子24与第一主端子14的连接部X到第二检测端子26与第一金属层32的连接部之间的主电流路径作为图4的电感器L1发挥功能。
在第一实施方式的功率半导体模块100中，能够使第一主端子14的一部分作为电感器L1发挥功能。因而，无需为了增大两个检测端子之间的主电流路径的电感而例如加长绝缘基板之上的金属层的长度、设置追加的金属层、加长接合线的长度、或者设置追加的接合线。即，无需为了增大两个检测端子之间的主电流路径的电感而追加附加的构造。由此，即使在设有第一检测端子24以及第二检测端子26的情况下，也能够实现功率半导体模块100的小型化。
出于提高主电流的测定精度的观点，第一检测端子24与第二检测端子26之间的电感优选的是2nH以上。
在第一实施方式的功率半导体模块100中，能够任意地设定第一检测端子24与第一主端子14的连接部X的位置。因而，主电流路径的电感的大小的调整变得容易。
另外，若两个检测端子之间的主电流路径之间的温度变化较大，则两个检测端子之间的电感的变化变大。若电感的变化变大，则主电流的测定精度降低。
在第一实施方式的功率半导体模块100中，将第一检测端子24与第一主端子14的连接部X设于远离发热源的位置。即，从连接母线等布线且容易产生接触电阻所引起的发热的第二端部14b到连接部X保持一定的距离。另外，从由于器件动作而发热的第一MOSFET44以及第二MOSFET46到连接部X保持一定的距离。因而，可抑制温度变化所引起的电感的变化。由此，可抑制主电流的测定精度的降低。
以上，根据第一实施方式，能够实现功率半导体模块的小型化。另外，两个检测端子之间的电感的调整变得容易。另外，可抑制温度变化所引起的主电流的测定精度的降低。
(第二实施方式)
第二实施方式的半导体装置具备：绝缘基板，在表面具有第一金属层与第二金属层；半导体芯片，包含上部电极与下部电极，上部电极电连接于第一金属层，下部电极电连接于第二金属层；第一主端子，包含第一端部与第二端部，第一端部电连接于第一金属层；第二主端子，包含第三端部与第四端部，第三端部电连接于第二金属层；第一检测端子，电连接于第二主端子的第三端部与第四端部之间；以及电连接于第二金属层的第二检测端子。
第二实施方式的半导体装置在具备固定于第二主端子的第三端部与第四端部之间的第一检测端子、以及电连接于第二金属层的第二检测端子这一点与第一实施方式的半导体装置不同。即，在第一检测端子设于第二主端子这一点与第一实施方式不同。以下，对与第一实施方式重复的内容省略一部分的记述。
图5是第二实施方式的半导体装置的示意俯视图。图5是相当于第一实施方式的图1的图。图6是第二实施方式的半导体装置的等效电路图。
第二实施方式的半导体装置是功率半导体模块200。如图6所示，第二实施方式的功率半导体模块200以串联的方式连接有2个MOSFET。第二实施方式的功率半导体模块是能够以一个模块构成半桥电路的所谓的“2in1”类型的模块。例如能够通过使用三个第二实施方式的功率半导体模块来构成三相逆变器电路。
如图6所示，功率半导体模块200具有电力端子N、电力端子P、交流输出端子AC、第一检测端子S1、第二检测端子S2、以及电感器L1。第一检测端子S1以及第二检测端子S2具有对流经电力端子N与电力端子P之间的主电流进行监视的功能。
第二实施方式的功率半导体模块200具备树脂壳体10、盖12、第一主端子14、第二主端子16、交流输出端子18、第一栅极端子20、第二栅极端子22、第一检测端子24、第二检测端子26、金属基底28、绝缘基板30、第一金属层32、第二金属层34、第三金属层36、第一栅极金属层38、第二栅极金属层40、背面金属层42、第一MOSFET44(半导体芯片)、第二MOSFET46、接合线48、密封树脂50(密封材料)。
第一主端子14具有第一端部14a、第二端部14b、第一布线连接孔14c(孔)。第二主端子16具有第三端部16a、第四端部16b、第二布线连接孔16c。第一检测端子24具有端部24a。第二检测端子26具有端部26a。
图5是从功率半导体模块200除去了盖12以及密封树脂50的状态的俯视图。
第一主端子14具有第一端部14a、第二端部14b、第一布线连接孔14c(孔)。第一主端子14电连接于第一金属层32。
第一主端子14与图6的电力端子N对应。第一主端子14被从外部例如施加负电压。
第二主端子16具有第三端部16a、第四端部16b、第二布线连接孔16c(孔)。第二主端子16电固定于第二金属层34。
第二主端子16与图6的电力端子P对应。第二主端子16被从外部例如施加正电压。
第一检测端子24电连接于第二主端子16。第一检测端子24固定于第二主端子16的第三端部16a与第四端部16b之间。第一检测端子24具有端部24a。第一检测端子24的端部24a以连接部(图5中的Y)固定于第二主端子16。
第一检测端子24的与端部24a相反的一侧的端部例如设于树脂壳体10以及盖12的外部。第一检测端子24与第二主端子16的连接部Y位于绝缘基板30与盖12之间。
第一检测端子24的至少一部分被密封树脂50包围。第一检测端子24与第二主端子16的连接部Y被密封树脂50包围。
第一检测端子24与图6的第一检测端子S1对应。第一检测端子24具有对流经第一主端子14与第二主端子16之间的主电流进行监视的功能。
第一检测端子24是金属。第一检测端子24例如是铜。
第一检测端子24例如与第二主端子16由同一材料一体成形。
第一检测端子24例如也能够使用接合线连接于第二主端子16。
第二检测端子26电连接于第二金属层34。第二检测端子26具有端部26a。第二检测端子26的端部26a例如固定于第二金属层34。
第二检测端子26的端部26a例如使用未图示的焊料层或者银纳米粒子层而接合于第二金属层34。另外，端部26a例如通过超声波接合而接合。
第二检测端子26的端部26a的相反的一侧的端部例如设于树脂壳体10以及盖12的外部。
另外，第二检测端子26只要电连接于第二金属层34，就可以不必直接固定于第二金属层34。例如第二检测端子26与第二金属层34也可以经由接合线48而电连接。另外，例如第二检测端子26与第二金属层34也可以在之间隔着与第二金属层34不同的金属层而电连接。
第二检测端子26的至少一部分被密封树脂50包围。
第二检测端子26与图6的第二检测端子S2对应。第二检测端子26具有对流经第一主端子14与第二主端子16之间的主电流进行监视的功能。
第二检测端子26为金属。第二检测端子26例如为铜。
以上，根据第二实施方式，与第一实施方式相同，能够实现功率半导体模块的小型化。另外，两个检测端子之间的电感的调整变得容易。另外，可抑制温度变化所引起的主电流的测定精度的降低。
(第三实施方式)
第三实施方式的半导体装置在密封材料具有第一部分和与第一部分不同的材料的第二部分、第一主端子与第一检测端子的连接部被第二部分包围这一点与第一实施方式的半导体装置不同。以下，对与第一实施方式重复的内容省略一部分的记述。
图7是第三实施方式的半导体装置的示意剖面图。图7是相当于第一实施方式的图2的图。图8A、图8B是第三实施方式的半导体装置的示意剖面图。图8A、图8B是相当于第一实施方式的图3A、图3B的图。
第三实施方式的半导体装置是功率半导体模块300。
第三实施方式的功率半导体模块300具备树脂壳体10、盖12、第一主端子14、第二主端子16、交流输出端子18、第一栅极端子20、第二栅极端子22、第一检测端子24、第二检测端子26、金属基底28、绝缘基板30、第一金属层32、第二金属层34、第三金属层36、第一栅极金属层38、第二栅极金属层40、背面金属层42、第一MOSFET44(半导体芯片)、第二MOSFET46、接合线48、密封树脂50(密封材料)。
第一主端子14具有第一端部14a、第二端部14b、第一布线连接孔14c(孔)。第二主端子16具有第三端部16a、第四端部16b、第二布线连接孔16c。第一检测端子24具有端部24a。第二检测端子26具有端部26a。
密封树脂50具有第一部分50a与第二部分50b。第二部分50b的材料与第一部分50a的材料不同。
例如第二部分50b使用绝缘性高于第一部分50a的材料。另外，例如第二部分50b使用强度高于第一部分50a的材料。
第一部分50a例如是有机硅凝胶。第二部分50b例如是环氧树脂。
第一主端子14以及第二主端子16的至少一部分被第二部分50b包围。第一检测端子24与第一主端子14的连接部X被第二部分50b包围。
根据第三实施方式的功率半导体模块300，例如能够提高第一主端子14以及第二主端子16的绝缘性。另外，例如能够抑制第一主端子14以及第二主端子16的变形。
以上，根据第三实施方式，与第一实施方式相同，能够实现功率半导体模块的小型化。另外，两个检测端子之间的电感的调整变得容易。另外，可抑制温度变化所引起的主电流的测定精度的降低。另外，能够进一步提高功率半导体模块的特性。
(第四实施方式)
第四实施方式的半导体装置在还具备电连接于第二主端子的第三端部与第四端部之间的第三检测端子、以及电连接于第二金属层的第四检测端子这一点与第一实施方式的半导体装置不同。以下，对与第一实施方式重复的内容省略一部分的记述。
图9是第四实施方式的半导体装置的示意俯视图。图9是相当于第一实施方式的图1的图。图10是第四实施方式的半导体装置的等效电路图。
第四实施方式的半导体装置是功率半导体模块400。如图10所示，第四实施方式的功率半导体模块400以串联的方式连接有2个MOSFET。第四实施方式的功率半导体模块是能够以一个模块构成半桥电路的所谓的“2in1”类型的模块。例如能够通过使用三个第四实施方式的功率半导体模块来构成三相逆变器电路。
如图10所示，功率半导体模块100具有电力端子N、电力端子P、交流输出端子AC、第一检测端子S1、第二检测端子S2、第三检测端子S3、第四检测端子S4、电感器L1、以及电感器L2。第一检测端子S1以及第二检测端子S2、第三检测端子S3以及第四检测端子S4分别具有对流经电力端子N与电力端子P之间的主电流进行监视的功能。
第四实施方式的功率半导体模块400具备树脂壳体10、盖12、第一主端子14、第二主端子16、交流输出端子18、第一栅极端子20、第二栅极端子22、第一检测端子24、第二检测端子26、金属基底28、绝缘基板30、第一金属层32、第二金属层34、第三金属层36、第一栅极金属层38、第二栅极金属层40、背面金属层42、第一MOSFET44(半导体芯片)、第二MOSFET46、接合线48、密封树脂50(密封材料)，第三检测端子54、第四检测端子56。
第一主端子14具有第一端部14a、第二端部14b、第一布线连接孔14c(孔)。第二主端子16具有第三端部16a、第四端部16b、第二布线连接孔16c。第一检测端子24具有端部24a。第二检测端子26具有端部26a。第三检测端子54具有端部54a。第四检测端子56具有端部56a。
图9是从功率半导体模块400除去了盖12以及密封树脂50的状态的俯视图。
第一主端子14具有第一端部14a、第二端部14b、第一布线连接孔14c(孔)。第一主端子14电连接于第一金属层32。
第一主端子14与图10的电力端子N对应。第一主端子14被从外部例如施加负电压。
第二主端子16具有第三端部16a、第四端部16b、第二布线连接孔16c(孔)。第二主端子16电固定于第二金属层34。
第二主端子16与图10的电力端子P对应。第二主端子16被从外部例如施加正电压。
第一检测端子24电连接于第一主端子14。第一检测端子24固定于第一主端子14的第一端部14a与第二端部14b之间。第一检测端子24具有端部24a。第一检测端子24的端部24a以连接部(图9中的X)固定于第一主端子14。
第一检测端子24的与端部24a相反的一侧的端部例如设于树脂壳体10以及盖12的外部。第一检测端子24与第一主端子14的连接部X位于绝缘基板30与盖12之间。
第一检测端子24的至少一部分被密封树脂50包围。第一检测端子24与第一主端子14的连接部X被密封树脂50包围。
第一检测端子24与图10的第一检测端子S1对应。第一检测端子24具有对流经第一主端子14与第二主端子16之间的主电流进行监视的功能。
第一检测端子24是金属。第一检测端子24例如是铜。
第一检测端子24例如与第一主端子14由同一材料一体成形。
第一检测端子24例如能够使用接合线连接于第一主端子14。
第二检测端子26电连接于第一金属层32。第二检测端子26具有端部26a。第二检测端子26的端部26a例如固定于第一金属层32。
第二检测端子26的端部26a例如使用未图示的焊料层或者银纳米粒子层而接合于第一金属层32。另外，端部26a例如通过超声波接合而接合于第一金属层32。
第二检测端子26的与端部26a的相反的一侧的端部例如设于树脂壳体10以及盖12的外部。
另外，第二检测端子26只要电连接于第一金属层32，就可以不必直接固定于第一金属层32。例如第二检测端子26与第一金属层32也可以经由接合线48而电连接。另外，例如第二检测端子26与第一金属层32也可以在之间隔着与第一金属层32不同的金属层而电连接。
第二检测端子26的至少一部分被密封树脂50包围。
第二检测端子26与图10的第二检测端子S2对应。第二检测端子26具有对流经第一主端子14与第二主端子16之间的主电流进行监视的功能。
第二检测端子26是金属。第二检测端子26例如是铜。
第三检测端子54电连接于第二主端子16。第三检测端子54固定于第二主端子16的第三端部16a与第四端部16b之间。第三检测端子54具有端部54a。第三检测端子54的端部54a以连接部(图9中的Z)固定于第二主端子16。
第三检测端子54的与端部54a相反的一侧的端部例如设于树脂壳体10以及盖12的外部。第三检测端子54与第二主端子16的连接部Z位于绝缘基板30与盖12之间。
第三检测端子54的至少一部分被密封树脂50包围。第三检测端子54与第二主端子16的连接部Z被密封树脂50包围。
第三检测端子54与图10的第三检测端子S3对应。第三检测端子54具有对流经第一主端子14与第二主端子16之间的主电流进行监视的功能。
第三检测端子54是金属。第三检测端子54例如是铜。
第三检测端子54例如与第二主端子16由同一材料一体成形。
第三检测端子54例如也能够使用接合线连接于第二主端子16。
第四检测端子56电连接于第二金属层34。第四检测端子56具有端部56a。第四检测端子56的端部56a例如固定于第二金属层34。
第四检测端子56的端部56a例如使用未图示的焊料层或者银纳米粒子层而接合于第二金属层34。另外，端部56a例如通过超声波接合而接合。
第四检测端子56的与端部56a的相反的一侧的端部例如设于树脂壳体10以及盖12的外部。
另外，第四检测端子56只要电连接于第二金属层34，就可以不必直接固定于第二金属层34。例如第四检测端子56与第二金属层34也可以经由接合线48而电连接。另外，例如第四检测端子56与第二金属层34也可以在之间隔着与第二金属层34不同的金属层而电连接。
第四检测端子56的至少一部分被密封树脂50包围。
第四检测端子56与图10的第四检测端子S4对应。第四检测端子56具有对流经第一主端子14与第二主端子16之间的主电流进行监视的功能。
第四检测端子56是金属。第四检测端子56例如是铜。
第四实施方式的功率半导体模块400能够在第一主端子14侧和第二主端子16侧这两方监视主电流。因而，例如产生了短路的情况下的短路产生处位置的确定变得容易。另外，例如功率半导体模块400的寿命预测精度提高。
以上，根据第四实施方式，与第一实施方式相同，能够实现功率半导体模块的小型化。另外，两个检测端子之间的电感的调整变得容易。另外，可抑制温度变化所引起的主电流的测定精度的降低。另外，短路产生处位置的确定变得容易。另外，模块的寿命预测精度提高。
在第一至第四实施方式中，以使用MOSFET作为半导体芯片的情况为例进行了说明，但半导体芯片并不限定于这些。例如也能够应用IGBT、SBD(Schottky Barrier Diode)、PIN二极管等其他晶体管、二极管。另外，也能够应用晶体管与二极管的组合。
在第一至第四实施方式中，以半导体芯片的数量为2个情况为例进行了说明，但半导体芯片也可以是一个，也可以是三个以上。
虽然说明了本发明的几个实施方式，但这些实施方式是作为例子而提出的，并不意图限定发明的范围。这些新的实施方式能够以其他各种方式实施，在不脱离发明的主旨的范围内，能够进行各种省略、替换、变更。这些实施方式、其变形包含在发明的范围、主旨中，并且包含在权利要求书所记载的发明与其等效的范围中。

Claims (13)

1.一种半导体装置，具备：
绝缘基板，在表面具有第一金属层与第二金属层；
半导体芯片，包含上部电极与下部电极，所述上部电极电连接于所述第一金属层，所述下部电极电连接于所述第二金属层；
第一主端子，包含第一端部与第二端部，所述第一端部电连接于所述第一金属层；
第二主端子，包含第三端部与第四端部，所述第三端部电连接于所述第二金属层；
第一检测端子，电连接于所述第一主端子的所述第一端部与所述第二端部之间；以及
第二检测端子，电连接于所述第一金属层，
所述第二检测端子固定于所述第一金属层，
所述第二检测端子与所述第一主端子分离。
2.根据权利要求1所述的半导体装置，还具备：
框体，包围所述绝缘基板；以及
密封材料，设于所述框体之中，
所述第一检测端子的至少一部分和所述第一端部被所述密封材料包围。
3.根据权利要求2所述的半导体装置，
所述第一主端子与所述第一检测端子的连接部被所述密封材料包围。
4.根据权利要求1所述的半导体装置，
还具备盖，在该盖与所述绝缘基板之间夹着所述半导体芯片，
所述第一主端子与所述第一检测端子的连接部位于所述绝缘基板与所述盖之间。
5.根据权利要求1所述的半导体装置，
在所述第二端部设有用于连接布线的孔。
6.根据权利要求1所述的半导体装置，
所述第一主端子与所述第一检测端子由同一材料一体成形。
7.根据权利要求1所述的半导体装置，还具备：
第三检测端子，电连接于所述第二主端子的所述第三端部与所述第四端部之间；以及
第四检测端子，电连接于所述第二金属层。
8.一种半导体装置，具备：
绝缘基板，在表面具有第一金属层与第二金属层；
半导体芯片，包含上部电极与下部电极，所述上部电极电连接于所述第一金属层，所述下部电极电连接于所述第二金属层；
第一主端子，包含第一端部与第二端部，所述第一端部电连接于所述第一金属层；
第二主端子，包含第三端部与第四端部，所述第三端部电连接于所述第二金属层；
第一检测端子，电连接于所述第二主端子的所述第三端部与所述第四端部之间；以及
第二检测端子，电连接于所述第二金属层，
所述第二检测端子固定于所述第二金属层，
所述第二检测端子与所述第二主端子分离。
9.根据权利要求8所述的半导体装置，还具备：
框体，包围所述绝缘基板；以及
密封材料，设于所述框体之中，
所述第一检测端子的至少一部分和所述第三端部被所述密封材料包围。
10.根据权利要求9所述的半导体装置，
所述第二主端子与所述第一检测端子的连接部被所述密封材料包围。
11.根据权利要求8所述的半导体装置，
还具备盖，在该盖与所述绝缘基板之间夹着所述半导体芯片，
所述第二主端子与所述第一检测端子的连接部位于所述绝缘基板与所述盖之间。
12.根据权利要求8所述的半导体装置，
在所述第四端部设有用于连接布线的孔。
13.根据权利要求8所述的半导体装置，
所述第二主端子与所述第一检测端子由同一材料一体成形。
CN202010883332.4A 2020-03-24 2020-08-28 半导体装置 Active CN113451273B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-052529 2020-03-24
JP2020052529A JP7286582B2 (ja) 2020-03-24 2020-03-24 半導体装置

Publications (2)

Publication Number Publication Date
CN113451273A CN113451273A (zh) 2021-09-28
CN113451273B true CN113451273B (zh) 2024-07-09

Family

ID=72178362

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010883332.4A Active CN113451273B (zh) 2020-03-24 2020-08-28 半导体装置

Country Status (4)

Country Link
US (2) US11776892B2 (zh)
EP (1) EP3886154A1 (zh)
JP (1) JP7286582B2 (zh)
CN (1) CN113451273B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019204889A1 (de) * 2019-04-05 2020-10-08 Robert Bosch Gmbh Elektronische Schaltungseinheit
JP7286582B2 (ja) * 2020-03-24 2023-06-05 株式会社東芝 半導体装置
DE102021201263A1 (de) * 2021-02-10 2022-08-11 Zf Friedrichshafen Ag Leistungsmodul zum Betreiben eines Elektrofahrzeugantriebs mit einer Direktkühlung der Leistungshalbleiter
JP2023134878A (ja) * 2022-03-15 2023-09-28 株式会社東芝 半導体装置及び半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019034741A1 (en) * 2017-08-18 2019-02-21 Danfoss Silicon Power Gmbh SHUNT RESISTANCE POWER SEMICONDUCTOR
JP2019143499A (ja) * 2018-02-16 2019-08-29 本田技研工業株式会社 制御装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3674333B2 (ja) * 1998-09-11 2005-07-20 株式会社日立製作所 パワー半導体モジュール並びにそれを用いた電動機駆動システム
JP3740116B2 (ja) * 2002-11-11 2006-02-01 三菱電機株式会社 モールド樹脂封止型パワー半導体装置及びその製造方法
US6933593B2 (en) 2003-08-14 2005-08-23 International Rectifier Corporation Power module having a heat sink
US8237260B2 (en) * 2008-11-26 2012-08-07 Infineon Technologies Ag Power semiconductor module with segmented base plate
JP2012069764A (ja) * 2010-09-24 2012-04-05 On Semiconductor Trading Ltd 回路装置およびその製造方法
US8441128B2 (en) * 2011-08-16 2013-05-14 Infineon Technologies Ag Semiconductor arrangement
CN104285294B (zh) * 2012-05-22 2016-11-09 松下知识产权经营株式会社 半导体装置及该半导体装置的制造方法
DE102012211924B4 (de) 2012-07-09 2014-02-13 Infineon Technologies Ag Halbleitermodul mit einem in einer Anschlusslasche integrierten Shunt-Widerstand und Verfahren zur Ermittlung eines durch einen Lastanschluss eines Halbleitermoduls fließenden Stromes
JP5409889B2 (ja) 2012-12-10 2014-02-05 株式会社日立製作所 インバータ
JP5930954B2 (ja) 2012-12-14 2016-06-08 三菱電機株式会社 パワーモジュール
JP5930070B2 (ja) * 2012-12-28 2016-06-08 富士電機株式会社 半導体装置
WO2014185050A1 (ja) * 2013-05-16 2014-11-20 富士電機株式会社 半導体装置
WO2015076257A1 (ja) * 2013-11-20 2015-05-28 ローム株式会社 スイッチングデバイスおよび電子回路
JP6475918B2 (ja) * 2014-02-05 2019-02-27 ローム株式会社 パワーモジュール
JP6308300B2 (ja) * 2014-08-12 2018-04-11 富士電機株式会社 半導体装置
JP6373702B2 (ja) 2014-09-26 2018-08-15 株式会社日立製作所 半導体パワーモジュール及び半導体駆動装置
JP6382097B2 (ja) 2014-12-24 2018-08-29 株式会社 日立パワーデバイス 半導体パワーモジュールおよびそれを用いた電力変換装置
JP6595325B2 (ja) * 2015-12-04 2019-10-23 トヨタ自動車株式会社 半導体装置
JP6958274B2 (ja) * 2017-11-16 2021-11-02 富士電機株式会社 電力用半導体装置
JP6852011B2 (ja) * 2018-03-21 2021-03-31 株式会社東芝 半導体装置
EP3736858A1 (en) * 2019-05-06 2020-11-11 Infineon Technologies AG Power semiconductor module arrangement
JP2021027145A (ja) 2019-08-05 2021-02-22 住友電気工業株式会社 半導体モジュール
JP7286582B2 (ja) * 2020-03-24 2023-06-05 株式会社東芝 半導体装置
JP7313413B2 (ja) * 2021-11-02 2023-07-24 三菱電機株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019034741A1 (en) * 2017-08-18 2019-02-21 Danfoss Silicon Power Gmbh SHUNT RESISTANCE POWER SEMICONDUCTOR
JP2019143499A (ja) * 2018-02-16 2019-08-29 本田技研工業株式会社 制御装置

Also Published As

Publication number Publication date
US20210305147A1 (en) 2021-09-30
CN113451273A (zh) 2021-09-28
US11776892B2 (en) 2023-10-03
US20230395485A1 (en) 2023-12-07
EP3886154A1 (en) 2021-09-29
JP2021153094A (ja) 2021-09-30
JP7286582B2 (ja) 2023-06-05

Similar Documents

Publication Publication Date Title
CN113451273B (zh) 半导体装置
US9559068B2 (en) Wafer scale package for high power devices
JP6354845B2 (ja) 半導体モジュール
CN107731779B (zh) 电子装置
US8546926B2 (en) Power converter
US10698021B2 (en) Device including a compound semiconductor chip
US8373197B2 (en) Circuit device
US10861833B2 (en) Semiconductor device
CN113630113A (zh) 半导体装置
CN109473415B (zh) 具有顶侧冷却部的smd封装
US11825591B2 (en) Semiconductor module
US11239131B2 (en) Semiconductor module
CN114203682A (zh) 半导体装置
US20200211954A1 (en) Semiconductor module
JP7392319B2 (ja) 半導体装置
CN110911388A (zh) 半导体装置
US20230230940A1 (en) Semiconductor device
US20230369183A1 (en) Semiconductor apparatus and method for manufacturing semiconductor apparatus
US20220148999A1 (en) Semiconductor device
CN117080175A (zh) 功率封装模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant