CN111755527A - 一种集成肖特基二极管结构SiC MOSFET器件及其制作方法 - Google Patents
一种集成肖特基二极管结构SiC MOSFET器件及其制作方法 Download PDFInfo
- Publication number
- CN111755527A CN111755527A CN202010728841.XA CN202010728841A CN111755527A CN 111755527 A CN111755527 A CN 111755527A CN 202010728841 A CN202010728841 A CN 202010728841A CN 111755527 A CN111755527 A CN 111755527A
- Authority
- CN
- China
- Prior art keywords
- region
- epitaxial layer
- layer
- thickness
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 239000002184 metal Substances 0.000 claims abstract description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 229920005591 polysilicon Polymers 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 6
- 238000001259 photo etching Methods 0.000 claims abstract description 6
- 238000005468 ion implantation Methods 0.000 claims description 22
- 238000000137 annealing Methods 0.000 claims description 17
- 230000003647 oxidation Effects 0.000 claims description 13
- 238000007254 oxidation reaction Methods 0.000 claims description 13
- 238000004140 cleaning Methods 0.000 claims description 9
- 229910052681 coesite Inorganic materials 0.000 claims description 9
- 229910052906 cristobalite Inorganic materials 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052682 stishovite Inorganic materials 0.000 claims description 9
- 229910052905 tridymite Inorganic materials 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 7
- 238000002513 implantation Methods 0.000 claims description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 6
- 238000002955 isolation Methods 0.000 claims description 5
- 229910000838 Al alloy Inorganic materials 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 229910001069 Ti alloy Inorganic materials 0.000 claims description 3
- 239000012298 atmosphere Substances 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 238000004151 rapid thermal annealing Methods 0.000 claims description 3
- 239000002904 solvent Substances 0.000 claims description 3
- 230000010354 integration Effects 0.000 abstract description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明揭示了一种集成肖特基二极管结构SiC MOSFET器件，自下而上包括漏极、SiC衬底、N‑外延层，P阱结构的上表面均设有相互紧邻的N+接触区和P+接触区，两个P阱结构之间设有JEFT区，JEFT区的上表面设有第一N型区域，第一N型区域的上表面设有栅介质层，栅介质层上方设有多晶硅介质层，N+接触区和P+接触区的上表面设有源级，源极旁设有第二N型区域，第二N型区域上面设有肖特基金属。本发明的MOSFET器件能够提升器件电流能力，提高二极管的反向耐压以及抗浪涌能力，省去一次光刻工艺步骤，提高了芯片的集成度和可靠性，另外降低了芯片的面积和制作成本。
Description
技术领域
本发明涉及功率器件技术领域，尤其涉及集成肖特基二极管结构SiC MOSFET器件。
背景技术
以碳化硅SiC、氮化镓GaN、砷化镓GaAs为代表的宽禁带半导体具有大禁带宽度、高临界场强、高热导率、高载流子饱和速率、使其倍受人们的关注。SiC可以通过热氧化得到氧化物材料(SiO2)，从而使得基于SiC材料的MOSFET器件和电路研制成为可能。与其他类型的SiC电力电子器件相比，SiC MOSFET具有高开关速度、高反向阻断电压等优势，而且驱动电路简单，与现有的电力电子器件(硅基功率MOSFET和IGBT)兼容性好，是备受瞩目的新型电力开关器件，具有极为突出的潜力和优势。
MOSFET器件一般会在外部通过反并联的形式并联一个SBD器件，但通常反并联不利于总芯片面积的降低，同时电路之间的电路连接也会增加电路的寄生效应，并且由于工艺复杂，导致制造成本高，因此未来发展方向是MOSFET器件内部集成SBD器件，从而达到缩小总芯片面积，降低制造成本和封装复杂度的目的。
发明内容
本发明所要解决的技术问题是实现一种新型的集成JBS二极管结构的SiC MOSFET器件结构，其结构易于生产，能够降低器件的生产成本。
为了实现上述目的，本发明采用的技术方案为：一种集成肖特基二极管结构SiCMOSFET器件，所述SiC MOSFET器件设有SiC衬底，所述SiC衬底的下表面设有漏极，所述SiC衬底的上表面设有N-外延层，所述N-外延层的上表面设有两个P阱结构，每个所述P阱结构的上表面均设有相互紧邻的N+接触区和P+接触区，两个所述P阱结构之间设有JEFT区，所述JEFT区的上表面设有对P-外延层进行反型构成的第一N型区域，所述第一N型区域的上表面设有栅介质层，所述栅介质层上方设有多晶硅介质层，所述N+接触区和P+接触区的上表面设有源级，所述源极旁设有对P-外延层进行反型构成的第二N型区域，所述第二N型区域上面设有肖特基金属，所述多晶硅介质层、源级和肖特基金属之间设有隔离介质。
所述P-外延层部分反型构成第一N型区域和第二N型，所述第一N型区域和第二N型区域的厚度为0.1μm～0.3μm，掺杂浓度为5.0×1015cm-3～1×1017cm-3。
所述栅介质层为SiO2氧化层，所述SiO2氧化层的厚度为50-80nm；所述多晶硅介质层厚度为0.3-0.6μm，所述N-外延层掺杂浓度为5.0×1015cm-3～1.0×1017cm-3,厚度为5μm～30μm；所述P-外延层掺杂浓度为1.0×1015cm-3～5.0×1017cm-3，厚度为0.1μm～0.3μm；所述P+接触区厚度为0.1～0.3μm，掺杂浓度为1.0×1019cm-3～5.0×1020cm-3，所述N+接触区厚度为0.1～0.3μm，掺杂浓度为1.0×1019cm-3～5.0×1020cm-3，所述P阱结构的掺杂的浓度为1.0×1016cm-3～5.0×1018cm-3，厚度为0.3μm～1μm；所述隔离介质为Si3N4，厚度为0.5μm～1μm。
一种集成肖特基二极管结构SiC MOSFET器件的制作方法，包括以下步骤：
步骤1、在SiC衬底上制作N-外延层；
步骤2、在N-外延层上进行离子注入形成两个P阱结构，两个P阱结构之间构成JEFT区；
步骤3、在P阱结构上方形成二次外延层P-外延层；
步骤4、对P阱结构上方的P-外延层进行离子注入形成P+接触区和N+接触区；
步骤5、对JEFT区上方的P-外延层进行N型离子注入形成第一N型区域，对源级旁边的P-外延层进行N型离子注入形成第二N型区域；
步骤6、高温退火；
步骤7、在第一N型区域上制作栅介质层；
步骤8、在栅介质层上制作多晶硅介质层；
步骤9、在SiC衬底背面制作漏极；
步骤10、在P+接触区和N+接触区上制作源极金属及集成肖特基区域上方制作肖特基金属。
所述步骤1中，在SiC衬底上利用外延方式形成N-外延层；所述步骤2中，在N-外延层上进行三到四次Al离子箱式注入，形成P阱结构。
所述步骤3中，去除注入掩膜，进行RCA清洗，然后进行二次外延生长形成P-外延层；所述步骤4中，制备掩膜层，掩膜层材料为SiO2或光刻胶，之后在每个P阱结构上P-外延层进行三到四次离子注入Al离子注入形成P+接触区，在每个P阱结构上P-外延层进行三到四次N离子注入形成N+接触区。
所述步骤5中，制备掩膜层，在JEFT区上方P-外延层和源极旁边的PN结区域的P-外延层进行三到四次N型离子注入形成第一N型反型区域和第二N型反型区域；所述步骤6中，去除掩膜层，RCA清洗，晶圆表面进行溅射形成C膜，再进行退火，退火温度为1550～1900℃。
所述步骤7中，利用等离子去胶机去除C膜，然后进行牺牲氧化，用BOE溶剂清洗掉牺牲氧化层，在高温氧化炉中1200℃～1400℃下对栅氧区域进行干氧氧化，生长50～80nm厚SiO2氧化层；氧化后在NO或NO2气氛下下进行退火，退火温度在1200℃～1350℃下进行退火。
所述步骤8中，利用LPCVD方式进行淀积形成高掺杂多晶硅，然后进行多晶硅的刻蚀和图形化，形成栅极接触。
所述步骤9中，所述SiC衬底背面淀积金属Ag/Ni/Ti，形成背面漏极金属，再快速热退火形成漏级欧姆接触；所述步骤10中，对源区进行光刻，刻蚀出介质窗口，之后淀积Al/Ti合金形成源极金属和肖特基金属，最后在850～1050℃氮气氛围中退火形成源极和集成肖特基区域形成肖特基接触。
本发明的MOSFET器件结构沟道区域通过外延方式形成，能够有效提升器件沟道迁移率，降低器件导通电阻。同时对JEFT上面P外延区进行N型注入反型，提升器件电流能力，集成的二极管结构为JBS结构，提高了二极管的反向耐压以及抗浪涌能力，对P型外延层JEFT区域和PN结结构进行一次光刻反型，省去一次光刻工艺步骤，实现MOSFET器件集成反并联二极管的设计目的，提高了芯片的集成度和可靠性，另外降低了芯片的面积和制作成本。
附图说明
下面对本发明说明书中每幅附图表达的内容及图中的标记作简要说明：
图1为集成肖特基二极管结构SiC MOSFET器件结构示意图；
上述图中的标记均为：1、漏极；2、SiC衬底；3、N-外延层3；4、P阱结构；5、N+接触区5；6、P+接触区；7、第一N型区域；8、第二N型区域；9、多晶硅介质层；10、栅介质层；11、隔离介质；12、源级；13、肖特基金属。
具体实施方式
下面对照附图，通过对实施例的描述，本发明的具体实施方式如所涉及的各构件的形状、构造、各部分之间的相互位置及连接关系、各部分的作用及工作原理、制造工艺及操作使用方法等，作进一步详细的说明，以帮助本领域技术人员对本发明的发明构思、技术方案有更完整、准确和深入的理解。
如图1所示集成肖特基二极管结构SiC MOSFET器件的截面图，器件最底层为漏极1；
制作在漏极1之上的层关系依次如下：
1、漏极1是制作在SiC衬底2背面的2、SiC衬底2：SiC衬底2的上表面设有N-外延层3，N-外延层3掺杂浓度为5.0×1015cm-3～1.0×1017cm-3,厚度为5μm～30μm；
3、N-外延层3：N-外延层3的上表面通过离子注入形成构成两个P阱结构4，两个P阱结构4之间的N-外延层3区域为JEFT区，其中P阱结构4的掺杂的浓度为1.0×1016cm-3～5.0×1018cm-3，厚度为0.3μm～1μm；
4、接触区和N型区域：接触区位于P阱结构4的上表面，接触区由相互紧邻的N+接触区5和P+接触区6构成，其中，P+接触区6厚度为0.1～0.3μm，掺杂浓度为1.0×1019cm-3～5.0×1020cm-3，N+接触区5厚度为0.1～0.3μm，掺杂浓度为1.0×1019cm-3～5.0×1020cm-3。；
N型区域包括第一N型区域7和第二N型区域8，JEFT区的上表面设有对P-外延层进行反型构成的第一N型区域7，其中P-外延层掺杂浓度为1.0×1015cm-3～5.0×1017cm-3，厚度为0.1μm～0.3μm，源极旁设有对P-外延层进行反型构成的第二N型区域8；由P-外延层部分反型构成第一N型区域7和第二N型，第一N型区域7和第二N型区域8的厚度为0.1μm～0.3μm，掺杂浓度为5.0×1015cm-3～1×1017cm-3；
5、栅介质层10：栅介质层10位于第一N型区域7的上表面设，栅介质层10为SiO2氧化层，SiO2氧化层的厚度为50-80nm；
6、肖特基金属13，肖特基金属13位于第二N型区域8的上表面；
7、源级12：N+接触区5和P+接触区6的上表面设有源级12；
8、多晶硅介质层9，多晶硅介质层9位于栅介质层10的上表面，多晶硅介质层9厚度为0.3-0.6μm；
9、隔离介质11：多晶硅介质层9、源级12和肖特基金属13外设有隔离介质11，隔离介质11为Si3N4，厚度为0.5μm～1μm。
制作上述集成肖特基二极管结构SiC MOSFET器件的制作方法，包括以下步骤：
步骤1、在SiC衬底2上制作N-外延层3，在SiC衬底2上利用外延方式形成N-外延层3；
步骤2、在N-外延层3上进行离子注入形成两个P阱结构4，两个P阱结构4之间构成JEFT区，其中，P阱结构4的制作优选：在N-外延层3上进行三到四次Al离子箱式注入，形成P阱结构4；
步骤3、在P阱结构4上方形成二次外延层P-外延层，去除注入掩膜，进行RCA清洗，然后进行二次外延生长形成P-外延层；
步骤4、对P阱结构4上方的P-外延层进行离子注入形成P+接触区6和N+接触区5；其中，制备掩膜层，掩膜层材料为SiO2或光刻胶，之后在每个P阱结构4上P-外延层进行三到四次离子注入Al离子注入形成P+接触区6，在每个P阱结构4上P-外延层进行三到四次N离子注入形成N+接触区5；
步骤5、对JEFT区上方的P-外延层进行N型离子注入形成第一N型区域7，对源级12旁边的P-外延层进行N型离子注入形成第二N型区域8，制备掩膜层，在JEFT区上方P-外延层和源极旁边的PN结区域的P-外延层进行三到四次N型离子注入形成第一N型反型区域和第二N型反型区域。
步骤6、高温退火：去除注入掩膜层，进行RCA清洗，晶圆表面进行溅射形成C膜，进行退火工艺，退火温度为1550～1900℃。
步骤7、在第一N型区域7上制作栅介质层10，利用等离子去胶机去除C膜，然后进行牺牲氧化，用BOE溶剂清洗掉牺牲氧化层，在高温氧化炉中1200℃～1400℃下对栅氧区域进行干氧氧化，生长50～80nm厚SiO2氧化层；氧化后在NO或NO2气氛下下进行退火，退火温度在1200℃～1350℃下进行退火。
步骤8、在栅介质层10上制作多晶硅介质层9，利用LPCVD方式进行淀积形成高掺杂多晶硅，然后进行多晶硅的刻蚀和图形化，形成栅极接触。
步骤9、在SiC衬底2背面制作漏极1，所述SiC衬底2背面淀积金属Ag/Ni/Ti，形成背面漏极1金属，再快速热退火形成漏级欧姆接触；所述步骤10中，对源区进行光刻，刻蚀出介质窗口，之后淀积Al/Ti合金形成源极金属和肖特基金属13，最后在850～1050℃氮气氛围中退火形成源极和集成肖特基区域形成肖特基接触；
步骤10、在P+接触区6和N+接触区5上制作源极金属及集成肖特基区域上方制作肖特基金属13。
上面结合附图对本发明进行了示例性描述，显然本发明具体实现并不受上述方式的限制，只要采用了本发明的方法构思和技术方案进行的各种非实质性的改进，或未经改进将本发明的构思和技术方案直接应用于其它场合的，均在本发明的保护范围之内。
Claims (10)
1.一种集成肖特基二极管结构SiC MOSFET器件，其特征在于：所述SiC MOSFET器件设有SiC衬底，所述SiC衬底的下表面设有漏极，所述SiC衬底的上表面设有N-外延层，所述N-外延层的上表面设有两个P阱结构，每个所述P阱结构的上表面均设有相互紧邻的N+接触区和P+接触区，两个所述P阱结构之间设有JEFT区，所述JEFT区的上表面设有对P-外延层进行反型构成的第一N型区域，所述第一N型区域的上表面设有栅介质层，所述栅介质层上方设有多晶硅介质层，所述N+接触区和P+接触区的上表面设有源级，所述源极旁设有对P-外延层进行反型构成的第二N型区域，所述第二N型区域上面设有肖特基金属，所述多晶硅介质层、源级和肖特基金属之间设有隔离介质。
2.根据权利要求1所述的集成肖特基二极管结构SiC MOSFET器件，其特征在于：所述P-外延层部分反型构成第一N型区域和第二N型，所述第一N型区域和第二N型区域的厚度为0.1μm～0.3μm，掺杂浓度为5.0×1015cm-3～1×1017cm-3。
3.根据权利要求1或2所述的集成肖特基二极管结构SiC MOSFET器件，其特征在于：所述栅介质层为SiO2氧化层，所述SiO2氧化层的厚度为50-80nm；所述多晶硅介质层厚度为0.3-0.6μm，所述N-外延层掺杂浓度为5.0×1015cm-3～1.0×1017cm-3,厚度为5μm～30μm；所述P-外延层掺杂浓度为1.0×1015cm-3～5.0×1017cm-3，厚度为0.1μm～0.3μm；所述P+接触区厚度为0.1～0.3μm，掺杂浓度为1.0×1019cm-3～5.0×1020cm-3，所述N+接触区厚度为0.1～0.3μm，掺杂浓度为1.0×1019cm-3～5.0×1020cm-3，所述P阱结构的掺杂的浓度为1.0×1016cm-3～5.0×1018cm-3，厚度为0.3μm～1μm；所述隔离介质为Si3N4，厚度为0.5μm～1μm。
4.一种如权利要求1、2或3所述集成肖特基二极管结构SiC MOSFET器件的制作方法，其特征在于：
步骤1、在SiC衬底上制作N-外延层；
步骤2、在N-外延层上进行离子注入形成两个P阱结构，两个P阱结构之间构成JEFT区；
步骤3、在P阱结构上方形成二次外延层P-外延层；
步骤4、对P阱结构上方的P-外延层进行离子注入形成P+接触区和N+接触区；
步骤5、对JEFT区上方的P-外延层进行N型离子注入形成第一N型区域，对源级旁边的P-外延层进行N型离子注入形成第二N型区域；
步骤6、高温退火；
步骤7、在第一N型区域上制作栅介质层；
步骤8、在栅介质层上制作多晶硅介质层；
步骤9、在SiC衬底背面制作漏极；
步骤10、在P+接触区和N+接触区上制作源极金属及集成肖特基区域上方制作肖特基金属。
5.根据权利要求4所述的制作方法，其特征在于：所述步骤1中，在SiC衬底上利用外延方式形成N-外延层；所述步骤2中，在N-外延层上进行三到四次Al离子箱式注入，形成P阱结构。
6.根据权利要求4所述的制作方法，其特征在于：所述步骤3中，去除注入掩膜，进行RCA清洗，然后进行二次外延生长形成P-外延层；所述步骤4中，制备掩膜层，掩膜层材料为SiO2或光刻胶，之后在每个P阱结构上P-外延层进行三到四次离子注入Al离子注入形成P+接触区，在每个P阱结构上P-外延层进行三到四次N离子注入形成N+接触区。
7.根据权利要求4所述的制作方法，其特征在于：所述步骤5中，制备掩膜层，在JEFT区上方P-外延层和源极旁边的PN结区域的P-外延层进行三到四次N型离子注入形成第一N型反型区域和第二N型反型区域；所述步骤6中，去除掩膜层，RCA清洗，晶圆表面进行溅射形成C膜，再进行退火，退火温度为1550～1900℃。
8.根据权利要求4所述的制作方法，其特征在于：所述步骤7中，利用等离子去胶机去除C膜，然后进行牺牲氧化，用BOE溶剂清洗掉牺牲氧化层，在高温氧化炉中1200℃～1400℃下对栅氧区域进行干氧氧化，生长50～80nm厚SiO2氧化层；氧化后在NO或NO2气氛下下进行退火，退火温度在1200℃～1350℃下进行退火。
9.根据权利要求4所述的制作方法，其特征在于：所述步骤8中，利用LPCVD方式进行淀积形成高掺杂多晶硅，然后进行多晶硅的刻蚀和图形化，形成栅极接触。
10.根据权利要求4所述的制作方法，其特征在于：所述步骤9中，所述SiC衬底背面淀积金属Ag/Ni/Ti，形成背面漏极金属，再快速热退火形成漏级欧姆接触；所述步骤10中，对源区进行光刻，刻蚀出介质窗口，之后淀积Al/Ti合金形成源极金属和肖特基金属，最后在850～1050℃氮气氛围中退火形成源极和集成肖特基区域形成肖特基接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010728841.XA CN111755527A (zh) | 2020-07-23 | 2020-07-23 | 一种集成肖特基二极管结构SiC MOSFET器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010728841.XA CN111755527A (zh) | 2020-07-23 | 2020-07-23 | 一种集成肖特基二极管结构SiC MOSFET器件及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111755527A true CN111755527A (zh) | 2020-10-09 |
Family
ID=72711911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010728841.XA Pending CN111755527A (zh) | 2020-07-23 | 2020-07-23 | 一种集成肖特基二极管结构SiC MOSFET器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111755527A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112736126A (zh) * | 2020-12-31 | 2021-04-30 | 厦门市三安集成电路有限公司 | 一种SiC MOSFET结构及其制作方法 |
| CN113421927A (zh) * | 2021-08-24 | 2021-09-21 | 南京晟芯半导体有限公司 | 一种逆导SiC MOSFET器件及其制造方法 |
-
2020
- 2020-07-23 CN CN202010728841.XA patent/CN111755527A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112736126A (zh) * | 2020-12-31 | 2021-04-30 | 厦门市三安集成电路有限公司 | 一种SiC MOSFET结构及其制作方法 |
| CN113421927A (zh) * | 2021-08-24 | 2021-09-21 | 南京晟芯半导体有限公司 | 一种逆导SiC MOSFET器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106876485B (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法 | |
| CN108305834B (zh) | 一种增强型氮化镓场效应器件的制备方法 | |
| CN108365008B (zh) | 具有p型二维材料栅极增强型氮化镓场效应器件的制备方法 | |
| CN110473911B (zh) | 一种SiC MOSFET器件及其制作方法 | |
| CN107680998A (zh) | 一种GaN基p型栅HFET器件及其制备方法 | |
| CN105720110A (zh) | 一种SiC环状浮点型P+结构结势垒肖特基二极管及制备方法 | |
| CN111755527A (zh) | 一种集成肖特基二极管结构SiC MOSFET器件及其制作方法 | |
| CN106684157A (zh) | 基于三台阶场板终端的4H‑SiC肖特基二极管及制作方法 | |
| CN114899227A (zh) | 一种增强型氮化镓基晶体管及其制备方法 | |
| CN110752256B (zh) | 一种碳化硅肖特基钳位晶体管及其制备方法 | |
| CN103928309B (zh) | N沟道碳化硅绝缘栅双极型晶体管的制备方法 | |
| JP2012004197A (ja) | 半導体装置及びその製造方法 | |
| CN112713190A (zh) | 一种垂直结构氮化镓hemt器件的制备方法 | |
| CN112736126A (zh) | 一种SiC MOSFET结构及其制作方法 | |
| CN111697060A (zh) | 一种带有沟槽的多沟道碳化硅jfet结构及其制备工艺 | |
| CN108258040B (zh) | 具有宽带隙半导体衬底材料的绝缘栅双极晶体管及其制作方法 | |
| CN213026139U (zh) | 一种集成肖特基二极管结构SiC MOSFET器件 | |
| CN108598159B (zh) | 具有宽带隙半导体材料/硅半导体材料异质结的绝缘栅双极晶体管及其制作方法 | |
| CN210575962U (zh) | 一种SiC MOSFET器件 | |
| CN114497186A (zh) | 金刚石/氧化镓异质pn结二极管的制备方法 | |
| CN113643970A (zh) | 一种碳化硅半导体器件的制作方法 | |
| CN107393955B (zh) | 一种高效率高可靠度的碳化硅mos管及制造方法 | |
| CN111509037A (zh) | 一种带有槽型jfet的碳化硅mos器件及其制备工艺 | |
| CN111739800A (zh) | 一种SOI基凹栅增强型GaN功率开关器件的制备方法 | |
| CN113540212B (zh) | 一种碳化硅功率器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 241000 1803, building 3, service outsourcing park, Wuhu high tech Industrial Development Zone, Anhui Province Applicant after: Anhui Changfei Advanced Semiconductor Co.,Ltd. Address before: 241000 1803, building 3, service outsourcing park, high tech Industrial Development Zone, Yijiang District, Wuhu City, Anhui Province Applicant before: WUHU QIDI SEMICONDUCTOR Co.,Ltd. |
|
| CB02 | Change of applicant information |