CN113270474B - 一种由阳极耗尽区控制的短路阳极横向绝缘栅双极型晶体管及其制作方法 - Google Patents
一种由阳极耗尽区控制的短路阳极横向绝缘栅双极型晶体管及其制作方法 Download PDFInfo
- Publication number
- CN113270474B CN113270474B CN202110378328.7A CN202110378328A CN113270474B CN 113270474 B CN113270474 B CN 113270474B CN 202110378328 A CN202110378328 A CN 202110378328A CN 113270474 B CN113270474 B CN 113270474B
- Authority
- CN
- China
- Prior art keywords
- type
- region
- anode
- heavily doped
- columnar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 6
- 238000000605 extraction Methods 0.000 claims abstract description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 21
- 238000000151 deposition Methods 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 13
- 239000000377 silicon dioxide Substances 0.000 claims description 12
- 235000012239 silicon dioxide Nutrition 0.000 claims description 12
- 239000007769 metal material Substances 0.000 claims description 9
- 239000002210 silicon-based material Substances 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- -1 boron ions Chemical class 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 238000002513 implantation Methods 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 238000002955 isolation Methods 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 238000005260 corrosion Methods 0.000 claims description 2
- 230000007797 corrosion Effects 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 230000002349 favourable effect Effects 0.000 abstract description 2
- 230000001737 promoting effect Effects 0.000 abstract description 2
- 108091006146 Channels Proteins 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
Abstract
本发明提供了一种由阳极耗尽区控制的短路阳极横向绝缘栅双极型晶体管及其制作方法。该器件在传统LIGBT结构的基础上引入了轻掺杂的N型阱区和重掺杂的N+型阳极区，N型阱区被N型缓冲区包围，P+型阳极区和N+型阳极区被N型阱区包围，此外N+型阳极区位于柱状P+型阳极区之间，并在下方留出了电流通道。N型阱区加强了结自建电势的作用，有利于促进阳极耗尽区的形成，N+型阳极区则提供了额外的电子抽取通道。该器件能够明显缓解器件关断时的电流拖尾现象，降低器件的关断损耗，并且由结自建电势形成的耗尽区可以控制电流通道的开启，彻底消除器件导通时由传统短路阳极结构引起的电流折返现象，改善了器件在正向特性和开关特性之间的性能折中关系。
Description
技术领域
本发明涉及功率半导体器件领域，尤其涉及一种由阳极耗尽区控制的短路阳极横向绝缘栅双极型晶体管。
背景技术
功率半导体器件是指主要用于电力设备的电能变换和控制电路方面的大功率电子器件。随着电力电子技术的迅速发展，功率半导体器件已经广泛应用于现代工业控制和国防装备中。横向绝缘栅双极型晶体管(LIGBT，Lateral insulated Gate BipolarTransistor)是一种非常适合高压大电流领域的功率器件，因为它结合了高输入阻抗和双极电流传导的优点，同时横向器件易于集成，并且其工艺能够与传统的互补型MOS器件的工艺兼容。
但是现有的横向绝缘栅双极型晶体管由双极导电特性带来的非平衡载流子的大量积累，器件关断时会产生严重的电流拖尾现象，导致较高的关断损耗和较低的工作频率，限制了LIGBT器件的应用范围。
发明内容
为了解决现有横向绝缘栅双极型晶体管关断时会产生严重的电流拖尾现象，导致较高的关断损耗和较低的工作频率的问题，本发明提出了一种由阳极耗尽区控制的短路阳极横向绝缘栅双极型晶体管，降低了关断损耗，消除电压折返现象，最终改善了器件的正向特性与开关特性的折中性能。
同时，本发明还提供了该横向绝缘栅双极型晶体管的制作方法。
本发明的技术方案如下：
提供了一种由阳极耗尽区控制的短路阳极横向绝缘栅双极型晶体管，包括：硅材料的P型衬底；
在P型衬底上表面形成硅材料的N型外延层；
在P型衬底与N型外延层之间形成二氧化硅材料的埋氧化层；
在N型外延层左上角区域形成的轻掺杂P型阱区，以及在右上角区域形成的重掺杂N型缓冲区；
在N型缓冲区内部形成的轻掺杂N型阱区；
在轻掺杂N型阱区内部形成的两个重掺杂柱状P+型阳极区，以及在轻掺杂P型阱区内部形成的重掺杂P+型阴极区；
在轻掺杂N型阱区内部形成的重掺杂N+型阳极区，且重掺杂N+型阳极区位于两个重掺杂柱状P+型阳极区之间；
位于两个柱状P+型阳极区之间，以及N+型阳极区下方的部分N型阱区3形成了电子电流的抽取通道，并且P+型阳极区与N型阱区之间的结自建电势形成占据电流通道的耗尽区，以控制抽取通道中的电子电流大小；
在重掺杂P+型阴极区内部形成的重掺杂N+型阴极区；
在N型外延层表面形成二氧化硅材料的栅氧化层；
在栅氧化层上且对应P+型阴极区和重掺杂N+型阴极区表面的位置刻蚀第一电极接触孔，在第一电极接触孔内淀积金属材料，形成阴极；
在栅氧化层上且对应两个重掺杂柱状P+型阳极区和N+型阳极区表面的位置刻蚀第二电极接触孔，在第二电极接触孔内淀积金属材料形成阳极；
在栅氧化层上表面腐蚀形成栅槽，栅槽位置对应于部分N+型阴极区、P型阱区和部分N型外延层的区域；
栅槽内淀积多晶硅材料形成栅极。
具体地，上述N型缓冲区的掺杂浓度约为1.0×1017cm-3，N型阱区的掺杂浓度比N型缓冲区的掺杂浓度低1个数量级。
具体地，上述两个重掺杂柱状P+型阳极区之间的间隔宽度为0.2～0.4微米，单个重掺杂柱状P+型阳极区的深度为3.0微米，N+型阳极区的深度为0.5～1.5微米，两个重掺杂柱状P+型阳极区与N+型阳极区之间均为欧姆接触，其掺杂浓度不低于1.0×1019cm-3。
具体地，上述P+型阴极区和N+型阴极区通过阴极形成短接，且P+型阴极区和N+型阴极区形成欧姆接触，P+型阴极区和N+型阴极区的掺杂浓度均不低于1.0×1019cm-3。
本发明还提供了一种制作上述横向绝缘栅双极型晶体管的方法，包括以下步骤：
步骤1：准备P型硅材料作为P型衬底；
步骤2：在P型衬底的上表面外延生长形成N型外延层；
步骤3：在P型衬底与N型外延层之间通过注氧隔离技术形成二氧化硅材料的埋氧化层；
步骤4：通过离子注入工艺，在N型外延层左上角区域形成轻掺杂P型阱区，接着在右上角区域形成的重掺杂N型缓冲区，并在重掺杂N型缓冲区内部形成轻掺杂N型阱区，之后在高温条件下进行推阱过程，结深最终依赖于推阱时间；其中，高温条件为900～1100℃；推阱时间为30～60min；
步骤5：通过注入硼离子，在N型阱区内部形成两个重掺杂柱状P+型阳极区，接着在P型阱区内部形成重掺杂P+型阴极区，注入完成后进行快速退火处理；
步骤6：通过注入磷离子，在位于两个柱状P+型阳极区之间的N型阱区内部形成重掺杂N+型阳极区，接着在P型阱区内部形成重掺杂N+型阴极区；
步骤7：在N型外延层上表面淀积形成二氧化硅材料的栅氧化层；
步骤8：在栅氧化层表面淀积钝化层，并在对应于P+型阴极区和重掺杂N+型阴极区表面的位置刻蚀第一电极接触孔，在对应于两个重掺杂柱状P+型阳极区和N+型阳极区表面的位置刻蚀第二电极接触孔；接着在第一接触孔和第二接触孔内淀积金属材料从而分别生成阴极和阳极；
步骤9：通过湿法腐蚀工艺，在栅氧化层上表面腐蚀形成栅槽，栅槽位置对应于部分N+型阴极区、P型阱区和部分N型外延层的区域；接着采用多晶硅材料淀积栅槽形成栅极，之后在栅极上淀积金属绝缘层。
本发明技术方案的有益效果如下：
本发明中提供的短路阳极LIGBT器件在传统LIGBT结构的基础上引入了轻掺杂的N型阱区和重掺杂的N+型阳极区，且P+型阳极区被分隔成了两个柱状区域并在N+型阳极区下方留出了电流通道。轻掺杂的N型阱区加强了结自建电势的作用，有利于促进阳极耗尽区的形成，N+型阳极区则提供了额外的电子抽取通道。根据数值仿真结果，在相同的正向压降为1.64V的条件下，本发明提出的LIGBT器件的关断损耗比传统LIGBT器件低22.1％，而且利用由阳极结自建电势形成的耗尽区对电流通道的控制，器件导通时由传统短路阳极结构引起的电流折返现象可以被完全消除。本发明中的器件保留了短路阳极结构的优点，能够明显缓解器件关断时的电流拖尾现象，降低器件的关断损耗，同时占据阳极电流通道的耗尽区也能够增强器件导通时的稳定性，最终改善了器件在正向特性和开关特性之间的性能折中关系。
附图说明
图1是本发明的结构示意图。
其中，1-P型阱区；2-N型缓冲区；3-N型阱区；4-P+型阳极区；5-P+型阴极区；6-N+型阴极区；7-N+型阳极区；8-栅氧化层；9-阴极；10-阳极；11-栅极；801-P型衬底；802-埋氧化层；803-N型外延层。
具体实施方式
下面结合附图以N沟道LIGBT为例介绍本发明，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在有没做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
如图1所示，本实施例提供的由阳极耗尽区控制的短路阳极横向绝缘栅双极型晶体管包括：
硅材料的P型衬底801；
在P型衬底801上表面形成硅材料的N型外延层803；
在P型衬底801与N型外延层803之间形成二氧化硅材料的埋氧化层802；
在N型外延层803左上角区域形成的轻掺杂P型阱区1，以及在右上角区域形成的重掺杂N型缓冲区2；在N型缓冲区2内部形成的轻掺杂N型阱区3；N型缓冲区2的掺杂浓度约为1.0×1017cm-3，N型阱区3的掺杂浓度比N型缓冲区的掺杂浓度低1个数量级；
在N型阱区3内部形成的两个重掺杂柱状P+型阳极区4，以及在P型阱区1内部形成的重掺杂P+型阴极区5；
在N型阱区3内部形成的重掺杂N+型阳极区7，且重掺杂N+型阳极区7位于两个重掺杂柱状P+型阳极区4之间；
两个重掺杂柱状P+型阳极区4之间的间隔宽度为0.2～0.4微米，单个重掺杂柱状P+型阳极区4的深度为3.0微米，N+型阳极区7的深度为0.5～1.5微米，两个重掺杂柱状P+型阳极区4与N+型阳极区7之间均为欧姆接触，其掺杂浓度不低于1.0×1019cm-3；
位于两个柱状P+型阳极区4之间，以及N+型阳极区7下方的部分N型阱区3形成了电子电流的抽取通道，并且P+型阳极区4与N型阱区3之间的结自建电势形成占据电流通道的耗尽区，以控制抽取通道中的电子电流大小；
在栅氧化层8上刻蚀形成电极接触孔；
在N型外延层803表面形成二氧化硅材料的栅氧化层8；
在栅氧化层8上且对应P+型阴极区5和重掺杂N+型阴极区6表面的位置刻蚀第一电极接触孔，在第一电极接触孔内淀积金属材料，形成阴极9；
P+型阴极区5和N+型阴极区6通过阴极9形成短接，且P+型阴极区5和N+型阴极区6形成欧姆接触，P+型阴极区5和N+型阴极区6的掺杂浓度均不低于1.0×1019cm-3；
在栅氧化层8上且对应两个重掺杂柱状P+型阳极区4和N+型阳极区7表面的位置刻蚀第二电极接触孔，在第二电极接触孔内淀积金属材料形成阳极10；
在栅氧化层8上表面腐蚀形成栅槽，栅槽位置对应于部分N+型阴极区6、P型阱区1和部分N型外延层803的区域；
栅槽内淀积多晶硅材料形成栅极11。
以N沟道LIGBT为例，具体可以通过以下步骤进行制备：
1、准备P型硅材料作为P型衬底801；
2、在P型衬底801的上表面外延生长形成N型外延层803；
3、在P型衬底801与N型外延层803之间通过注氧隔离技术形成二氧化硅材料的埋氧化层803；
4、通过离子注入工艺，在N型外延层803左上角区域形成轻掺杂P型阱区1，接着在右上角区域形成的重掺杂N型缓冲区2，并在其内部形成轻掺杂N型阱区3，之后在高温条件(高温条件一般选取900～1100℃左右)下进行推阱过程，结深最终依赖于推阱时间，推阱时间一般控制在30～60min；
5、通过注入硼离子，在N型阱区3内部形成两个重掺杂柱状P+型阳极区4，接着在P型阱区1内部形成重掺杂P+型阴极区5，注入完成后进行快速退火处理；
6、通过注入磷离子，在位于两个柱状P+型阳极区4之间的N型阱区3内部形成重掺杂N+型阳极区7，接着在P型阱区1内部形成重掺杂N+型阴极区6；
7、在N型外延层803上表面淀积形成二氧化硅材料的栅氧化层8；
8、在栅氧化层8表面淀积钝化层，并在对应于P+型阴极区5和重掺杂N+型阴极区6表面的位置刻蚀第一电极接触孔，在对应于两个重掺杂柱状P+型阳极区4和N+型阳极区7表面的位置刻蚀第二电极接触孔；
接着在第一接触孔和第二接触孔内淀积金属材料从而分别生成阴极9和阳极10；
9、通过湿法腐蚀工艺，在同时位于栅氧化层8和沟道上方的位置形成一定深度和宽度的栅槽，接着采用多晶硅材料淀积栅槽形成覆盖在沟道正上方的栅极11，之后淀积内金属绝缘层覆盖多晶硅栅。
本发明中的LIGBT器件也可以为P型沟道，其结构与N沟道LIGBT器件等同，也将其视为属于本申请权利要求的保护范围，在此不再赘述。
本发明中所使用材料主要为硅半导体材料，应作广义理解，即锗等元素半导体材料或碳化硅、氮化镓等宽带隙半导体材料形成的LIGBT器件与本发明阐述的LIGBT器件等同，也应当视为属于本申请权利要求的保护范围，在此不再赘述。
本发明中的LIGBT器件也可以使用体硅衬底，其结构与SOI(绝缘层上硅)衬底LIGBT器件等同，也应当视为属于本申请权利要求的保护范围，在此不再赘述。
本发明的LIGBT器件制备工艺能够与传统互补型MOS器件工艺兼容，其结构参数和工艺手段遵循LIGBT器件现有的技术特征。
Claims (5)
1.一种由阳极耗尽区控制的短路阳极横向绝缘栅双极型晶体管，其特征在于：包括：
硅材料的P型衬底(801)；
在P型衬底(801)上表面形成硅材料的N型外延层(803)；
在P型衬底(801)与N型外延层(803)之间形成二氧化硅材料的埋氧化层(802)；
在N型外延层(803)左上角区域形成的轻掺杂P型阱区(1)，以及在右上角区域形成的重掺杂N型缓冲区(2)；
在N型缓冲区(2)内部形成的轻掺杂N型阱区(3)；
在轻掺杂N型阱区(3)内部形成的两个重掺杂柱状P+型阳极区(4)，以及在轻掺杂P型阱区(1)内部形成的重掺杂P+型阴极区(5)；
在轻掺杂N型阱区(3)内部形成的重掺杂N+型阳极区(7)，且重掺杂N+型阳极区(7)位于两个重掺杂柱状P+型阳极区(4)之间；
位于两个柱状P+型阳极区(4)之间，以及N+型阳极区(7)下方的部分N型阱区(3)形成了电子电流的抽取通道，并且P+型阳极区(4)与N型阱区(3)之间的结自建电势形成占据电流通道的耗尽区，以控制抽取通道中的电子电流大小；
在重掺杂P+型阴极区(5)内部形成的重掺杂N+型阴极区(6)；
在N型外延层(803)表面形成二氧化硅材料的栅氧化层(8)；
在栅氧化层(8)上且对应P+型阴极区(5)和重掺杂N+型阴极区(6)表面的位置刻蚀第一电极接触孔，在第一电极接触孔内淀积金属材料，形成阴极(9)；
在栅氧化层(8)上且对应两个重掺杂柱状P+型阳极区(4)和N+型阳极区(7)表面的位置刻蚀第二电极接触孔，在第二电极接触孔内淀积金属材料形成阳极(10)；
在栅氧化层(8)上表面腐蚀形成栅槽，栅槽位置对应于部分N+型阴极区(6)、P型阱区(1)和部分N型外延层(803)的区域；
栅槽内淀积多晶硅材料形成栅极(11)。
2.根据权利要求1所述的由阳极耗尽区控制的短路阳极横向绝缘栅双极型晶体管，其特征在于：所述N型缓冲区(2)的掺杂浓度约为1.0×1017cm-3，N型阱区(3)的掺杂浓度比N型缓冲区(2)的掺杂浓度低1个数量级。
3.根据权利要求1所述的由阳极耗尽区控制的短路阳极横向绝缘栅双极型晶体管，其特征在于：两个重掺杂柱状P+型阳极区(4)之间的间隔宽度为0.2～0.4微米，单个重掺杂柱状P+型阳极区(4)的深度为3.0微米，N+型阳极区(7)的深度为0.5～1.5微米，两个重掺杂柱状P+型阳极区(4)与N+型阳极区(7)之间均为欧姆接触，其掺杂浓度不低于1.0×1019cm-3。
4.根据权利要求1所述的横向绝缘栅双极型晶体管，其特征在于：P+型阴极区(5)和N+型阴极区(6)通过阴极(9)形成短接，且P+型阴极区(5)和N+型阴极区(6)形成欧姆接触，P+型阴极区(5)和N+型阴极区(6)的掺杂浓度均不低于1.0×1019cm-3。
5.一种制作权利要求1所述的由阳极耗尽区控制的短路阳极横向绝缘栅双极型晶体管的方法，其特征在于：包括以下步骤：
步骤1：准备P型硅材料作为P型衬底(801)；
步骤2：在P型衬底(801)的上表面外延生长形成N型外延层(803)；
步骤3：在P型衬底(801)与N型外延层(803)之间通过注氧隔离技术形成二氧化硅材料的埋氧化层(802)；
步骤4：通过离子注入工艺，在N型外延层(803)左上角区域形成轻掺杂P型阱区(1)，接着在右上角区域形成的重掺杂N型缓冲区(2)，并在重掺杂N型缓冲区(2)内部形成轻掺杂N型阱区(3)，之后在高温条件下进行推阱过程，结深最终依赖于推阱时间；其中，高温条件为900～1100℃；推阱时间为30～60min；
步骤5：通过注入硼离子，在N型阱区(3)内部形成两个重掺杂柱状P+型阳极区(4)，接着在P型阱区(1)内部形成重掺杂P+型阴极区(5)，注入完成后进行快速退火处理；
步骤6：通过注入磷离子，在位于两个柱状P+型阳极区(4)之间的N型阱区(3)内部形成重掺杂N+型阳极区(7)，接着在P型阱区(1)内部形成重掺杂N+型阴极区(6)；
步骤7：在N型外延层(803)上表面淀积形成二氧化硅材料的栅氧化层(8)；
步骤8：在栅氧化层(8)表面淀积钝化层，并在对应于P+型阴极区(5)和重掺杂N+型阴极区(6)表面的位置刻蚀第一电极接触孔，在对应于两个重掺杂柱状P+型阳极区(4)和N+型阳极区(7)表面的位置刻蚀第二电极接触孔；接着在第一接触孔和第二接触孔内淀积金属材料从而分别生成阴极(9)和阳极(10)；
步骤9：通过湿法腐蚀工艺，在栅氧化层(8)上表面腐蚀形成栅槽，栅槽位置对应于部分N+型阴极区(6)、P型阱区(1)和部分N型外延层(803)的区域；接着采用多晶硅材料淀积栅槽形成栅极(11)，之后在栅极(11)上淀积金属绝缘层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110378328.7A CN113270474B (zh) | 2021-04-08 | 2021-04-08 | 一种由阳极耗尽区控制的短路阳极横向绝缘栅双极型晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110378328.7A CN113270474B (zh) | 2021-04-08 | 2021-04-08 | 一种由阳极耗尽区控制的短路阳极横向绝缘栅双极型晶体管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113270474A CN113270474A (zh) | 2021-08-17 |
| CN113270474B true CN113270474B (zh) | 2022-12-27 |
Family
ID=77228607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110378328.7A Active CN113270474B (zh) | 2021-04-08 | 2021-04-08 | 一种由阳极耗尽区控制的短路阳极横向绝缘栅双极型晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113270474B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117374105A (zh) * | 2022-06-30 | 2024-01-09 | 无锡华润上华科技有限公司 | 阳极短路横向绝缘栅双极型晶体管及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017114235A1 (zh) * | 2015-12-28 | 2017-07-06 | 电子科技大学 | 横向绝缘栅双极型晶体管以及消除晶体管拖尾电流的方法 |
| CN107240603A (zh) * | 2017-06-07 | 2017-10-10 | 电子科技大学 | 一种薄soi短路阳极ligbt |
| CN111524970A (zh) * | 2020-01-09 | 2020-08-11 | 杭州电子科技大学 | 一种4H-SiC沟槽绝缘栅双极型晶体管 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8482031B2 (en) * | 2009-09-09 | 2013-07-09 | Cambridge Semiconductor Limited | Lateral insulated gate bipolar transistors (LIGBTS) |
| CN108321194B (zh) * | 2018-02-05 | 2020-05-26 | 电子科技大学 | 一种具有快速关断特性的soi ligbt |
| CN108321195B (zh) * | 2018-02-05 | 2020-05-22 | 电子科技大学 | 一种具有阳极夹断槽的短路阳极soi ligbt |
| CN110190113B (zh) * | 2019-05-16 | 2022-03-08 | 东南大学 | 一种消除负阻效应的阳极短路型横向绝缘栅双极型晶体管 |
| CN111326576B (zh) * | 2020-02-14 | 2023-03-14 | 重庆邮电大学 | 一种具有纵向分离阳极的sa-ligbt器件 |
-
2021
- 2021-04-08 CN CN202110378328.7A patent/CN113270474B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017114235A1 (zh) * | 2015-12-28 | 2017-07-06 | 电子科技大学 | 横向绝缘栅双极型晶体管以及消除晶体管拖尾电流的方法 |
| CN107240603A (zh) * | 2017-06-07 | 2017-10-10 | 电子科技大学 | 一种薄soi短路阳极ligbt |
| CN111524970A (zh) * | 2020-01-09 | 2020-08-11 | 杭州电子科技大学 | 一种4H-SiC沟槽绝缘栅双极型晶体管 |
Non-Patent Citations (1)
| Title |
|---|
| A Snapback-Free and Fast-Switching Shorted-Anode LIGBT With Multiple Current P-Plugs;Weizhong Chen等;《IEEE Journal of the Electron Devices Society》;20201231;第1-7页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113270474A (zh) | 2021-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107799582B (zh) | 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法 | |
| CN107623027B (zh) | 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法 | |
| CN107731897B (zh) | 一种沟槽栅电荷存储型igbt及其制造方法 | |
| CN107799587B (zh) | 一种逆阻型igbt及其制造方法 | |
| CN110600537B (zh) | 一种具有pmos电流嵌位的分离栅cstbt及其制作方法 | |
| CN110444586B (zh) | 具有分流区的沟槽栅igbt器件及制备方法 | |
| CN107731899B (zh) | 一种具有拑位结构的沟槽栅电荷储存型igbt器件及其制造方法 | |
| CN108321193B (zh) | 一种沟槽栅电荷存储型igbt及其制作方法 | |
| CN110504310B (zh) | 一种具有自偏置pmos的ret igbt及其制作方法 | |
| CN107731898B (zh) | 一种cstbt器件及其制造方法 | |
| CN104134688A (zh) | 制造双极晶体管的方法、双极晶体管和集成电路 | |
| CN105679667A (zh) | 一种沟槽igbt器件的终端结构制造方法 | |
| CN113838916A (zh) | 一种具有pmos电流嵌位的分离栅cstbt及其制作方法 | |
| CN103915334B (zh) | 双层多晶硅双极型晶体管的制造方法 | |
| CN113270475B (zh) | 一种由肖特基结势垒控制的短路阳极横向绝缘栅双极型晶体管及其制作方法 | |
| CN111048580A (zh) | 一种碳化硅绝缘栅双极晶体管及其制作方法 | |
| CN115377200A (zh) | 一种半导体器件及其制备方法 | |
| CN113270474B (zh) | 一种由阳极耗尽区控制的短路阳极横向绝缘栅双极型晶体管及其制作方法 | |
| US20210134989A1 (en) | Semiconductor device and method of manufacturing thereof | |
| CN110504313B (zh) | 一种横向沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN104517837A (zh) | 一种绝缘栅双极型晶体管的制造方法 | |
| CN105280493A (zh) | 一种沟槽igbt器件的制造方法 | |
| CN113270423B (zh) | 一种抗辐射soi器件及制造方法 | |
| CN113270476A (zh) | 具有电子控制栅极区和肖特基阳极的横向绝缘栅双极型晶体管及其制作方法 | |
| CN115117151A (zh) | 一种具复合元胞结构的igbt芯片及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |