CN113270427A - 一种显示基板及其制备方法、显示面板 - Google Patents

一种显示基板及其制备方法、显示面板 Download PDF

Info

Publication number
CN113270427A
CN113270427A CN202110700542.XA CN202110700542A CN113270427A CN 113270427 A CN113270427 A CN 113270427A CN 202110700542 A CN202110700542 A CN 202110700542A CN 113270427 A CN113270427 A CN 113270427A
Authority
CN
China
Prior art keywords
transistor
electrode
substrate
electrically connected
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110700542.XA
Other languages
English (en)
Inventor
赵梦
关峰
刘威
刘凤娟
史鲁斌
宁策
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202110700542.XA priority Critical patent/CN113270427A/zh
Publication of CN113270427A publication Critical patent/CN113270427A/zh
Priority to PCT/CN2022/079199 priority patent/WO2022267531A1/zh
Priority to US18/022,924 priority patent/US20230329037A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请提供了一种显示基板及其制备方法、显示面板，涉及显示技术领域，该显示面板能够在保证低功耗的前提下，大幅提升分辨率。显示基板包括多个子像素；子像素包括存储电容、多晶硅晶体管、至少一个氧化物晶体管；存储电容包括相对设置的第一电极和第二电极，第一电极设置在第二电极远离衬底的一侧；第二电极与多晶硅晶体管的栅极同层设置；氧化物晶体管设置在第一电极远离衬底的一侧，第一电极与至少一个氧化物晶体管的有源层沿垂直于衬底方向至少部分交叠；第一电极被配置为接入电源信号、且还用作交叠氧化物晶体管的底栅，与第一电极沿垂直于衬底方向至少部分交叠的氧化物晶体管为交叠氧化物晶体管。本申请适用于显示基板的制作。

Description

一种显示基板及其制备方法、显示面板
技术领域
本申请涉及显示技术领域，尤其涉及一种显示基板及其制备方法、显示面板。
背景技术
OLED(Organic Light-Emtting Diode，有机发光二极管)显示器凭借低功耗、高色饱和度、广视角、薄厚度、能实现柔性化等优异性能，逐渐成为显示领域的主流，可以广泛应用于智能手机、平板电脑、电视等终端产品。
目前可穿戴设备(如智能手表等)通常采用LTPO背板驱动电路，即LTPS-TFT(低温多晶硅薄膜晶体管)与oxide-TFT(氧化物薄膜晶体管)结合的背板结构。这种结构采用LTPS-TFT作为OLED元件的驱动TFT，采用oxide-TFT作为开关TFT。既利用了LTPS-TFT响应速度快，开启电流较大的特点，为OLED显示提供电流源；同时又利用了oxide-TFT低漏电的特点，降低了背板功耗。这种低功耗的设计更加适合可穿戴设备。
但是LTPO技术中，oxide-TFT的尺寸较大；同时oxide-TFT为NMOS型晶体管，而LTPS-TFT为PMOS型晶体管，两者的驱动电压不同，从而导致LTPO背板布线紧张，最终难以形成较高分辨率的显示面板。
发明内容
本申请的实施例提供一种显示基板及其制备方法、显示面板，该显示面板能够在保证低功耗的前提下，大幅提升分辨率。
为达到上述目的，本申请的实施例采用如下技术方案：
一方面，提供了一种显示基板，包括衬底、以及位于所述衬底一侧的阵列排布的多个子像素；
所述子像素包括存储电容、多晶硅晶体管、至少一个氧化物晶体管；其中，所述存储电容包括相对设置的第一电极和第二电极，所述第一电极设置在所述第二电极远离所述衬底的一侧；
所述第二电极与所述多晶硅晶体管的栅极同层设置；所述氧化物晶体管设置在所述第一电极远离所述衬底的一侧，所述第一电极与至少一个所述氧化物晶体管的有源层沿垂直于所述衬底方向至少部分交叠；
所述第一电极被配置为接入电源信号、且还用作交叠氧化物晶体管的底栅，其中，与所述第一电极沿垂直于所述衬底方向至少部分交叠的所述氧化物晶体管为所述交叠氧化物晶体管。
可选的，至少一个所述氧化物晶体管的有源层在所述衬底上的正投影位于所述第一电极在所述衬底上的正投影以内。
可选的，所述第二电极在所述衬底上的正投影位于所述第一电极在所述衬底上的正投影以内。
可选的，所述显示基板还包括电源线，所述第一电极与所述电源线电连接。
可选的，所述电源线与所述交叠氧化物晶体管的第一极和第二极同层设置。
可选的，所述多晶硅晶体管为顶栅型多晶硅晶体管，所述多晶硅晶体管的有源层设置在所述衬底和所述多晶硅晶体管的栅极之间。
可选的，所述多晶硅晶体管的第一极和第二极，与所述交叠氧化物晶体管的第一极和第二极同层设置。
可选的，所述子像素还包括阳极，所述多晶硅晶体管的第一极和第二极两者中的一个与所述阳极电连接。
可选的，所述多晶硅晶体管为P型管，所述氧化物晶体管为N型管。
可选的，所述子像素还包括单栅氧化物晶体管，所述单栅氧化物晶体管的有源层与所述第一电极沿垂直于所述衬底方向不交叠。
可选的，所述子像素包括第一晶体管、第二晶体管、第四晶体管、第五晶体管、第六晶体管和第七晶体管；所述第一晶体管和所述第二晶体管为所述氧化物晶体管，所述第三晶体管为所述多晶硅晶体管；
所述显示基板还包括电源线、发光控制信号线、数据信号线、复位控制信号线、初始信号线；所述子像素还包括发光二极管；
所述第一晶体管的栅极与所述复位控制信号线电连接、第二极与初始信号线电连接，所述第一晶体管的第一极、所述第二晶体管的第一极与第一节点电连接，所述第三晶体管的栅极、所述存储电容的所述第二电极与所述第一节点电连接，所述存储电容的所述第一电极与所述电源线电连接；
所述第二晶体管的栅极与所述复位控制信号线电连接、第二极与第三节点电连接，所述第三晶体管的第一极与第二节点电连接、第二极与所述第三节点电连接，所述第四晶体管的第一极与所述第二节点电连接、第二极与所述数据信号线电连接、栅极与所述复位控制信号线电连接，所述第五晶体管的第二极与所述第二节点电连接、第一极与所述电源线电连接、栅极与所述发光控制信号线电连接；
所述第六晶体管的栅极与所述发光控制信号线电连接、第一极与所述第三节点电连接、第二极与第四节点电连接，所述第七晶体管的栅极与所述复位控制信号线电连接、第一极与所述第四节点电连接、第二极与初始信号线电连接，所述发光二极管的阳极与所述第四节点电连接、阴极接地；
其中，所述第一晶体管和所述第二晶体管的有源层在所述衬底上的正投影均位于所述第一电极在所述衬底上的正投影以内，其余晶体管的有源层在所述衬底上的正投影与所述第一电极在所述衬底上的正投影不交叠。
另一方面，提供了一种显示面板，包括上述的显示基板。
再一方面，提供了一种上述显示基板的制备方法，包括：
在衬底上形成阵列排布的多个子像素；
所述在衬底上形成阵列排布的多个子像素包括：
形成存储电容、多晶硅晶体管、至少一个氧化物晶体管；其中，所述存储电容包括相对设置的第一电极和第二电极，所述第一电极设置在所述第二电极远离所述衬底的一侧；所述第二电极与所述多晶硅晶体管的栅极同层设置；所述氧化物晶体管设置在所述第一电极远离所述衬底的一侧，所述第一电极与至少一个所述氧化物晶体管的有源层沿垂直于所述衬底方向至少部分交叠；所述第一电极被配置为接入电源信号、且还用作交叠氧化物晶体管的底栅，其中，与所述第一电极沿垂直于所述衬底方向至少部分交叠的所述氧化物晶体管为所述交叠氧化物晶体管。
可选的，形成所述存储电容和所述多晶硅晶体管包括：
采用一次构图工艺形成所述存储电容的所述第二电极和所述多晶硅晶体管的栅极。
可选的，形成所述多晶硅晶体管和所述交叠氧化物晶体管包括：
采用一次构图工艺形成所述多晶硅晶体管的第一极和第二极、以及所述交叠氧化物晶体管的第一极和第二极。
本申请的实施例提供一种显示基板及其制备方法、显示面板，该显示基板包括衬底、以及位于所述衬底一侧的阵列排布的多个子像素；所述子像素包括存储电容、多晶硅晶体管、至少一个氧化物晶体管；其中，所述存储电容包括相对设置的第一电极和第二电极，所述第一电极设置在所述第二电极远离所述衬底的一侧；所述第二电极与所述多晶硅晶体管的栅极同层设置；所述氧化物晶体管设置在所述第一电极远离所述衬底的一侧，所述第一电极与至少一个所述氧化物晶体管的有源层沿垂直于所述衬底方向至少部分交叠；所述第一电极被配置为接入电源信号、且还用作交叠氧化物晶体管的底栅，其中，与所述第一电极沿垂直于所述衬底方向至少部分交叠的所述氧化物晶体管为所述交叠氧化物晶体管。
本申请提供的显示基板中，第一电极与至少一个氧化物晶体管的有源层沿垂直于衬底方向至少部分交叠，同时第一电极还用作交叠氧化物晶体管的底栅，这样可以避免额外设置交叠氧化物晶体管的底栅，从而大幅节省了版图空间，降低了子像素的间距，进而在保证低功耗的前提下，大幅提升了分辨率。
上述说明仅是本申请技术方案的概述，为了能够更清楚了解本申请的技术手段，而可依照说明书的内容予以实施，并且为了让本申请的上述和其它目的、特征和优点能够更明显易懂，以下特举本申请的具体实施方式。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种LTPO基板的结构示意图；
图2为本申请实施例提供的一种7T1C的电路图；
图3为采用图1结构的一种7T1C版图；
图4为本申请实施例提供的一种显示基板的结构示意图；
图5为采用图4结构的一种7T1C版图；
图6-13为本申请实施例提供的一种制备图13结构的流程结构图；
图14为本申请实施例提供的另一种显示基板的结构示意图；
图15为本申请实施例提供的一种显示基板的测试结构示意图；
图16为图15的等效结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的实施例中，采用“第一”、“第二”、……、“第七”等字样对功能和作用基本相同的相同项或相似项进行区分，仅为了清楚描述本申请实施例的技术方案，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。
在本申请的实施例中，“多个”的含义是两个或两个以上，“至少一个”的含义是一个或一个以上，除非另有明确具体的限定。
在本申请的实施例中，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
在本申请的实施例中，晶体管包括栅极、源极和漏极，将源极和漏极中的一个称为第一极、另一个称为第二极。
相关技术中，LTPO基板可以包括如图1所示的LTPS驱动管103、oxide开关管105和Cst电容100，其中，LTPS驱动管和oxide开关管平行放置，oxide开关管为双栅型晶体管，LTPS驱动管103的栅极104和Cst电容100的第二极102同层设置，Cst电容100的第一极101和oxide开关管105的底栅106同层设置；图1中，该LTPO基板还包括PI(聚酰亚胺)衬底107、第一GI层108、第一ILD层109、第二ILD层110、Buffer层111、第二GI层112、第二ILD层113、第一PLN层114、第二PLN层115、Anode层117、PDL层118和PS层119，该结构可以采用13道Mask(掩膜)制作。该LTPO基板可以采用如图2所示的7T1C驱动电路，其中，晶体管T3可以采用图1所示的LTPS驱动管，晶体管T1和T2可以采用图1所示的oxide开关管，该7T1C驱动电路的版图可以如图3所示，最终形成的子像素的Pitch(间距)为56μm，相应的PPI(Pixels Per Inch，像素密度)约为450。而采用LTPS技术，PPI可达到630。LTPO面板的PPI还有待于进一步提升。
基于上述，本申请实施例提供了一种显示基板，包括衬底、以及位于衬底一侧的阵列排布的多个子像素。
参考图4所示，子像素包括存储电容2、多晶硅晶体管1、至少一个氧化物晶体管3；其中，存储电容2包括相对设置的第一电极18和第二电极16，第一电极18设置在第二电极16远离衬底10的一侧。
参考图4所示，第二电极16与多晶硅晶体管1的栅极15同层设置；氧化物晶体管3设置在第一电极18远离衬底10的一侧，第一电极18与至少一个氧化物晶体管3的有源层20沿垂直于衬底方向至少部分交叠。
第一电极被配置为接入电源信号、且还用作交叠氧化物晶体管的底栅，其中，与第一电极沿垂直于衬底方向至少部分交叠的氧化物晶体管为交叠氧化物晶体管。
上述子像素采用的驱动电路的具体结构不做限定，示例的，可以采用2T1C驱动电路、3T1C驱动电路或者7T1C驱动电路等。为了获得更好地驱动性能，可以采用如图2所示的7T1C驱动电路，示例的，多晶硅晶体管可以用作驱动管T3，氧化物晶体管可以用作开关管T1或者T2等。
上述氧化物晶体管的有源层的材料可以是IGZO(Indium Gallium Zinc Oxide，铟镓锌氧化物)或者ITZO(Indium Tin Zinc Oxide，铟锡锌氧化物)等金属氧化物。
上述多晶硅晶体管的类型不做限定，其可以是顶栅型多晶硅晶体管，或者，还可以是底栅型多晶硅晶体管。图4中以顶栅型多晶硅晶体管为例进行绘示。
上述第一电极与至少一个氧化物晶体管的有源层沿垂直于衬底方向至少部分交叠包括：第一电极与至少一个氧化物晶体管的有源层沿垂直于衬底方向部分交叠，此时，第一电极在衬底上的正投影可以与至少一个氧化物晶体管的有源层在衬底上的正投影部分交叠；或者，第一电极与至少一个氧化物晶体管的有源层沿垂直于衬底方向完全交叠，此时，至少一个氧化物晶体管的有源层在衬底上的正投影可以位于第一电极在衬底上的正投影以内。
上述交叠氧化物晶体管可以包括顶栅、底栅、第一极和第二极，其中，存储电容的第一电极用作底栅、与电源信号线电连接，能够起到保护沟道和提升稳定性的作用，同时还可以作为遮光层，进一步保护交叠氧化物晶体管的性能。
需要说明的是，一般双栅型晶体管的顶栅和底栅接入同一栅极信号，而本申请中，交叠氧化物晶体管的顶栅接入栅极信号，底栅(即第一电极)接入电源信号VDD(一般为4.6V直流电压)。以图15所示结构为例进行性能测试，参考图15所示，该交叠氧化物晶体管200包括遮光电极202、IGZO有源层205、栅(G)极206、源(S)极207和漏(D)极208；当然，该测试结构还包括玻璃衬底201、氧化硅(厚度
Figure BDA0003129607220000071
)和氮化硅(厚度
Figure BDA0003129607220000072
)叠层设置的缓冲层203、GI栅绝缘层204、PVX钝化层210、Resin平坦层211和PDL界定层212。其中，遮光电极用作底栅，参考图16所示，向遮光电极输入不同的直流电压，同时向栅(G)极、源(S)极和漏(D)极输入相应的电压，得到如表一所示的测试结果。参考表一，当遮光电极的电压为5V时，该晶体管的阈值电压Vth约为-1.5V，此时，关闭晶体管的电压Vgl为-7V，该晶体管可以正常关闭，说明该种结构的晶体管性能良好，具有较好地开关性，可以应用在驱动电路中。
表一
Figure BDA0003129607220000081
本申请提供的显示基板中，第一电极与至少一个氧化物晶体管的有源层沿垂直于衬底方向至少部分交叠，同时第一电极还用作交叠氧化物晶体管的底栅，这样可以避免额外设置交叠氧化物晶体管的底栅，从而大幅节省了版图空间，降低了子像素的间距，进而在保证低功耗的前提下，大幅提升了分辨率。
可选的，为了提高晶体管的性能，至少一个氧化物晶体管的有源层在衬底上的正投影位于第一电极在衬底上的正投影以内。参考图4所示，氧化物晶体管3的有源层20在衬底10上的正投影F2位于第一电极18在衬底10上的正投影F1以内。图4以一个氧化物晶体管的有源层在衬底上的正投影位于第一电极在衬底上的正投影以内为例进行绘示。
这里对于有源层的具体结构不做限定，示例的，氧化物晶体管的有源层可以包括半导体部、以及位于半导体部两端的第一极接触部和第二极接触部，第一极接触部与第一极电连接，第二极接触部与第二极电连接。
进一步可选的，参考图4所示，第二电极16在衬底10上的正投影F3位于第一电极18在衬底10上的正投影F1以内，这样可以更进一步节省空间，提高分辨率。
可选的，为了更好地向第一电极提供电源信号，参考图4所示，该显示基板还包括电源线31，第一电极18与电源线31电连接。
这里对于电源线的具***置不做限定，示例的，可以单独设置一层，或者与其他结构同层设置。
进一步可选的，为了减少构图次数，降低生产成本，参考图4所示，电源线31与交叠氧化物晶体管的第一极32和第二极33同层设置，即可以通过一次构图工艺同时形成电源线、交叠氧化物晶体管的第一极和第二极。
上述同层设置是指采用一次构图工艺制作。一次构图工艺是指经过一次曝光形成所需要的层结构工艺。一次构图工艺包括掩膜、曝光、显影、刻蚀和剥离等工艺。
可选的，为了降低设计难度，减少构图次数，参考图4所示，多晶硅晶体管为顶栅型多晶硅晶体管，多晶硅晶体管1的有源层13设置在衬底10和多晶硅晶体管1的栅极15之间。
根据电极的位置关系可以将晶体管分为两类。一类是栅极位于源极和漏极的下面，这类称之为底栅型薄膜晶体管；一类是栅极位于源极和漏极的上面，这类称之为顶栅型薄膜晶体管。
进一步可选的，为了减少构图次数，降低生产成本，参考图4所示，多晶硅晶体管1的第一极29和第二极30，与交叠氧化物晶体管的第一极32和第二极33同层设置，即可以通过一次构图工艺同时形成多晶硅晶体管的第一极和第二极、交叠氧化物晶体管的第一极和第二极。
需要说明的是，参考图4所示，若该显示基板还包括电源线31，则电源线31、多晶硅晶体管的第一极29和第二极30，与交叠氧化物晶体管的第一极32和第二极33同层设置。
进一步可选的，参考图4所示，子像素还包括阳极35，多晶硅晶体管的第一极和第二极两者中的一个与阳极电连接，从而向发光二极管提供足够的电流。图4中以多晶硅晶体管的第二极30与阳极35电连接为例进行绘示。需要说明的是，参考图4所示，阳极35可以通过贯通第一平坦层34的过孔与多晶硅晶体管的第二极30电连接；或者，参考图14所示，阳极35还可以通过贯通第二平坦层40的过孔与连接电极41电连接，连接电极41通过贯通第一平坦层34的过孔与多晶硅晶体管的第二极30电连接。
在一个或者多个实施例中，为了提供更好地驱动性能，多晶硅晶体管为P型管，氧化物晶体管为N型管。
在一个或者多个实施例中，为了提高驱动电路的可扩展性，子像素还可以包括单栅氧化物晶体管，单栅氧化物晶体管的有源层与第一电极沿垂直于衬底方向不交叠，此时，子像素包括多个不同类型的晶体管，可以形成具有不同性能的子像素驱动电路。这里对于单栅氧化物晶体管的数量不做限定，具体可以根据实际要求确定。
在一个或者多个实施例中，参考图2所示，子像素包括第一晶体管T1、第二晶体管T2、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7；第一晶体管T1和第二晶体管T2为图4所示的氧化物晶体管，第三晶体管T3为多晶硅晶体管，该多晶硅晶体管可以为图4所示的顶栅型多晶硅晶体管。
参考图2所示，显示基板还包括电源线ELVDD、发光控制信号线EM、数据信号线Data、复位控制信号线Scan、初始信号线Vinit；子像素还包括发光二极管LED。图2中，所有晶体管的栅极标记为G、第一极标记为S、第二极标记为D。
参考图2所示，第一晶体管T1的栅极与复位控制信号线Scan电连接、第二极与初始信号线Vinit电连接，第一晶体管T1的第一极、第二晶体管T2的第一极与第一节点N1电连接，第三晶体管T3的栅极、存储电容Cst的第二电极与第一节点N1电连接，存储电容Cst的第一电极与电源线ELVDD电连接。
参考图2所示，第二晶体管T2的栅极与复位控制信号线Scan电连接、第二极与第三节点N3电连接，第三晶体管T3的第一极与第二节点N2电连接、第二极与第三节点N2电连接，第四晶体管T4的第一极与第二节点N2电连接、第二极与数据信号线Data电连接、栅极与复位控制信号线Scan电连接，第五晶体管T5的第二极与第二节点N2电连接、第一极与电源线ELVDD电连接、栅极与发光控制信号线EM电连接。
参考图2所示，第六晶体管T6的栅极与发光控制信号线EM电连接、第一极与第三节点N3电连接、第二极与第四节点N4电连接，第七晶体管T7的栅极与复位控制信号线Scan电连接、第一极与第四节点N4电连接、第二极与初始信号线Vinit电连接，发光二极管LED的阳极与第四节点N4电连接、阴极接地ELVSS。
其中，第一晶体管和第二晶体管的有源层在衬底上的正投影均位于第一电极在衬底上的正投影以内，其余晶体管的有源层在衬底上的正投影与第一电极在衬底上的正投影不交叠。
上述第一节点N1、第二节点N2、第三节点N3、第四节点N4只是为了便于描述电路结构，并不是一个实际的电路单元。
上述第四晶体管、第五晶体管、第六晶体管和第七晶体管可以均为多晶硅晶体管或者氧化物晶体管，这里不做限定。
上述子像素采用7T1C的驱动电路，该驱动电路的驱动原理可以参考相关技术获得，这里不再赘述。上述第一电极既用作存储电容的一极，又同时用作第一晶体管和第二晶体管的底栅，可以避免额外设置第一晶体管和第二晶体管的底栅，从而大幅节省了版图空间，降低了子像素的间距。第一晶体管T1和第二晶体管T2与图4所示的氧化物晶体管结构相同，第三晶体管T3与图4所示的多晶硅晶体管结构相同，参考图5所示，第一晶体管T1和第二晶体管T2与第一电极18交叠设置；相比图3，第一电极18既用作存储电容的一极，又同时用作第一晶体管和第二晶体管的底栅，可以避免额外设置第一晶体管和第二晶体管的底栅，大幅节省了版图空间。图5所示子像素的Pitch(间距)为42μm，相应的PPI约为600，相比图3所示结构，在保证低功耗的前提下，大幅提升了分辨率。
需要说明的是，参考图4所示，上述显示基板还可以包括隔离层11、第一缓冲层12、第一栅绝缘层14、第二栅绝缘层17、第二缓冲层19、第三栅绝缘层21、层间介质层23、第一平坦层34、像素界定层36、阳极35和隔垫物37，当然，还可以包括其他结构，本申请实施例仅介绍与发明点相关的结构，其余结构可以参考相关技术获得，这里不再赘述。
本申请实施例还提供了一种显示面板，包括上述的显示基板。
该显示面板可以是柔性显示面板(又称柔性屏)，也可以是刚性显示面板(即不能折弯的显示面板)，这里不做限定。该显示面板以是OLED(Organic Light-Emitting Diode，有机发光二极管)显示面板，还可以是Micro LED显示面板或者Mini LED显示面板，以及包括这些显示面板的电视、数码相机、手机、平板电脑等任何具有显示功能的产品或者部件。
本申请实施例又提供了一种的显示基板的制备方法，包括：
S01、在衬底上形成阵列排布的多个子像素。
S01、在衬底上形成阵列排布的多个子像素包括：
S10、形成存储电容、多晶硅晶体管、至少一个氧化物晶体管；其中，存储电容包括相对设置的第一电极和第二电极，第一电极设置在第二电极远离衬底的一侧；第二电极与多晶硅晶体管的栅极同层设置；氧化物晶体管设置在第一电极远离衬底的一侧，第一电极与至少一个氧化物晶体管的有源层沿垂直于衬底方向至少部分交叠；第一电极被配置为接入电源信号、且还用作交叠氧化物晶体管的底栅，其中，与第一电极沿垂直于衬底方向至少部分交叠的氧化物晶体管为交叠氧化物晶体管。
通过上述制备方法形成的显示基板中，第一电极与至少一个氧化物晶体管的有源层沿垂直于衬底方向至少部分交叠，同时第一电极还用作交叠氧化物晶体管的底栅，这样可以避免额外设置交叠氧化物晶体管的底栅，从而大幅节省了版图空间，降低了子像素的间距，进而在保证低功耗的前提下，大幅提升了分辨率。该制备方法简单易实现。
可选的，为了减少构图次数，降低生产成本，形成存储电容和多晶硅晶体管包括：
S20、采用一次构图工艺形成存储电容的第二电极和多晶硅晶体管的栅极。
可选的，为了减少构图次数，降低生产成本，形成多晶硅晶体管和交叠氧化物晶体管包括：
S30、采用一次构图工艺形成多晶硅晶体管的第一极和第二极、以及交叠氧化物晶体管的第一极和第二极。
下面以图13所示的结构为例，说明具体的制备方法。
该方法包括：
S101、在衬底10上依次形成如图6所示的隔离层(Barrier)11、第一缓冲层12、多晶硅晶体管的有源层13、第一栅绝缘层14、栅金属层、第二栅绝缘层17、存储电容的第一电极18；其中，栅金属层包括存储电容的第二电极16和多晶硅晶体管的栅极15，第二电极16在衬底10上的正投影F3位于第一电极18在衬底10上的正投影F1以内。
上述第二电极和多晶硅晶体管的栅极采用一次构图工艺制作。上述衬底可以是柔性衬底，例如：PI衬底等；或者，还可以是刚性衬底，例如：玻璃衬底等。若采用PI衬底，为了提供更好地性能，还可以在衬底与隔离层之间再额外依次设置一层隔离膜和PI膜。
上述多晶硅晶体管的有源层材料可以是低温多晶硅材料。上述第一栅绝缘层和第二栅绝缘层的材料可以是氧化硅或者氮化硅等。上述栅金属层和第一电极的材料可以是金属，例如：铜、铝等。
S101中，形成多晶硅晶体管的有源层需要一道Mask(掩膜)，形成第二电极和多晶硅晶体管的栅极需要一道Mask，形成第一电极需要一道Mask，共计3道Mask。
S102、在第一电极18上沉积如图7所示的第二缓冲层19。
第二缓冲层既是绝缘层也是底栅(即第二电极)的栅绝缘层，可根据具体的器件特性要求调整材质和厚度，通常选择厚度为
Figure BDA0003129607220000131
的氧化硅。
S103、在第二缓冲层19上形成如图8所示的氧化物晶体管的有源层20。
上述有源层的材料可以是IGZO等金属氧化物材料。S103中，形成氧化物晶体管的有源层需要一道Mask。
S104、形成如图9所示的第三栅绝缘层21和氧化物晶体管的栅极(即顶栅)22，其中，第三栅绝缘层21覆盖氧化物晶体管的有源层20。
S104中，形成氧化物晶体管的栅极需要一道Mask。
S105、形成如图10所示覆盖氧化物晶体管栅极的层间介质层23、以及第一过孔24、第二过孔25和第三过孔26。
其中，第一过孔和第二过孔均分别贯通层间介质层、第三栅绝缘层、第二缓冲层、第二栅绝缘层和第一栅绝缘层，第三过孔贯通层间介质层、第三栅绝缘层和第二缓冲层，第一过孔用于多晶硅晶体管的第一极与多晶硅晶体管的有源层电连接，第二过孔用于多晶硅晶体管的第二极与多晶硅晶体管的有源层电连接，第三过孔用于电源信号线与第一电极电连接。
S105中，先刻蚀形成第一过孔和第二过孔，再进行HF(氟化氢)清洗，接着再形成第三过孔；形成第一过孔和第二过孔需要一道Mask，形成第三过孔需要一道Mask，共计2道Mask。
S106、形成如图11所示的第四过孔27和第五过孔28。
其中，第四过孔和第五过孔均分别贯通第三栅绝缘层和第二缓冲层，第四过孔用于氧化物晶体管的第一极与氧化物晶体管的有源层电连接，第五过孔用于氧化物晶体管的第二极与氧化物晶体管的有源层电连接。S106中，形成第四过孔和第五过孔需要一道Mask。
S107、形成源漏金属层，其中，源漏金属层包括如图12所示的多晶硅晶体管的第一极29和第二极30、电源信号线ELVDD线31、以及氧化物晶体管的第一极32和第二极33。
其中，多晶硅晶体管的第一极和第二极分别通过第一过孔和第二过孔与多晶硅晶体管的有源层电连接，电源信号线ELVDD线通过第三过孔与第一电极电连接，氧化物晶体管的第一极和第二极分别通过第四过孔和第五过孔与氧化物晶体管的有源层电连接。S107中，形成第四过孔和第五过孔需要一道Mask。
S108、形成如图13所示覆盖源漏金属层的第一平坦层34、阳极35、像素界定层36和隔垫物(PS)37。
其中，平坦层包括第六过孔，阳极通过第六过孔与多晶硅晶体管的第二极电连接。S108中，形成第六过孔需要一道Mask，形成阳极需要一道Mask，形成像素界定层需要一道Mask，形成隔垫物需要一道Mask，共计4道Mask。
上述制备方法中，S101采用3道Mask，S103采用1道Mask，S104采用1道Mask，S105采用2道Mask，S106采用1道Mask，S107采用1道Mask，S108采用4道Mask，总共13道Mask。
上述制备方法简单易实现，在保证原有构图工艺次数不变的情况下，形成了具有较大分辨率的显示基板。
需要说明的是，本申请实施例中涉及的显示基板的相关结构说明，可以参考前述实施例，这里不再赘述。
本文中所称的“一个实施例”、“实施例”或者“一个或者多个实施例”意味着，结合实施例描述的特定特征、结构或者特性包括在本申请的至少一个实施例中。此外，请注意，这里“在一个实施例中”的词语例子不一定全指同一个实施例。
在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本申请的实施例可以在没有这些具体细节的情况下被实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。
最后应说明的是：以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。

Claims (15)

1.一种显示基板，其特征在于，包括衬底、以及位于所述衬底一侧的阵列排布的多个子像素；
所述子像素包括存储电容、多晶硅晶体管、至少一个氧化物晶体管；其中，所述存储电容包括相对设置的第一电极和第二电极，所述第一电极设置在所述第二电极远离所述衬底的一侧；
所述第二电极与所述多晶硅晶体管的栅极同层设置；所述氧化物晶体管设置在所述第一电极远离所述衬底的一侧，所述第一电极与至少一个所述氧化物晶体管的有源层沿垂直于所述衬底方向至少部分交叠；
所述第一电极被配置为接入电源信号、且还用作交叠氧化物晶体管的底栅，其中，与所述第一电极沿垂直于所述衬底方向至少部分交叠的所述氧化物晶体管为所述交叠氧化物晶体管。
2.根据权利要求1所述的显示基板，其特征在于，至少一个所述氧化物晶体管的有源层在所述衬底上的正投影位于所述第一电极在所述衬底上的正投影以内。
3.根据权利要求2所述的显示基板，其特征在于，所述第二电极在所述衬底上的正投影位于所述第一电极在所述衬底上的正投影以内。
4.根据权利要求1所述的显示基板，其特征在于，所述显示基板还包括电源线，所述第一电极与所述电源线电连接。
5.根据权利要求4所述的显示基板，其特征在于，所述电源线与所述交叠氧化物晶体管的第一极和第二极同层设置。
6.根据权利要求1所述的显示基板，其特征在于，所述多晶硅晶体管为顶栅型多晶硅晶体管，所述多晶硅晶体管的有源层设置在所述衬底和所述多晶硅晶体管的栅极之间。
7.根据权利要求6所述的显示基板，其特征在于，所述多晶硅晶体管的第一极和第二极，与所述交叠氧化物晶体管的第一极和第二极同层设置。
8.根据权利要求7所述的显示基板，其特征在于，所述子像素还包括阳极，所述多晶硅晶体管的第一极和第二极两者中的一个与所述阳极电连接。
9.根据权利要求1所述的显示基板，其特征在于，所述多晶硅晶体管为P型管，所述氧化物晶体管为N型管。
10.根据权利要求1所述的显示基板，其特征在于，所述子像素还包括单栅氧化物晶体管，所述单栅氧化物晶体管的有源层与所述第一电极沿垂直于所述衬底方向不交叠。
11.根据权利要求1所述的显示基板，其特征在于，所述子像素还包括第一晶体管、第二晶体管、第四晶体管、第五晶体管、第六晶体管和第七晶体管；所述第一晶体管和所述第二晶体管为所述氧化物晶体管，所述第三晶体管为所述多晶硅晶体管；
所述显示基板还包括电源线、发光控制信号线、数据信号线、复位控制信号线、初始信号线；所述子像素还包括发光二极管；
所述第一晶体管的栅极与所述复位控制信号线电连接、第二极与初始信号线电连接，所述第一晶体管的第一极、所述第二晶体管的第一极与第一节点电连接，所述第三晶体管的栅极、所述存储电容的所述第二电极与所述第一节点电连接，所述存储电容的所述第一电极与所述电源线电连接；
所述第二晶体管的栅极与所述复位控制信号线电连接、第二极与第三节点电连接，所述第三晶体管的第一极与第二节点电连接、第二极与所述第三节点电连接，所述第四晶体管的第一极与所述第二节点电连接、第二极与所述数据信号线电连接、栅极与所述复位控制信号线电连接，所述第五晶体管的第二极与所述第二节点电连接、第一极与所述电源线电连接、栅极与所述发光控制信号线电连接；
所述第六晶体管的栅极与所述发光控制信号线电连接、第一极与所述第三节点电连接、第二极与第四节点电连接，所述第七晶体管的栅极与所述复位控制信号线电连接、第一极与所述第四节点电连接、第二极与初始信号线电连接，所述发光二极管的阳极与所述第四节点电连接、阴极接地；
其中，所述第一晶体管和所述第二晶体管的有源层在所述衬底上的正投影均位于所述第一电极在所述衬底上的正投影以内，其余晶体管的有源层在所述衬底上的正投影与所述第一电极在所述衬底上的正投影不交叠。
12.一种显示面板，其特征在于，包括权利要求1-11任一项所述的显示基板。
13.一种如权利要求1-11任一项所述的显示基板的制备方法，其特征在于，包括：
在衬底上形成阵列排布的多个子像素；
所述在衬底上形成阵列排布的多个子像素包括：
形成存储电容、多晶硅晶体管、至少一个氧化物晶体管；其中，所述存储电容包括相对设置的第一电极和第二电极，所述第一电极设置在所述第二电极远离所述衬底的一侧；所述第二电极与所述多晶硅晶体管的栅极同层设置；所述氧化物晶体管设置在所述第一电极远离所述衬底的一侧，所述第一电极与至少一个所述氧化物晶体管的有源层沿垂直于所述衬底方向至少部分交叠；所述第一电极被配置为接入电源信号、且还用作交叠氧化物晶体管的底栅，其中，与所述第一电极沿垂直于所述衬底方向至少部分交叠的所述氧化物晶体管为所述交叠氧化物晶体管。
14.根据权利要求13所述的方法，其特征在于，形成所述存储电容和所述多晶硅晶体管包括：
采用一次构图工艺形成所述存储电容的所述第二电极和所述多晶硅晶体管的栅极。
15.根据权利要求13所述的方法，其特征在于，形成所述多晶硅晶体管和所述交叠氧化物晶体管包括：
采用一次构图工艺形成所述多晶硅晶体管的第一极和第二极、以及所述交叠氧化物晶体管的第一极和第二极。
CN202110700542.XA 2021-06-23 2021-06-23 一种显示基板及其制备方法、显示面板 Pending CN113270427A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110700542.XA CN113270427A (zh) 2021-06-23 2021-06-23 一种显示基板及其制备方法、显示面板
PCT/CN2022/079199 WO2022267531A1 (zh) 2021-06-23 2022-03-04 显示基板及其制备方法、显示面板
US18/022,924 US20230329037A1 (en) 2021-06-23 2022-03-04 Display base plate and method for manufacturing the same, and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110700542.XA CN113270427A (zh) 2021-06-23 2021-06-23 一种显示基板及其制备方法、显示面板

Publications (1)

Publication Number Publication Date
CN113270427A true CN113270427A (zh) 2021-08-17

Family

ID=77235787

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110700542.XA Pending CN113270427A (zh) 2021-06-23 2021-06-23 一种显示基板及其制备方法、显示面板

Country Status (3)

Country Link
US (1) US20230329037A1 (zh)
CN (1) CN113270427A (zh)
WO (1) WO2022267531A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113871445A (zh) * 2021-09-27 2021-12-31 厦门天马微电子有限公司 一种显示面板及其制备方法、显示装置
CN114122016A (zh) * 2021-11-15 2022-03-01 昆山国显光电有限公司 阵列基板及其制备方法和显示面板
CN114188380A (zh) * 2021-12-02 2022-03-15 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法
WO2022267531A1 (zh) * 2021-06-23 2022-12-29 京东方科技集团股份有限公司 显示基板及其制备方法、显示面板
WO2023238297A1 (ja) * 2022-06-08 2023-12-14 シャープディスプレイテクノロジー株式会社 表示装置
WO2023241217A1 (zh) * 2022-06-13 2023-12-21 京东方科技集团股份有限公司 显示基板、其制作方法及显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112234091A (zh) * 2020-10-23 2021-01-15 厦门天马微电子有限公司 显示面板和显示装置
CN112331679B (zh) * 2020-11-05 2022-08-19 湖北长江新型显示产业创新中心有限公司 显示装置
CN112366225A (zh) * 2020-11-25 2021-02-12 厦门天马微电子有限公司 一种显示面板及显示装置
CN113270427A (zh) * 2021-06-23 2021-08-17 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示面板
CN215896392U (zh) * 2021-06-23 2022-02-22 京东方科技集团股份有限公司 一种显示基板、显示面板

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022267531A1 (zh) * 2021-06-23 2022-12-29 京东方科技集团股份有限公司 显示基板及其制备方法、显示面板
CN113871445A (zh) * 2021-09-27 2021-12-31 厦门天马微电子有限公司 一种显示面板及其制备方法、显示装置
CN113871445B (zh) * 2021-09-27 2022-09-30 厦门天马微电子有限公司 一种显示面板及其制备方法、显示装置
CN114122016A (zh) * 2021-11-15 2022-03-01 昆山国显光电有限公司 阵列基板及其制备方法和显示面板
CN114188380A (zh) * 2021-12-02 2022-03-15 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法
WO2023238297A1 (ja) * 2022-06-08 2023-12-14 シャープディスプレイテクノロジー株式会社 表示装置
WO2023241217A1 (zh) * 2022-06-13 2023-12-21 京东方科技集团股份有限公司 显示基板、其制作方法及显示装置

Also Published As

Publication number Publication date
WO2022267531A1 (zh) 2022-12-29
US20230329037A1 (en) 2023-10-12

Similar Documents

Publication Publication Date Title
WO2022267531A1 (zh) 显示基板及其制备方法、显示面板
CN215896392U (zh) 一种显示基板、显示面板
WO2020198975A1 (zh) 显示基板及其制备方法、显示面板
US10020354B2 (en) Organic light-emitting diode displays with silicon and semiconducting oxide thin-film transistors
US9449995B2 (en) Array substrate and manufacturing method thereof, display device
CN108281430B (zh) 背板基板及制造方法、使用背板基板的有机发光显示装置
US11620953B2 (en) Display substrate and display device
US10504981B2 (en) Array substrate with touch electrode lead arranged at top position, OLED display panel, methods of manufacturing the same, and display device
CN109326624B (zh) 像素电路、其制造方法及显示装置
US10998342B2 (en) Array substrate and manufacturing method thereof
CN107302030B (zh) 显示设备
CN114175257B (zh) 阵列基板及其显示面板和显示装置
CN113053912B (zh) 阵列基板和显示面板
US20220199734A1 (en) Display panel and display device
CN114530464A (zh) 阵列基板、显示面板和显示装置
US20240081115A1 (en) Display substrate, manufacturing method thereof, and display device
JP7460251B2 (ja) ディスプレイおよび電子デバイス
CN113133324B (zh) 阵列基板和显示装置
US11844238B2 (en) Display device
CN114864647A (zh) 显示装置及其制备方法
CN114361185A (zh) 显示面板及其制备方法、显示装置
CN111769138B (zh) 阵列基板及其制造方法
KR20150076485A (ko) 유기전계발광표시장치 및 그 제조방법
CN112740317A (zh) 显示装置及其制备方法
US20240188357A1 (en) Display substrate and display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination