CN111769138B - 阵列基板及其制造方法 - Google Patents
阵列基板及其制造方法 Download PDFInfo
- Publication number
- CN111769138B CN111769138B CN202010573298.0A CN202010573298A CN111769138B CN 111769138 B CN111769138 B CN 111769138B CN 202010573298 A CN202010573298 A CN 202010573298A CN 111769138 B CN111769138 B CN 111769138B
- Authority
- CN
- China
- Prior art keywords
- layer
- gate
- gate insulating
- metal layers
- interlayer dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 60
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 239000010410 layer Substances 0.000 claims abstract description 237
- 239000002184 metal Substances 0.000 claims abstract description 62
- 239000011229 interlayer Substances 0.000 claims abstract description 34
- 239000004065 semiconductor Substances 0.000 claims abstract description 31
- 230000004888 barrier function Effects 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 32
- 230000008569 process Effects 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 16
- 230000003071 parasitic effect Effects 0.000 claims description 11
- 239000010409 thin film Substances 0.000 claims description 8
- 239000007769 metal material Substances 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 4
- 229920001621 AMOLED Polymers 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000007715 excimer laser crystallization Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/549—Organic PV cells
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
一种阵列基板,包括层叠设置的柔性基板、阻挡层及缓冲层。所述阵列基板还包括:半导体层,位于所述缓冲层上,包括两个源/漏极及位于所述两个源/漏极间的通道区;第一栅绝缘层,位于所述半导体层与所述缓冲层上;第一栅极,位于所述第一栅绝缘层上;层间介电层,位于所述第一栅极及所述第一栅绝缘层上,包括对应所述第一栅极而设置的凹槽;两个接触孔,形成于所述层间介电层及所述第一栅绝缘层内,分别露出所述两个源/漏极之一;以及多个金属层,设置于所述层间介电层上,对应于所述两个接触孔及所述凹槽,其中对应于所述两个接触孔设置的所述金属层具有第一顶面,而对应于所述凹槽设置的所述金属层具有低于所述第一顶面的第二顶面。
Description
技术领域
本申请涉及显示装置领域,尤其涉及一种阵列基板及其制造方法。
背景技术
在显示技术领域,液晶显示器(Liquid Crystal Display,LCD)与有机发光二极管显示器(Organic Light Emitting Diode,OLED)等平板显示技术已经成为研究和开发的主要领域。其中,OLED具有自发光、驱动电压低、发光效率高、响应时间短、清晰度与对比度高、近180度视角、使用温度范围宽,可实现柔性显示与大面积全色显示等诸多优点,被业界公认为是最有发展潜力的显示装置。
按照驱动类型,OLED可分为无源OLED(PMOLED)和有源 OLED(AMOLED)。其中,AMOLED通常是由低温多晶硅(Low Temperature Poly-Silicon,LTPS)驱动背板和电激发光层组成自发光组件。对AMOLED而言,低温多晶硅具有较高的电子迁移率,故采用低温多晶硅材料具有高分辨率、反应速度快、高亮度、高开口率、低能耗等优点。
AMOLED通常采用包括薄膜晶体管(TFT)的阵列基板,而TFT的制造牵涉到多道光掩膜(photo mask)的使用。若使用光掩膜的数量越多,TFT的整体工艺流程越长,难度越大,成本越高。因此,如何在保证阵列性能不变的同时减少制造TFT的光掩膜的数量是后续AMOLED制造中降低成本的重要方向之一。
发明内容
本发明的目的在于,简化现有的阵列基板的工艺流程,减少制作难度,及节约成本。
为实现上述目的,本发明提供一种阵列基板,包括层叠设置的柔性基板、阻挡层及缓冲层。所述阵列基板包括:
半导体层,位于所述缓冲层上,包括两个源/漏极及位于所述两个源/漏极间的通道区;
第一栅绝缘层,位于所述半导体层与所述缓冲层上;
第一栅极,位于所述第一栅绝缘层上,所述第一栅极在所述柔性基板上的垂直投影完全落入所述半导体层的所述通道区在所述柔性基板上的垂直投影内;
层间介电层,位于所述第一栅极及所述第一栅绝缘层上,包括对应所述第一栅极而设置的凹槽;
两个接触孔,形成于所述层间介电层及所述第一栅绝缘层内,分别露出所述两个源/漏极之一;以及
多个金属层,设置于所述层间介电层上,对应于所述两个接触孔及所述凹槽,其中对应于所述两个接触孔设置的所述金属层填满所述接触孔且具有第一顶面,而对应于所述凹槽设置的所述金属层具有低于所述第一顶面的第二顶面。
在一些实施例中,所述多个金属层由相同金属材料同时形成。
在一些实施例中,为所述凹槽所露出的所述层间介电层的顶面低于所述凹槽以外的所述层间介电层的顶面。
在一些实施例中,对应于所述凹槽设置的所述金属层对应于所述第一栅极设置,并与所述第一栅绝缘层及所述第一栅极构成寄生电容。
在一些实施例中,所述第一栅极、所述第一栅绝缘层、所述半导体层及所述两个源/漏极构成了薄膜晶体管。
在一些实施例中,所述阵列基层还包括:
有机介电层,形成在所述多个金属层及所述层间介电层上;
阳极,形成于所述有机介电层上,电连接所述多个金属层之一;以及
像素限定层,形成于所述阳极与有机介电层上,露出所述阳极的一部分。
本申请实施例还提供一种阵列基板的制造方法,所述阵列基板包括层叠设置的柔性基板、阻挡层及缓冲层,其特征在于,包括以下步骤:
形成半导体层于所述缓冲层上;
形成第一栅绝缘层于所述半导体层与所述缓冲层上;
形成第一栅极于所述第一栅绝缘层的一部上;
形成两个源/漏极于所述半导体层内以及位于所述两个源/漏极间的通道区,其中所述第一栅极在所述柔性基板上的垂直投影完全落入所述半导体层的所述通道区在所述柔性基板上的垂直投影内;
形成层间介电层于所述第一栅极及所述第一栅绝缘层上,
形成两个接触孔于所述层间介电层及所述第一栅绝缘层内,分别露出所述两个源/漏极之一;
形成凹槽于所述层间介电层内,所述凹槽对应所述第一栅极而设置;以及
形成多个金属层于所述层间介电层上,所述多个金属层分别对应于所述两个接触孔及所述凹槽而设置,其中对应于所述两个接触孔设置的所述金属层填满所述接触孔且具有第一顶面,而对应于所述凹槽设置的所述金属层具有低于所述第一顶面的第二顶面。
在一些实施例中,所述多个金属层由相同金属材料透过同道光掩模及蚀刻工艺(皆未示出)的图案化而同时形成。
在一些实施例中,对应于所述凹槽设置的所述金属层对应于所述第一栅极设置,并与所述第一栅绝缘层及所述第一栅极构成寄生电容。
在一些实施例中,所述第一栅极、所述第一栅绝缘层、所述半导体层及所述两个源/漏极构成了薄膜晶体管。
于本申请实施例提供的阵列基板及其制造方法中,藉由五道光掩模及蚀刻工艺的使用,便完成了薄膜晶体管(TFT)以及AMOLED驱动电路中寄生电容 (Cst),从而降低相邻像素间的串音(Crosstalk)问题。本申请实施例的阵列基板中作为寄生电容的上电极板的金属层与电连接源/漏极的金属层同时沉积并藉由同一道的光掩模及蚀刻工艺(皆未示出)完成图案化,相比于传统制造方法,至少可节省一层绝缘层的沉积以及用于单独图案化寄生电容的上电极板的额外一道的光掩模及蚀刻工艺(皆未示出)等相关工艺流程的实施。如此,本申请实施例所提供的阵列基板及其制造方法,具有简化工艺流程,减少制作难度,及节约成本等技术功效。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1-图8分别是本发明的阵列基板的制造方法的各步骤的剖面示意图。
图9是本发明显示面板的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
以下实施例的说明是参考附加的图式,用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语,例如「上」、「下」、「前」、「后」、「左」、「右」、「顶」、「底」等,仅是参考附加图式的方向。因此,使用的方向用语是用以说明及理解本发明,而非用以限制本发明。
本实施例提供了一种阵列基板的制作方法,以下藉由图1-图8的剖面示意图解说各步骤。
首先,参照图1所示,提供一柔性基板100,所述柔性基板100所用材料可以选择聚酰亚胺(polyimide,PI)。具体的,柔性基板100上定义有显示区A及邻近的非显示区B。显示区A例如为形成AMOLED阵列组件的区域,而非显示区B例如为形成弯折组件的区域。接着,在所述柔性基板110上依次沉积阻挡层102及缓冲层104。接着,在所述显示区A内的所述缓冲层104上形成半导体层106。半导体层106可以选择利用准分子激光晶化技术处理过的多晶硅层,并透过第一道光掩模及蚀刻工艺(皆未示出)而图案化。
接着,参照图2所示,在所述半导体层106以及所述缓冲层104上沉积第一栅绝缘层108,在所述第一栅绝缘层108上沉积第一栅极层并透过第二道光掩模及蚀刻工艺(皆未示出)对所述第一栅极层进行图案化以形成第一栅极110。接着用第一栅极110当做硬遮蔽物(hard mask),进行自对准工艺进行离子注入工艺(ion implantation),于未为第一栅极110所覆盖的半导体层106内形成两个源/漏极 106A,而位于所述两个源/漏极106A之间的半导体层则作为通道区之用。因此,所述第一栅极110在所述柔性基板100上的垂直投影完全落入所述半导体层106 的所述通道区在所述柔性基板100上的垂直投影内。
接着,参照图3所示,在第一栅绝缘层108及第一栅极110上沉积层间介电层 112,并通过第三道光掩模及蚀刻工艺(皆未示出)而图案化,以形成两个接触孔 (contacthole)114和第一开孔116。所述两个接触孔114形成于显示区A内,贯穿了层间介电层112及第一栅绝缘层108,分别露出所述两个源/漏极106A之一。所述第一开孔116形成在非显示区B内,穿透层间介电层112及第一栅绝缘层 108,露出缓冲层104的一部分。
接着,参照图4所示,通过第四道光掩模及蚀刻工艺(皆未示出)而图案化显示区A内位于第一栅极110上的层间介电层112的一部分以及非显示区B内为第一深孔116所露出的所述缓冲层104及阻挡层102的一部分,于显示区A内的层间介电层112内形成凹槽118,以及于非显示区B内的阻挡层102及缓冲层104内形成第二开孔120。如图4所示,为凹槽118所露出的层间介电层112的顶面低于显示区A内其他的层间介电层112的顶面。于显示区A内,所述凹槽118对应所述第第一栅极110设置。于非显示区B内,所述第二开孔120在所述柔性基板100上的垂直投影完全落入所述第一开孔116在所述柔性基板100上的垂直投影内,所述第一开孔116和所述第二开孔120构成台阶结构。
接着,请参照图5所示,沉积一层金属材料在所述层间介电层112、所述缓冲层104及所述阻挡层102上,并填入所述多个接触孔114、所述第一开孔116及所述第二开孔120内,并通过第五道光掩模及蚀刻工艺(皆未示出)而图案化,同时形成三个金属层122及金属层124。显示区A内的所述金属层122还包括填满所述接触孔114的金属接触物部分,并透过金属接触物部份电连接源/漏极106A。所述金属层122还形成于非显示区B内为第二开孔120所露出的阻挡层102的一部分上,所述金属层124则形成于显示区A内所述第一栅极110上的层间介电层 112的凹槽118内。另外,对应于所述两个接触孔114设置的所述金属层122填满所述接触孔114且具有第一顶面,而对应于所述凹槽118设置的所述金属层124 具有低于所述第一顶面的第二顶面。
在此,如图5所示,显示区A内的所述第一栅极110、所述第一栅绝缘层108、所述半导体层106及所述两个源/漏极106A构成了薄膜晶体管。对应于所述凹槽118设置的所述金属层124对应于所述第一栅极110设置,并与所述第一栅绝缘层 108及所述第一栅极110构成寄生电容。
接着,请参照图6所示,将有机光阻材料填充于所述非显示区B内的第一开孔116及第二开孔120内,以及在所述金属层122、金属层124以及层间介电层112 上继续涂覆所述有机光阻材料以形成有机介电层126。接着,通过第六道光掩模及蚀刻工艺(皆未示出)图案化显示区A内对应金属层122其中之一的有机材料层 126,形成露出所述金属层122一部分的接触孔128。
接着,请参照图7所示,沉积金属于所述有机介电层126上并填入所述接触孔128内,并通过第七道光掩模及蚀刻工艺(皆未示出)以形成图案化的金属层 130。所述金属层130形成于显示区A内并透满所述接触孔128,以电连接其下方的金属层122。金属层130为发光单元的阳极。
接着,请参照图8所示,所述有机材料层126和所述金属层130上形成像素限定层132及支撑层136,并通过第八道光掩模及蚀刻工艺(皆未示出)而图案化所述像素限定层132及支撑层136,在所述像素限定层132及支撑层136内形成一第三开孔134。所述第三开孔134贯穿所述支撑层及所述像素限定层132,并对应于所述金属层130。后续可更形成发光层及阴极层(皆未示出)于第三开孔134内,以完成如有机发光二极管(OLED)的发光构件的制作。
如图8所示,本发明的实施例提供一种阵列基板10,包括层叠设置的柔性基板10、阻挡层102及缓冲层104,且于其上定义有显示区A及邻近显示区A的非显示区B,而于所述显示区A内包括:
半导体层106,位于所述缓冲层104上,包括两个源/漏极106A及位于所述两个源/漏极间的通道区;
第一栅绝缘层108,位于所述半导体层106与所述缓冲层104上;
第一栅极110,位于所述第一栅绝缘层108上,所述第一栅极110在所述柔性基板100上的垂直投影完全落入所述半导体层106的所述通道区在所述柔性基板100上的垂直投影内;
层间介电层112,位于所述第一栅极110及所述第一栅绝缘层108上,包括对应所述第一栅极110而设置的凹槽118(请参阅图5);
两个接触孔114(请参阅图5),形成于所述层间介电层112及所述第一栅绝缘层108内,分别露出所述两个源/漏极106A之一;以及
多个金属层122与124,设置于所述层间介电层112上,对应于所述两个接触孔114及所述凹槽118,其中对应于所述两个接触孔114设置的所述金属层122填满所述接触孔114且具有第一顶面,而对应于所述凹槽118设置的所述金属层124具有低于所述第一顶面的第二顶面。
另外,于显示区内A,阵列基板10还包括:
有机介电层126,形成在所述多个金属层122与124及所述层间介电层112 上;
阳极(金属层130),形成于所述有机介电层126上,电连接所述多个金属层 122之一;以及
像素限定层132,形成于所述阳极130与有机介电层126上,露出所述阳极(金属层130)的一部分。
除此之外,本发明的提供的阵列基板10于非显示区B内则包括了由金属层 22、有机介电层126及像素定义层132所构成的非显示构件,以作为如有用于如弯折构件之用。
本申请实施例提供的阵列基板及其制造方法中,藉由图1-图5所示的五道光掩模及蚀刻工艺(皆未示出)的使用,便完成了薄膜晶体管(TFT)以及AMOLED 驱动电路中寄生电容(Cst),从而降低相邻像素间的串音(Crosstalk)问题。本申请实施例的阵列基板10中作为寄生电容的上电极板的金属层124可与电连接源/ 漏极106A的金属层122同时沉积并藉由同一道的光掩模及蚀刻工艺(皆未示出) 完成图案化,相比于传统制造方法,至少可节省一层绝缘层的沉积以及用于单独图案化寄生电容的上电极板的额外一道的光掩模及蚀刻工艺(皆未示出)等相关工艺流程的实施。如此,本申请实施例所提供的阵列基板及其制造方法,具有简化工艺流程,减少制作难度,及节约成本等技术功效。
请参照图9,本发明还提供了一种显示装置1,包括阵列基板10、IC 20、印制电路板30。其中。所述阵列基板10具有非显示区B和显示区A。本实施例中的显示装置1主要设计要点在于所述阵列基板10,因此对于显示装置1的其他构件(例如基座、框架或其它改善光学品质的膜片等)就不在此处一一赘述。以上所述显示装置1可用于如可穿戴设备、手机、平板电脑、电视机、显示器、笔记本电脑、电子书、电子报纸、数码相框、导航仪等任何具有显示功能的显示装置或部件。其中可穿戴设备包括智能手环、智能手表、VR(Virtual Reality,即虚拟现实)等设备。
以上对本发明所提供的显示面板及其制备方法进行了详细介绍。应理解,本文所述的示例性实施方式应仅被认为是描述性的,用于帮助理解本发明的方法及其核心思想,而并不用于限制本发明。在每个示例性实施方式中对特征或方面的描述通常应被视作适用于其他示例性实施例中的类似特征或方面。尽管参考示例性实施例描述了本发明,但可建议所属领域的技术人员进行各种变化和更改。本发明意图涵盖所附权利要求书的范围内的这些变化和更改,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (8)
1.一种阵列基板,所述阵列基板包括层叠设置的柔性基板、阻挡层及缓冲层,其特征在于;
半导体层,位于所述缓冲层上,包括两个源/漏极及位于所述两个源/漏极间的通道区;
第一栅绝缘层,位于所述半导体层与所述缓冲层上;
第一栅极,位于所述第一栅绝缘层上,所述第一栅极在所述柔性基板上的垂直投影完全落入所述半导体层的所述通道区在所述柔性基板上的垂直投影内;
层间介电层,位于所述第一栅极及所述第一栅绝缘层上,包括对应所述第一栅极而设置的凹槽;
两个接触孔,形成于所述层间介电层及所述第一栅绝缘层内,分别露出所述两个源/漏极之一;以及
多个金属层,设置于所述层间介电层上,对应于所述两个接触孔及所述凹槽,其中对应于所述两个接触孔设置的所述金属层填满所述接触孔且具有第一顶面,而对应于所述凹槽设置的所述金属层具有低于所述第一顶面的第二顶面;
其中,所述多个金属层由相同金属材料同时形成。
2.根据权利要求1所述的阵列基板,其特征在于,为所述凹槽所露出的所述层间介电层的顶面低于所述凹槽以外的所述层间介电层的顶面。
3.根据权利要求1所述的阵列基板,其特征在于,对应于所述凹槽设置的所述金属层对应于所述第一栅极设置,并与所述第一栅绝缘层及所述第一栅极构成寄生电容。
4.根据权利要求1所述的阵列基板,其特征在于,所述第一栅极、所述第一栅绝缘层、所述半导体层及所述两个源/漏极构成了薄膜晶体管。
5.根据权利要求1所述的阵列基板,其特征在于,所述阵列基板还包括:
有机介电层,形成在所述多个金属层及所述层间介电层上;
阳极,形成于所述有机介电层上,电连接所述多个金属层之一;以及
像素限定层,形成于所述阳极与有机介电层上,露出所述阳极的一部分。
6.一种阵列基板的制作方法,所述阵列基板包括层叠设置的柔性基板、阻挡层及缓冲层,其特征在于,包括以下步骤:
形成半导体层于所述缓冲层上;
形成第一栅绝缘层于所述半导体层与所述缓冲层上;
形成第一栅极于所述第一栅绝缘层的一部上;
形成两个源/漏极于所述半导体层内以及位于所述两个源/漏极间的通道区,其中所述第一栅极在所述柔性基板上的垂直投影完全落入所述半导体层的所述通道区在所述柔性基板上的垂直投影内;
形成层间介电层于所述第一栅极及所述第一栅绝缘层上,
形成两个接触孔于所述层间介电层及所述第一栅绝缘层内,分别露出所述两个源/漏极之一;
形成凹槽于所述层间介电层内,所述凹槽对应所述第一栅极而设置;以及
形成多个金属层于所述层间介电层上,所述多个金属层分别对应于所述两个接触孔及所述凹槽而设置,其中对应于所述两个接触孔设置的所述金属层填满所述接触孔且具有第一顶面,而对应于所述凹槽设置的所述金属层具有低于所述第一顶面的第二顶面;
其中,所述多个金属层由相同金属材料透过同道光掩模及蚀刻工艺的图案化而同时形成。
7.根据权利要求6所述的阵列基板的制作方法,其特征在于,对应于所述凹槽设置的所述金属层对应于所述第一栅极设置,并与所述第一栅绝缘层及所述第一栅极构成寄生电容。
8.根据权利要求6所述的阵列基板的制作方法,其特征在于,所述第一栅极、所述第一栅绝缘层、所述半导体层及所述两个源/漏极构成了薄膜晶体管。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010573298.0A CN111769138B (zh) | 2020-06-22 | 2020-06-22 | 阵列基板及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010573298.0A CN111769138B (zh) | 2020-06-22 | 2020-06-22 | 阵列基板及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111769138A CN111769138A (zh) | 2020-10-13 |
CN111769138B true CN111769138B (zh) | 2023-04-07 |
Family
ID=72721607
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010573298.0A Active CN111769138B (zh) | 2020-06-22 | 2020-06-22 | 阵列基板及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111769138B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113097233B (zh) * | 2021-04-01 | 2024-05-14 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107910335A (zh) * | 2017-11-08 | 2018-04-13 | 武汉华星光电半导体显示技术有限公司 | 柔性显示面板、柔性显示面板制作方法及显示装置 |
CN109671722A (zh) * | 2018-12-13 | 2019-04-23 | 武汉华星光电半导体显示技术有限公司 | 有机发光二极管阵列基板及其制造方法 |
CN109686758A (zh) * | 2018-12-04 | 2019-04-26 | 武汉华星光电半导体显示技术有限公司 | 一种柔性显示面板及其制备方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102327087B1 (ko) * | 2014-10-14 | 2021-11-17 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
US10191345B2 (en) * | 2016-11-01 | 2019-01-29 | Innolux Corporation | Display device |
KR102603872B1 (ko) * | 2018-04-20 | 2023-11-21 | 삼성디스플레이 주식회사 | 디스플레이 장치 및 그 제조방법 |
KR20200060071A (ko) * | 2018-11-22 | 2020-05-29 | 엘지디스플레이 주식회사 | 표시 장치 |
-
2020
- 2020-06-22 CN CN202010573298.0A patent/CN111769138B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107910335A (zh) * | 2017-11-08 | 2018-04-13 | 武汉华星光电半导体显示技术有限公司 | 柔性显示面板、柔性显示面板制作方法及显示装置 |
CN109686758A (zh) * | 2018-12-04 | 2019-04-26 | 武汉华星光电半导体显示技术有限公司 | 一种柔性显示面板及其制备方法 |
CN109671722A (zh) * | 2018-12-13 | 2019-04-23 | 武汉华星光电半导体显示技术有限公司 | 有机发光二极管阵列基板及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN111769138A (zh) | 2020-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2018227750A1 (zh) | 柔性tft基板的制作方法 | |
CN106653768B (zh) | Tft背板及其制作方法 | |
CN106847743B (zh) | Tft基板及其制作方法 | |
US10916613B1 (en) | Array substrate and OLED display device | |
CN107302030B (zh) | 显示设备 | |
US20210391402A1 (en) | Display Substrate, Preparation Method Therefor and Display Apparatus | |
KR102443121B1 (ko) | 디스플레이 패널 및 그 제조 방법 및 디스플레이 디바이스 | |
US10868103B2 (en) | Wiring structure and manufacture method thereof, OLED array substrate and display device | |
KR100936908B1 (ko) | 전계발광 디바이스의 박막 트랜지스터, 이를 이용한전계발광 디바이스 및 이의 제조 방법 | |
US20220238614A1 (en) | Display substrates and manufacturing methods thereof, and display devices | |
US20230337483A1 (en) | Array substrate and display panel | |
EP3992705A1 (en) | Display substrate and display device | |
CN111834292B (zh) | 一种显示基板及其制作方法、显示面板及显示装置 | |
CN113196494A (zh) | 显示基板及其制备方法、显示装置 | |
US20240081115A1 (en) | Display substrate, manufacturing method thereof, and display device | |
CN111769138B (zh) | 阵列基板及其制造方法 | |
KR20070072278A (ko) | 유기전계발광소자 및 그 제조방법 | |
CN112490270A (zh) | 驱动背板及其制备方法、显示面板、显示装置 | |
CN106920814B (zh) | Oled像素版图以及oled器件的制造方法 | |
US11705461B2 (en) | Display substrate, manufacturing method thereof, display panel and display device | |
US12004376B2 (en) | Display motherboard, preparation method thereof, display substrate and display device | |
CN210429813U (zh) | 显示背板和显示装置 | |
CN114335015A (zh) | 显示装置及显示装置的制备方法 | |
CN114361185A (zh) | 显示面板及其制备方法、显示装置 | |
CN113330574A (zh) | 显示基板及其制作方法、显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |