CN1131823A - 功率集成电路 - Google Patents

Abstract

单片式组件包含在整片第一导电类型低掺杂的半导体薄片内形成纵向功率半导体元件，其底表面用金属层均匀地覆盖。至少几个元件所谓独立元件在衬底的隔离区域内形成，其横向隔离是由第二导电类型的扩散墙提供的和其底部由于非导电薄层介入衬底的底表面和金属镀层之间而被隔离。

Description

功率集成电路

本发明涉及半导体元件领域，在下文中半导体元件被称之为功率元件，这种功率元件能耐高压和/或传输高功率。这些元件竖立地安装在整块半导体晶层组成的低掺杂衬底上方，致使这些元件有高的击穿电压。

按常规，像闸流管、三端双向可控硅开关元件、双极晶体管、功率MOS晶体管、绝缘栅双极晶体管(IGBTs)等都是功率元件。

这些设计成控制高的电功率的元件耗热。因而，使这些元件的底表面金属化并安装在散热器上。如果希望在同一蕊片上形成若干个功率元件，那么只有在这些不同的元件具有一个共同终端时才可能。

本发明的目的是制造功率集成电路，也就是在同一衬底上聚集纵向元件，这些纵向元件至少含有由衬底的低掺杂部分构成的一层晶层。使衬底的底表面金属化以能焊接或以另一种适当的方式连接在散热器上。

为了达到这个目的和其他一些目的，本发明提供了在整片第一种导电类型的低掺杂半导体薄片上单片式安装纵向功率半导体元件的方法。薄片底表面用金属镀层均匀地覆盖。至少几个元件，所谓“独立”元件，在衬底的隔离区域内形成。这些“隔离区域”，其侧面被第二种导电类型的扩散墙隔离而其底部由于在衬底底表面和底表面的金属镀层之间***介电(绝缘)层而被隔离。

当独立元件底表面的半导体区域是第一种导电类型时，在衬底底表面上形成第一种导电类型的过量掺杂区域和在至少是部分底表面过量掺杂区域之上的衬底上表面里形成第一导电类型的过量掺杂区域，从这个区域引出一个接点。

当独立元件底表面的半导体区域是第二种导电类型时，该区域横向延伸到隔离墙，从隔离墙的上表面再引出一个接点，介电层在隔离墙的下基底下面延伸。

在至少一个隔离区域内能够形成逻辑元件。

本发明也应用于制造单片二极管电桥，在第一导电类型衬底中包含，两个第一纵向二极管，其共同的阴极相当于底表面的金属镀层，和在衬底的隔离区域(由第二种导电类型的隔离墙使隔离区域和衬底的其余部分分离)内包含，两个第二纵向二极管，其共同的阳极相当于在底表面上形成的第二导电类型的一层晶层，该晶层通过隔离墙从隔离墙上表面引出接点，这两个二极管的底表面被***半导体薄片和底表面金属镀层之间的隔离薄层覆盖。

本发明也应用于组成单相整流电桥的元件，包括：安装在交流电源终端之间第一对和第二对头对尾连接的二极管，每对二极管内的二极管中间的连接点构成直流电源的一个端子；两个与第一对二极管内的二极管成反并联的头对尾的肖克莱(Shockley)二极管。肖克莱二极管和第一对二极管竖立地安装在半导体衬底内，衬底上表面包含组成交流电源端子的两层第一金属镀层，以及衬底下表面包含组成交流电源端子的第三金属镀层，相当于第一对两个二极管的连接点。第二对二极管是被安装在形成一个直流电源端子的第四金属镀层和形成交流电源端子的每一层金属镀层之间的隔离区域内。

根据本发明的优点，许多纵向元件能在同一片半导体衬底上形成，第一纵向元件具有由底表面金属镀层构成的一个共同电极，而第二元件是独立元件，也就是其电极能够独立地与其他元件的各种连接端或者与外部连接端连接，这些电极中没有一个电极是由底表面的金属镀层构成。

此外，由于独立元件的底表面用例如氧化硅层之类的薄隔离层保护，隔离薄层本身也用底表面金属镀层覆盖所以获得良好的散热性，即使元件的底表面含有的薄层是电绝缘的但是保留了导热性。

虽然在下面描述仅仅是能安装成功率集成电路而且有可能与逻辑电路和某些应用有联系的一些特殊元件但是本发明不受这些特殊情况限制。精通技术的人会注意到，与本发明相应的独立元件和双极集成电路的各个元件之间的相似性。实际上在双极集成电路中大部分集成电路元件是在外延层内形成，但是个别元件是用对外延层深扩散的方法互相隔离而其底部是用另一种导电类型的埋层隔离。根据本发明，整片衬底相当于外延层而底部结隔离(埋层)可以用***在衬底底表面和底表面金属镀层之间的隔离薄层代替。这些精通技术的人们可以利用这种相似性去探索本发明的进一步的变更和应用。

根据下面结合附图对本发明所作的详细描述，发明的上述目的及其他一些目的、特点、状况和优点将更明显。

图1A和1B分别为根据本发明能被集成的各种类型二极管的横截剖视图和示意图；

图2A和2B分别为根据本发明能被集成的各种类型的闸流管的横截剖视图和示意图；

图3A和3B分别为根据本发明能被集成的各种类型的NPN晶体管的横截剖视图和示意图；

图4A和4B分别为根据本发明能被集成的各种类型的PNP晶体管的横截剖视图和示意图；

图5表示根据本发明能够单片集成的IGBT独立晶体管的典型横截剖视图；

图6、7、8和9为概括表示根据本发明能够单片集成的各种类型的元件；

图10A表示二极管电桥；图10B和10C分别为与本发明相应的如二极管电桥这种实施例的横截剖视图和示意顶视图；和

图11A、11B、11C、12A、12B、13B、14A、14B、和14C说明本发明的为保护整流电桥以防过电压和过电流的一种应用。

根据在集成电路中惯用表示法，注意到各种附图是不按比例描绘，特别是在横截剖视图中不同薄层的相应厚度是任意描绘。并且在横截剖视图中各种扩散区域象征性地绘成矩形。此外，在所有的情况下精通技术的人能根据所要求的元件的功率性能修正各个区域的相应的表面。

对于精通技术的人来说是很清楚的，本发明仅仅描述元件的基础结构，而且在实际上为了满足特殊要求的性能可以改进和修改这些元件中的每一个。例如在大多数图中只表示闸流管而不表示三端双向可控硅开关元件，并且没有表明这些闸流管的阳极隐接或阴极隐接。

图1A表示的各种类型二极管10到14可以组装在同一片N型半导体薄片上。图1B用符号表示图1A中每一个二极管。用低掺杂衬底1组成构架。在上表面形成P型扩散区2以及高掺杂扩散区3。在底表面形成高掺杂N型扩散区4和高掺杂P型扩散区5。此外，从上表面扩散区和对面的底表面扩散区起形成P型隔离墙6。整个底表面用金属镀层M覆盖。在元件的底表面和金属镀层之间的一些部位上介入隔离薄层7。隔离薄层7和金属镀层M可以用半导体元件制造中惯用的一些合适的材料或复合材料组成。

在下文中把侧面被第二种导电类型的隔离墙隔离而底部被隔离薄层7隔离的所选定的硅薄片部分记作“隔离区域”

二极管10和11是功率元件中通用的二极管。二极管10竖直地从顶到底包含：一个P型区域、衬底的一部分和一个N型区域；上表面金属镀层相当于其阳极10A而底表面金属镀层相当于其阴极10K。二极管11竖直地从顶到底包含一个高掺杂的N型区域、衬底的一部分和一个高掺杂的P型区域；上表面金属镀层相当于它的阴极而金属镀层M相当于它的阳极。

二极管10和11的常规使用方法是使这些二极管具有一个共同的连接端。而且，例如在电桥中斜对的二极管不具有共同连接端，用这样的二极管组成单片二极管电桥是不可能的。

在与本发明相应的隔离区域内形成的二极管12和13是“独立”二极管，具有竖直操作和含有的阳极和阴极不需要和电路中其他元件共用电极的优点。

二极管12竖直地从顶到底包含，一个相当于其阳极的P型区域，一个衬底部分、和一个相当于其阴极的高掺杂N型区域。因而二极管12是一个纵向二极管。此外，在上表面上形成连接阴极金属镀层12K的N型区域。

二极管13竖直地从顶到底包含一个相当于它的阴极13K的N型区域、一个衬底部分和一个从衬底底表面扩散成的P型区域。阳极金属镀层13A是在隔离墙的上表面上形成，隔离墙勾划了隔离区域的外形，二极管13在隔离区域内形成。

图1的右边部分还表示了一个横向二极管14，也是在一个隔离区域内形成。二极管14包含在衬底中扩散成的并连接阳极金属镀层14A的P型势阱内形成一个连接阴极金属镀层14K的N型区域。由于二极管14横向操作并且能用作在同一蕊片上与一个或一个以上的功率元件有关联的逻辑电路的元件，所以不是功率元件。本发明的一种情况是把逻辑电路也安装在隔离区域内，因为根据实际情况，当功率结构包含四层元件时由于不可避免出现纵向闸流管，所以把这样的逻辑元件集成于电力结构是不可能的。

注意到四层元件(闸流管型)的聚集已引起集成于同一蕊片内的许多元件的运行问题。实际上，构成假闸流管的其他一些薄层和集成的二极管或集成的闸流管一起形成，通过横向耦合从而随着触发这种假闸流管，结构可以被短路，所以集成的二极管或集成的闸流管将达不到所要求的性能。在本发明中横向隔离和底部隔离能防止这些假闸流管，使闸流管元件和其他逻辑或功率元件能安全地集成。

图2A和2B说明根据本发明能够采用的各种闸流管的结构。

图2A的左边部分说明通用的闸流管20和21相应的阳极和阴极连接于底表面金属镀层。

闸流管20包含一个相当于其阴极20K的竖向N型区域、一个P型区域、从P型区域引出一个栅极结点20G、一个衬底部分和一个与金属镀层M相连接的相当于闸流管阳极的P型阳极区域。而且图2A和2B表示了这种闸流管的竖向隔离墙，然而在这种特殊情况中这种隔离墙不具有隔离功能，而是用来形成能耐高压的势阱型闸流管。

闸流管21是一种如已向申请人授权的美国专利5365086中所述并已转让应用的复合式元件，重提该元件是为了清楚地表明，本发明使这种复合式元件实际上任何已知的基本元件安装在单功率电路中是可能的。

图2A的右边部分表示在隔离区域内形成的“独立”闸流管22和23 。

闸流管22是一种纵向功率闸流管，从顶到底包含，一个N型区域、从N型区域引出阴极金属镀层22K、一个P型区域、N型衬底一部分和从底表面起形成的并与隔离墙6接触的P型区域，在隔离墙的上表面上做阳极金属镀层22A。

闸流管23是横向闸流管，可以作逻辑电路的元件。闸流管23包含，在P型区域内形成的并与金属镀层23连接的N型阴极区域，从P型区域引出栅极结点，这个P型区域是在衬底内形成。在同一衬底中形成与阳极金属镀层23A连接的P型区域。在薄片的隔离区域中安装这样的横向闸流管的优点是构成这种闸流管的薄层不会由此与结构中其他元件构成假元件。

图3A表示根据本发明制造的三个典型的NPN晶体管30、31、32。

晶体管30是一种通用的纵向晶体管，包含与发射极金属镀层30E连接的N型区域  与基极金属镀层30B连接的P型区域。这P型区域是在衬底部分中形成以及在底表面形成与底表面M连接的高掺杂N型区域，相当于集电极。

晶体管30和31是在衬底的隔离区域内形成。

晶体管31与晶体管30相似，只是还包含在衬底上表面，面向下表面的一部分N型区域的一个附加高掺杂N型区域，这附加N型区域与集电极金属镀层31C连接。

晶体管32是一种横向晶体管并包含，在P势阱中分别与发射极金属镀层32E和集电极金属层32C连接的N型区域和与基极金属镀层32B连接的P型区域。闸流管32构成与一个或一个以上的功率元件有关联的逻辑电路的元件。

同样地，图4A表示能根据本发明制造的三种类型的PNP晶体管40、41、42。

PNP晶体管40是一种底表面相当于金属镀层M的通用的功率晶体管，并且在衬底的上表面上包含，一个与发射极金属镀层40E连接的P型区域和一个与基极金属镀层40B连接的N型区域。连接衬底的P型区域是在底表面上形成，最好这个P型区域与隔离墙连接。

晶体管41是在隔离区域内形成，其结构一般来说与晶体管40一样，但是集电极结点41C是从纵向隔离墙的上表面引出。

晶体管42也是在隔离区域内形成，是一种与上述竖向晶体管NPN32互补的PNP纵向晶体管。

图1-4中说明的元件表示功率元件或者逻辑元件单元库中的基本元件，能够按照所希望的设计把这些基本元件安装在同一晶层上。

形成具有一个共同电极的功率元件或者在一个或一个以上的隔离区域内形成其电极与在同一蕊片上其他元件的电极不同的独立元件，随所希望的要求而定。

当然，图1-4中的元件仅仅是能够使用的典型的基本元件。在与本发明相应的单片集成功率结构中能有效地应用任何通用的功率元件。例如精通技术的人能容易地把如图2所表示的闸流管结构变换成三端双向可控硅开关结构，并且也能够使用或是阳极—栅极闸流管或是阴极—栅极闸流管。

为了简化起见，所有可供选择的方案没有被提出来进行描述。特别是，参阅图2A，能够看到中间的低掺杂N晶层没有被充分使用；实际上在该处能连接一个附加的所谓“阳极栅极”电极。由于这层晶层在上表面上外形随意所以制造工艺并不更复杂。于是，通过其阴极栅极(未示出)或这种阳极栅极(未示出)能够控制每个闸流管。

故意简化了上面的叙述。有时候把不同的元件安装在同一势阱(具有或没有底表面底表面隔离)中是可能的也是所希望的。举例来说，二极管11能安装在与闸流管21同一势阱中。

以同样的规则，无源元件例如电阻和电容也能够装入与本发明相应的集成电路。

此外，主要目的是提供与散热器良好的热连接的元件的底表面金属镀层不需要与外部连接端连接而只能构成功率集成电路的基本元件的内部连接点。该金属镀层也可以与散热器结构电绝缘。

为了清楚地表明本发明的广泛应用范围，举例来说，图5表示根据本发明制造的在半导体薄片的隔离区域中呈独立元件形式的IGBT晶体管。

图5还表示IGBT晶体管的通用结构，在衬底1上表面包含，一个P型区域，在P型区域内形成N型区域，N型区域延伸接近P型区域的边缘以划定可以形成沟道的范围。在这些范围的上表面被隔离并覆盖有栅极金属镀层G。集电极金属镀层C与N型区域及P型区域的中央的过掺杂部分连接。P型区域5也从衬底的底表面起形成。在通用的结构中P型区域5与底表面衬底的金属镀层M接触，构成其发射极。其中，为了使元件成为独立，在P型区域和金属镀层M之间形成隔离层7，并且元件被隔离墙6围着。从隔离墙6的上表面引出发射极结点E。

因此应该注意到，根据本发明可以把MOS型的元件和双极型的元件结合在同一功率集成电路中。

在综合概念上来说，图6-9说明能根据本发明单片式地制造和安装各种类型的元件。

如图6所示，通用纵向元件能在N型衬底1中直接形成，元件底表面被相当于这些纵向元件的共同电极的金属镀层覆盖。

如图7所示，第一种独立元件能在衬底中的隔离区域中形成，这些元件在其底表面具有与衬底相同导电类型的有源晶层4而且比衬底有更重的掺杂。隔离薄层7使这层晶层与底表面金属镀层M分离，通过在衬底上表面上形成与衬底同样的导电类型并且面向至少一部分晶层4的附加高掺杂区域3，设立与这层晶层4连接的结点。当然，在这种情况中由于区域3和区域4之间的衬底厚度会有一个电阻；所以这种类型的结构最好用作易于耐高压而不指望耐高电流密度的元件。

如图8A所示，第二种独立元件能够在衬底的隔离区域中形成。这些元件在底表面具有与衬底导电类型相反的导电类型的有源晶层。在这种情况中结点是通过隔离墙6引出。由于这些隔离墙可以有相对比较高的掺杂，所以这样的元件能用作高功率元件。在这种情况里，隔离薄层7应平放在元件底表面以下并延伸到隔离墙的外部界限。

图8B表示一个变换的实施例，其内，下表面的P区域是相对比较厚的区域，大体上占有衬底的一半厚度，并连接从上表面起形成的隔离墙6。

如图9所示，第三种独立元件能够在衬底的隔离区域中形成。目的是使这些元件构成在具有与衬底导电类型相反导电类型的势阱10中形成的逻辑电路元件。

在下文中叙述根据本发明功率元件单片式地安装模式的一种与二极管电桥有关的典型应用。在图10A中所示的二极管电桥包含四个二极管D1-D4。二极管D2和D4的共同阳极构成负的电桥端子T^-；二极管D1和D3的共同阴极构成正的电桥端子T⁺；二极管D1-D2和D3-D4的连接点分别构成电桥的电源端子T1和T2。

图10B是与本发明年应的实施例图10A的二极管电桥的横截剖视图图10C是二极管电桥的顶视图。图10B是沿图10C中的B-B线的横截剖视图。

如图10B和10C所示，阴极互联的二极管D1和D3是通用的纵向二极管，在低掺杂衬底1的上表面上包含一个P型区域P1和在底表面包含与下面金属镀层M(为图10A中的金属镀层T⁺)接触的N⁺型区域N2。二极管D2和D4是在用P型隔离墙P3与衬底其余部分分离开的衬底隔离区域中形成，采用通用的技术从上表面深扩散到底表面获得型隔离墙P3。用非导电材料层7例如用氧化硅保护隔离区域的底表面和势阱P3的底表面。每一个二极管D2和D4在其上表面包含在衬底N中形成的N⁺型阴极区域N4。这些区域N4对于每个二极管D2和D4是有差别的。在底表面上P型区域P5构成二极管D2和D4是有差别的。在底表面上P型区域P5构成二极管D2和D4的共同阳极。阳极结点是从金属镀层T引出。金属镀层T2使区域P1与区域N4连接而金属镀层T2(参阅图10C)使二极管D3的相应区域与二极管D4的相应区域连接。

在顶视图中，用交叉线表示与半导体底层面积接触的金属镀层T1和T2的范围，这些金属镀层的其余部分是在一层氧化层上形成。

图11A表示包含如图10A那样连接的四个二极管的整流电桥。

为了保护电桥中的二极管特别是能与端子T⁺和T^-连接的元件，通常使用双向保护元件S，例如把双肖克莱二极管安装在端子T1和端子T2之间。例如这种保护元件防止可以冲击电话线的雷电或防止由于电话线和电源线间的接触而引起的过电压。

图11A所示的使用双肖克莱二极管作保护元件的电路能正确地起动，只需要组合几个分立元件：一个双肖克莱二极管和一个整流电桥。常常也把电桥制成两个硅元件的结构，每一个硅元件结构集成电桥的一个支路，并安装在同一隔层里。

将说明，本发明能以单片元件模式制造防止过电压或防止过电流的这样一种电桥。

本发明是基于对图11A的电路分析。申请人为了把这种电路制成单片模式，变更这种电路。特别是，申请人提出改变例如在图11B和图11C中所描绘的图11A的电路的实施例。

在图11B的电路中，用两只在端子T1和端子T2之间连接的，其共同阳极与二极管D1和D3的共同阴极连接的头对尾单向肖克莱二极管S1和S3替换二极管S。

在图11C的电路中，用两只在端子T1和T2之间连接的，其共同阴极与二级管D2和D4的共同阳极连接的头对尾单向肖克莱二极管S2和S4替换二极管S。

在图11B和11C中二极管D1-S1、D3-S3和D2-S2、D4-S4分别较紧密地安装在一起，如下文所述，因为提出的实施例是以单片元件的模式，尤其是组合这些具有共同的端子的二极管。

实现图11B中的电路的图12A和12B中所表示的元件是用低掺杂N型硅薄片制造。如图12A和12B所示，连接成逆向并联的肖克莱二极管S1和S3以及二极管D1和D3被纵向地安装在元件的左边部分，而二极管D2和D4被安装在元件右边部分的隔离区域中。

元件左边部分包含两个从衬底的上表面起形成的P型势阱10和11。大体上在每个势阱11和10的一半表面中形成N型区域12和13，分别构成肖克莱二极管S1、S3，分别构成肖克莱二极管S1、S3的阴极。区域12和13通常是不连续的，以致通过小孔向上延伸的势阱10和11的部分材料到达区域12、13内以形成所谓的射极隐接。事实上在每个区域12和13下面，从衬底的底表面起形成P型区域；在图12A中只有安置在区域12下面的区域14能看得见。这些P型区域构成肖克莱二极管的阳极。在势阱10和11部分下面，不包括N型区域12和13下面，从衬底的底表面起形成一个N⁺型区域其中只有相当于二极管D1的阴极区域16能看得见。最好，在区域12下面(和相对称的区域13下面)，在区域10和衬底1间的界面上的比衬底掺杂更高的N型区域17能用来调整肖克莱二极管的击穿电压。

二极管D2和D4是在图12A和12B的右边部分中形成。这些二极管是安装在隔离区域内。在图12的实施例中，隔离区域是从在上表面延伸和从底表面起形成的深P-扩散区20连接的深P-扩散18中形成。这些P型扩散区18和20在衬底中勾划出两个N型势阱22和23，在N型势阱22和23内分别形成过掺杂区域24和25。N型势阱22和P型扩散区18、20间的结合相当于二极管D2，而N型势阱23和P型扩散区18、20间的结合相当于二极管D4。

P型深扩散区20的底表面被一隔离薄层(通常是氧化硅薄层)覆盖。同样地，元件的上表面被氧化硅薄层27覆盖，把为形成元件和金属镀层的面间接触位置上的氧化硅薄层27部分蚀该掉。

元件的底表面被相当于图11B电路的终端T⁺的金属镀层覆盖。参阅顶视图1，用图12B中的虚线绘出金属镀层的轮廓图。相当于交流电源终端T1的第一金属镀层与N型区域12的上表面、与势阱10的上表面和与N⁺型区域24的上表面连接。相当于第二交流电源终端T2和第二金属镀层T2被对地平放在晶层13、势阱11和N⁺型区域25的上表面上。P型深扩散区域的上表面被相当于终端T^-的金属镀层覆盖。

可以用使图12A和12B的图纸中各个晶层的导电类型都反型的方法制造相当于图11C电路的单片元件。然而，用N型半导体底制造单片的元件常常是更可取的。

图13A和13B分别是与本发明相应的，相当于图11C电路的单片元件实施例的横截剖视图和顶视图。该元件是用以前标号为1的N型衬底制成。二极管S2、D2、D4、S4被安置在图的右边部分内，而二极管D1、D3被安置在图的左边部分里。

整个元件被P型隔离墙30包围，P型隔离墙30是在从底表面和上表面起进行的上行扩散和下行扩散的交接处形成。同时，形成使薄片分成两部分的中央隔离墙31。另外，形成使二极管D2-S2的区域和二极管D4-S4的区域隔离的隔离墙32(参阅图13B)。

在横截剖视图13A中能看得到的肖克莱二极管S2，从衬底的上表面起包含，P型阳极区域40、N型衬底1、从底表面起形成P型区域42和在P型区域42中形成的N型区域44，N型区域44按图12的区域12方式形成射极隐接。在P型区域42和N型衬底的界面上形成N⁺型区域46以调整肖克莱二极管的触发阈值。

二极管D2从上表面到底表面包含，与区域40邻接并构成二极管D2阴极的N⁺型区域50。还包含N型衬底和相当于阳极和P型区域的延伸区域。

二极管S4和D4与二极管S2和D2完全一样；如顶视图13B所示，也表明区域41和51分别相应于区域40和50。

二极管D1和D3是在13B的左边部分内形成，由隔离墙30、31勾划出二极管D1和D3的轮廓。在衬底上表面内形成的P型区域52和53分别相当于二极管D1和D3的阳极，而N⁺型区域54相当于二极管D1和D3的共同阴极。用隔离层55覆盖由隔离墙30、31勾划出其外形的势阱底表面。

在底表面上形成的金属镀层相当于图11C的终端T^-。在N⁺型区域54上形成的金属镀层相当于端T⁺。相当于终端T1的金属镀层覆盖P型区域52、N⁺型区域50和P型区域40。相当于电极T2的金属镀层覆盖区域53、51和41。

虽然，在精通技术的人看来，似乎顶视图12B和13B仅仅是直观说明。这些顶视图是示意的，更为甚者，为了选择元件的基本单元的有源区域达到预期的导电性能，精通技术的人能够选择各种不同的形式。

根据一种变换式，本发明提供一种成单片形式能够构成既防过电压又防过电流的整流电桥元件。

图14A是提供这样功能的电路的简图。肖克莱二极管相当于闸流管，这些闸流管栅极连接终端T^-，终端T^-通过电阻R连接这些闸流管阻极的交接点，并连接二极管D2和D4阳极的交接点。这样，如上所述，既可以用肖克莱二极管也可以用闸流管的元件S2和S4在过电压的情况下在电阻中电流即整流电桥中的电流超过预定阈值时能够运行。

图14B和14C分别为从图13A和13B的元件发展而来的单片元件的横截剖视图和顶视图，可供作图14A的电路的结构用。这种元件在线a-a的左边部分除了不连接底表面金属层外，与13A和13B的元件完全一样。同样元件按同样的参考特性设计，所以将不再描述图14和14C的左边部分。

在图14B和14C元件的右边部分中，在底边，晶层42如同底表面金属镀层那样被延长。在上边，附加的P型区域60和61与P型区域40不连接，并延伸到P型隔离墙30。在区域60和61中分别扩散形成N型区域62和63。

连接终端T^-的金属镀层与隔离墙30对面这些区域边上的P型区域60和61接触。N型扩散区域62和63被安置在这层金属层和隔离墙30之间。这样，以前形成终端T^-的元件底表面在这种情况下通过隔离墙30和在N型扩散区域62和63下面的相应值为2R的夹断电阻与终端T^-连接。不与外部终端接的附加金属镀层64是在隔离墙30的上表面及区域62和63的上表面上形成。在正常的操作情况中，并联电阻2R是接在电桥的输入终端和电桥的输出终端T^-之间。

例如，倘若过电压出现和再出现，肖克莱二极管S2导通，这种过电压通过二极管S2和二极管D4被排除，通过如下途径，包括金属镀层T1、P型区域40、N型衬底、P型区域42、N型区域44、底表面金属镀层、P型区域42、衬底1和连接金属镀层T2的二极管D4阳极区域51。由于这种径涉及图14C顶视图的低下部分，所以沿图14C中线B-B绘制的图14B横截剖视图中没有表示出这种图径。

现在假定，在整流电桥D1-D4正常运行期间出现过电流，此时在终端T1和终端T^-间的电流通过二极管D2，也就是电流流动的途径是从金属镀层T1区域50、衬底1、区域42、底部金属镀层、隔离墙30通向金属镀层T^-。在隔离墙30和金属镀层T^-之间的电流被分成两部分：一部分通过在区域62下面的晶层60，第二部分通过在区域63下面的晶层61。每一个通过路有一个相当于2R的电阻。因此，等效电阻等于R。当在扩散区域62或63下面的夹断电阻的电流超过预定值并且在电阻二端电压降超过0.7优特时PN结60-62和61-63导通。结61-63成为闸流管元件，其中N型区域63构成阴极，P型区域61构成阻极栅极区域，衬底构成基极以及P型区域40或41构成阳极。因此这种闸流管变成导通，电荷进入衬底1，触发纵向肖克莱二极管S4。然后，通过肖克莱二极管S4和二极管D2过电流被排除，通过的路径在图14B的横截剖视图中不能看到。

上述的情况相当于在过电流出现的同时终端T2比终端T1更正的情况。在这种情况中在短路发生的同时，二极管S4和D2正向导通，与上述情况完全一样。当终端T1比终端T2更正时，同样的机理触发肖克莱二极管S2并通过二极管D4和S2发生短路。

另外，在上述情况中电阻R(由二个电阻2R并联组成)是集成的。提供一个带罩和可调节量值的外部电阻R可供选择保护电流阈值用是可能的。

对于精通技术的人是显而易见的，对于上面揭示的最佳实施例能够作各种变换。例如，二极管S2、S4、D2、D4(图11C)的交接点或者二极管S1、S3、D1、D3(图11B)的交接点能够通过与一个附加肖克莱二极管成逆平行连接的附加二极管连接一个外部终端，例如接地，以根据一个参考电压提供保护。而且在图12B电路的情况中使包含S2-D2或S4-D4的竖向结构成双联式是更可取的。

这些典型例仅仅说明在设计高压功率集成电路中根据本发明在衬底的隔离区域内制造独立功率元件是存在许多可能性。

对于精通技术的人来说，在最低限度地描述一种本发明的例证性的实施例的同时，各种改变、变换和改进会很容易发生。这样的改变、变换和改进确定为本发明的趋势和范围以内。因此，前面的描述只是作为例子，而不确定为界限。仅根据在下面的权利要求书和等效文件中的详细说明来确立本发明的界限到那里。

Claims (16)

1.整片具有底表面和上表面的第一导电类型低掺杂的半导体薄片中形成纵向功率半导体元件的单片式安装，其底表面均匀地覆盖一层金属镀层，其内至少有几个上述所谓独立元件的元件在衬底的隔离区域内形成、由第二导电类型的扩散隔离墙(6)提供纵向隔离以及用夹在衬底底表面和上述金属镀层M之间的绝缘层(7)来隔离其底部。

2.如权利要求1的单片式安装，其中，当独立元件底表面的半导体区域为第一导电类型时在底表面上提供一个第一导电类型的过掺区域和至少面向部分底表面的过掺杂区域的第一导电类型过掺杂区域是在上表面上形成，从上表面的第一导电类型的过掺杂区域引出一个结点。

3.如权利要求1的单片式安装，其中，当独立元件底表面的半导体区域为第二导电类型时上述区域横向延伸到一隔离墙，在隔离墙上引出一个结点，上述的绝缘层在隔离墙的底表面下面延伸。

4.如权利要求1的单片式安装，至少包含一个隔离区域，其内形成逻辑元件。

5.如权利要求1至4中的任何一个权利要求，其中，第一导电类型是N。

6.如单片式二极管电桥在第一导电类型衬底里包含，两个第一纵向二极管(D1、D2)，其共同阴极相当于底表面金属镀层以及，在用第二导电类型的隔离墙(63)从衬底其余部分隔离出来的衬底的隔离区域中包含，两个第二纵向二极管(D3、D4)，其共同阳极相当于在底表面上形成的第二导电类型晶层，其结点通过隔离墙(63)从上表面引出，上述两个二极管(D3、D4)的底表面部分用夹在半导体薄片和底表面金属镀层之间的隔离薄层覆盖。

7.一个元件包含：

含有安装在交流电源端子(T1、T2)之间的第一对和第二对(D1、D3、D2、D4)头对尾连接的二极管的单相整流电桥，每对二极管中间的交接点构成直流电源端子(T⁺、T^-)，和

两个肖克莱二极管(S1、S3；S2、S4)与第一对二极管中的二极管成逆向并联，其中

肖克莱二极管和第一对二极管给向安装在半导体衬底里，半导体衬底上表面包含形成直流电源端子(T^-)相当于第一对两个二极管的连接点的第三金属镀层，和

第二对二极管被安装在隔离区域里，第四金属镀层形成一个直流电源端子(T⁺)以及每层金属镀层形成一个交流电源端子。

8.如要求7的元件，在具有一个上表面和一个底表面的第一导电类型衬底内形成，包含，

在上表面上包含两个第二导电类型的第一区域(10、11)，其内形成两个第一导电类型的第二区域(12、13)；

在底表面上包含安置在第二区域下面的两个第二导电类型的第三区域(14)和安置在不含有第二区域的第一区域部分下面的两个第一导电类型的第四区域(16)；

由延伸遍及整个衬底的第二导电类型的隔离墙(18、20)勾划出第一导电类型势阱(22、23)的轮廓；

连接一个第一区域的表面、相应的第二区域表面和一个势阱的表面的第一金属镀层(T1)；

连接另一个第一区域表面、另一个相应的第二区域表面和另一个势阱的表面的第二金属镀层(T2)；

连接隔离势阱的上表面的第三金属层(T⁺)；和

与除了隔离势阱和由势阱勾划的区域外的衬底底表面连接的第四金属镀层(T^-)。

9.如权利要求8的元件，其中，第二区域是不连续的。

10.如权利要求8的元件，其中，由在势阱下面延伸的区域(20)形成隔离墙的底部。

11.如权利要求8的元件，其中，第四金属镀层覆盖元件的整个表面，用绝缘层例如氧化硅覆盖隔离墙的底表面和被勾划轮廓区域附近的表面。

12.如权利要求7的元件，在具有上表面和底表面的第一导电类型衬底内形成；包含；

由第二导电类型的隔离墙(30、31、32)勾划的第一、第二和第三衬底部分；

在上述的上表面上包含在每个第一部分和第二部分内的一个第二导电类型第一区域(40、41)；

在上述的底表面上，在每个第一和第二部分内包含第二导电类型的第二区域(42)，在第二区域(42)内，在两个第一区域中的每一个第一区域下面形成的第一导电类型的第三区域(44)；

在第三部分内包含两个第二导电类型的第四区域(52-53)；

连接第一部分的上表面、相应的第一区域的上表面和另一个第四区域的上表面的第二金属镀层(T2)；

连接第三部分的上表面的第三金属镀层；以及

与除了相当于第三部分区域外的元件底表面连接的第四金属镀层。

13.如权利要求12的元件，其中，第三区域是不连续的。

14.如权利要求12的元件，其中，衬底上表面的第一部分、第二部分和第三部分的区域附有的结点是通过第一导电类型的过掺杂区域获得。

15.如权利要求7至14中任何一个权利要求的元件，进一步包含，当过电流发生时触发的方法是有效的。

16.如权利要求15当附加权利要求12时的元件，包含：

靠近第一区域(40、41)与隔离墙接触的第二导电类型的第五区域(60、61)和包括把上述的第五区域分成两部分的第一导电类型的各个第六区域(62、63)；

除了隔离墙外安装与第六区域的部分接触的第五金属镀层；和

与隔离墙和第六区域接触的第六金属镀层。

Images