CN113130337A - 基于aca/acf的高密度窄间距芯片高可靠性倒装互连的两步工艺法 - Google Patents
基于aca/acf的高密度窄间距芯片高可靠性倒装互连的两步工艺法 Download PDFInfo
- Publication number
- CN113130337A CN113130337A CN202110396600.4A CN202110396600A CN113130337A CN 113130337 A CN113130337 A CN 113130337A CN 202110396600 A CN202110396600 A CN 202110396600A CN 113130337 A CN113130337 A CN 113130337A
- Authority
- CN
- China
- Prior art keywords
- chip
- aca
- acf
- interconnection
- step process
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- 239000002245 particle Substances 0.000 claims abstract description 25
- 239000003292 glue Substances 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000000853 adhesive Substances 0.000 claims abstract description 11
- 230000001070 adhesive effect Effects 0.000 claims abstract description 11
- 239000011248 coating agent Substances 0.000 claims abstract description 8
- 238000000576 coating method Methods 0.000 claims abstract description 8
- 239000000463 material Substances 0.000 abstract description 9
- 238000005516 engineering process Methods 0.000 description 10
- 238000004458 analytical method Methods 0.000 description 7
- 238000004377 microelectronic Methods 0.000 description 6
- 238000004806 packaging method and process Methods 0.000 description 6
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000004100 electronic packaging Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000009776 industrial production Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- CJRQAPHWCGEATR-UHFFFAOYSA-N n-methyl-n-prop-2-ynylbutan-2-amine Chemical compound CCC(C)N(C)CC#C CJRQAPHWCGEATR-UHFFFAOYSA-N 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/812—Applying energy for connecting
- H01L2224/81201—Compression bonding
- H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/832—Applying energy for connecting
- H01L2224/83201—Compression bonding
- H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
本发明提供了一种基于ACA/ACF的高密度窄间距芯片高可靠性倒装互连的两步工艺法，包括以下步骤：步骤1：在芯片上涂一层不高于凸点(bump)高度的绝缘胶，且使绝缘胶不覆盖bump的顶端；步骤2：在基板上涂覆一层各向异性导电胶(ACA/ACF)，然后将芯片和基板进行热压键合，得到高可靠性的互连。本发明隔断了两个相邻bump之间的连接，可以有效的防止在固化的过程中导电粒子进入两个bump之间，大大的减小了bump之间发生短路的概率；并且降低了倒装键合时bump之间空洞的产生，减少了ACA/ACF互连的接触热阻，提高了窄间距芯片互连的可靠性。此外，本发明降低了因材料CTE系数不匹配带来的应力；提高了芯片互连的粘结强度，增加了芯片键合的力学性能。
Description
技术领域
本发明涉及采用ACA/ACF互连的芯片倒装键合技术领域，特别涉及一种基于ACA/ACF的高密度窄间距芯片高可靠性倒装互连的两步工艺法。
背景技术
微电子产业是当今信息化时代的第一大产业，作为电子工业基础的微电子器件制造工艺也伴随着技术革新不断迈进，进入21世纪后微电子封装技术进入特大规模集成电路时代，高密度封装是微电子技术发展的必然趋势。互连尺寸从30μm向下缩微，对微电子封住技术的发展具有重大的意义。电子封装技术旨在使***向小型化、高性能、高可靠性和低成本的方向发展。目前凸点与焊盘键合方式主要包含引线键合、载带自动焊和倒装键合3种。其中载带自动焊与引线键合技术，由于其本身的局限性，已经不适用于芯片的高密度封装，倒装建合技术因为其小间距、工艺简单、成本低等优点，越来越普遍的应用于微电子封装中。倒装键合包括可控坍塌芯片连接、热超声焊接和导电胶连接三种主要形式。随着倒装互连技术逐渐成为封装行业的主流，互连密度不断增加，凸点距离不断减少，必须开发新的互连材料和技术，以满足互连的机械、热学和电学性能日益严格的要求。已开发的微/纳米互连技术已经被业界采用，可以实现高密度、多功能的集成和封装。但是微/纳米***技术的进步已不能保证传统互连材料的可靠性。电子元件的发展受到了互连的限制。因此，为了缓解现有的互连相关问题，提出了两个解决方案，一个是采用各向异性导电胶互连，二是开发具有更高材料性能的新型互连材料。
各向异性导电胶(anisotropic conductive adhesive/paste，ACA/ACF)被认为是最有前途的封装材料之一。ACA/ACF是一种复合材料，由聚合物基体(环氧树脂)和随机分布于其中的导电粒子组成，具有无污染、固化温度低，可适用于热敏材料和不可焊材料、能提供更细间距的互连、工艺步骤简单、维修性能好等优点，是一种非常重要的无铅连接材料。可以根据其存在的状态分为，膏状各向异性导电胶(ACA)和薄膜状各向异性导电胶(ACF)。ACA/ACF目前遇到的最大的问题就是在互连中容易出现短路的问题，
发明内容
本发明提供了一种基于ACA/ACF的高密度窄间距芯片高可靠性倒装互连的两步工艺法，其目的是采用导电胶两步工艺法，实现芯片的高密度窄间距的互连，提高芯片封装的可靠性。
为了达到上述目的，本发明提供了一种基于ACA/ACF的高密度窄间距芯片高可靠性倒装互连的两步工艺法，包括以下步骤：
步骤1：在芯片上涂一层不高于凸点(bump)高度的绝缘胶，且使绝缘胶不覆盖bump的顶端；
步骤2：在基板上涂覆一层各向异性导电胶(ACA/ACF)，然后将芯片和基板进行热压键合，得到高可靠性的互连。
优选地，所述bump的间距为10um以下。
优选地，所述绝缘胶的厚度与bump的高度差不大于0.5um。
优选地，涂覆ACA/ACF前，将基板进行预热。
优选地，所述预热温度为60～90℃，时间2～5s。
优选地，所述绝缘胶的粘度大于ACA/ACF的粘度。
优选地，所述ACA/ACF的厚度为10～20um，且在键合时与绝缘胶充分接触。
优选地，热压键合时，芯片凸点与基板焊盘对齐，所述绝缘胶的覆盖面积大于ACA/ACF的覆盖面积。
优选地，所述热压键合的温度为150～210℃；压力为15～60MPa；时间为8～15s。
优选地，所述ACA/ACF中的导电粒子的直径小于1.5um。
本发明的上述方案有如下的有益效果：
本发明在倒装键合之前，在芯片上涂覆绝缘胶，一方面，隔断了两个相邻bump之间的连接，可以有效的防止在固化的过程中导电粒子进入两个bump之间，大大的减小了bump之间发生短路的概率；另一方面，bump之间布满绝缘胶，降低了倒装键合时bump之间空洞的产生，减少了ACA/ACF互连的接触热阻，提高了窄间距芯片互连的可靠性。
本发明在使用ACA/ACF之前涂布一层绝缘胶，降低了因材料CTE系数不匹配带来的应力；提高了芯片互连的粘结强度，增加了芯片键合的力学性能。
本发明简单高效，能有效提高高密度窄间距芯片互连的可靠性，提高芯片倒装互连的质量，有利于工业化生产。
附图说明
图1为本发明的互连芯片的示意图。
图2为l＝10μm，d＝10μm；Vf＝0.15，r＝1～3μm时，短路和开路的概率变化图。
图3为l＝10μm，d＝10μm；Vf＝0～0.3，r＝1.5μm时，短路和开路的概率变化图。
图4为Vf＝0.145；r＝1.5μm；d＝10μm；l＝10μm时，短路和开路的概率变化图。
图5为Vf＝0.145；r＝1.3μm；d＝9μm；l＝9μm时，短路和开路的概率变化图。
图6为Vf＝0.145；r＝1.1μm；d＝8μm；l＝8μm时，短路和开路的概率变化图。
【附图标记说明】
1-芯片；2-bump；3-绝缘胶；4-ACA/ACF；5-基板；6-焊盘。
具体实施方式
为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
实施例1～10
按照表1设计芯片bump间距及绝缘胶，
在芯片上涂覆一层绝缘胶，将基板在60℃下预热5s，然后将ACA/ACF涂覆到基板上，ACA/ACF涂覆面积小于绝缘胶的涂覆面积；将芯片凸点与基板焊盘对齐，在150℃，15MPa下，热压键合15s，使得导电粒子发生一定程度的变形，得到高可靠性的高密度窄间距芯片的互连，如图1所示。
两步工艺法失效概率分析
开路分析
假设ACF中的的导电粒子服从泊松分布，则：
其中，r为导电粒子半径；l为正方形bump的边长；Vf为ACF中导电粒子的体积分数；u1为bump上的导电粒子的平均数。
短路分析
其中，d为bump之间的距离；h为bump的高度与导电粒子的的直径和；u2为bump区域之间导电粒子的平均数；k为bump区域之间含有导电粒子的的立方盒数，(4πr3/3)为导电粒子立方盒的体积；N为bump区域之间的立方盒数，(2r)3立方盒的体积；
整体失效概率分析
如果开路和短路为独立事件则：
Popening∩bridging＝Pbridging·Popening
Popening∪bridging＝Popening+Pbridging-Popening∩bridging
＝Popening+Pbridging-Popening·Pbridging
本发明采用两步工艺法，在键合之间涂布一层绝缘胶，有效的防止了导电粒子的进入，在bump之间导电粒子可以进入的区域由之前的h+2r，变成现在的h＝2r，从计算的公式可知，bump的开路概率与h的值无关，开路主要取决于导电粒子的半径大小与导电粒子的体积分数；绝缘胶的加入只是减小了bump之间出现短路失效的概率。
当l＝10μm，d＝10μm；Vf＝0.15，r＝1～3μm时，短路和开路的概率变化如图2所示。
当l＝10μm，d＝10μm；Vf＝0～0.3，r＝1.5μm时，短路和开路的概率变化如图3所示。
由图2和图3可知，在保证导电粒子直径小于1.6μm，导电粒子的积分数为0.145左右，就可以保证芯片与基板的可靠性互连，使得短路和开路的失效概率都在5％以下；随着bump之间的距离的减小，导电粒子的直径应该逐渐减小。
当导电粒子的直径r分别为1.5μm、1.3μm和1.1μm时，短路和开路的概率变化变化分别如图4、图5和图6所示。
失效概率分析结果如表1所示：
表1本发明实施例开路、短路和整体失效概率分析结果
经过分析可知，当导电粒子直径小于1.5μm，导电粒子的的体积分数在0.15±0.025时，当采用两步工艺法，在键合之间涂布一层与bump顶端距离小于0.5μm的绝缘胶，减少了粒子进入bump区域的大小，在bump之间的距离小于10μm，可以有效地将芯片倒装互连失效的概率降低至10％以下，实现高密度窄间距芯片的可靠性互连。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种基于ACA/ACF的高密度窄间距芯片高可靠性倒装互连的两步工艺法，其特征在于，包括以下步骤：
步骤1：在芯片上涂一层不高于凸点高度的绝缘胶，且使绝缘胶不覆盖凸点的顶端；
步骤2：在基板上涂覆一层各向异性导电胶，然后将芯片和基板进行热压键合，得到高可靠性的互连。
2.根据权利要求1所述的基于ACA/ACF的高密度窄间距芯片高可靠性倒装互连的两步工艺法，其特征在于，所述凸点的间距为10um以下。
3.根据权利要求1所述的基于ACA/ACF的高密度窄间距芯片高可靠性倒装互连的两步工艺法，所述绝缘胶的厚度与凸点的高度差不大于0.5um。
4.根据权利要求1所述的基于ACA/ACF的高密度窄间距芯片高可靠性倒装互连的两步工艺法，涂覆各向异性导电胶前，将基板进行预热。
5.根据权利要求4所述的基于ACA/ACF的高密度窄间距芯片高可靠性倒装互连的两步工艺法，所述预热温度为60～90℃，时间2～5s。
6.根据权利要求1所述的基于ACA/ACF的高密度窄间距芯片高可靠性倒装互连的两步工艺法，所述绝缘胶的粘度大于各向异性导电胶的粘度。
7.根据权利要求1所述的基于ACA/ACF的高密度窄间距芯片高可靠性倒装互连的两步工艺法，所述各向异性导电胶的厚度为10～20um，且在键合时与绝缘胶充分接触。
8.根据权利要求1所述的基于ACA/ACF的高密度窄间距芯片高可靠性倒装互连的两步工艺法，热压键合时，芯片凸点与基板焊盘对齐，所述绝缘胶的覆盖面积大于各向异性导电胶的覆盖面积。
9.根据权利要求1所述的基于ACA/ACF的高密度窄间距芯片高可靠性倒装互连的两步工艺法，所述热压键合的温度为150～210℃；压力为15～60MPa；时间为8～15s。
10.根据权利要求1所述的基于ACA/ACF的高密度窄间距芯片高可靠性倒装互连的两步工艺法，所述各向异性导电胶中的导电粒子的直径小于1.5um。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110396600.4A CN113130337A (zh) | 2021-04-13 | 2021-04-13 | 基于aca/acf的高密度窄间距芯片高可靠性倒装互连的两步工艺法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110396600.4A CN113130337A (zh) | 2021-04-13 | 2021-04-13 | 基于aca/acf的高密度窄间距芯片高可靠性倒装互连的两步工艺法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113130337A true CN113130337A (zh) | 2021-07-16 |
Family
ID=76776646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110396600.4A Pending CN113130337A (zh) | 2021-04-13 | 2021-04-13 | 基于aca/acf的高密度窄间距芯片高可靠性倒装互连的两步工艺法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113130337A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030004741A (ko) * | 2001-07-06 | 2003-01-15 | 한국과학기술원 | 극미세 피치 ｃｏｇ 기술용 이방성 전도성 필름 및 그제조방법 |
| KR20030008607A (ko) * | 2001-07-19 | 2003-01-29 | 한국과학기술원 | 고접착력 3층 구조 ａｃａ 필름 |
| CN101315916A (zh) * | 2008-04-21 | 2008-12-03 | 上海大学 | 手机驱动芯片互连模组及其制备方法 |
| US20090029504A1 (en) * | 2007-07-23 | 2009-01-29 | Korea Advanced Institute Of Science And Technology | Wafer-level aca flip chip package using double-layered aca/nca |
| CN110797267A (zh) * | 2019-11-12 | 2020-02-14 | 中南大学 | 一种倒装芯片封装中具有互连结构的底填方法 |
| CN112466765A (zh) * | 2020-11-26 | 2021-03-09 | 安徽光智科技有限公司 | 焦平面阵列倒装互连工艺方法及焦平面阵列探测器 |
-
2021
- 2021-04-13 CN CN202110396600.4A patent/CN113130337A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030004741A (ko) * | 2001-07-06 | 2003-01-15 | 한국과학기술원 | 극미세 피치 ｃｏｇ 기술용 이방성 전도성 필름 및 그제조방법 |
| KR20030008607A (ko) * | 2001-07-19 | 2003-01-29 | 한국과학기술원 | 고접착력 3층 구조 ａｃａ 필름 |
| US20090029504A1 (en) * | 2007-07-23 | 2009-01-29 | Korea Advanced Institute Of Science And Technology | Wafer-level aca flip chip package using double-layered aca/nca |
| CN101315916A (zh) * | 2008-04-21 | 2008-12-03 | 上海大学 | 手机驱动芯片互连模组及其制备方法 |
| CN110797267A (zh) * | 2019-11-12 | 2020-02-14 | 中南大学 | 一种倒装芯片封装中具有互连结构的底填方法 |
| CN112466765A (zh) * | 2020-11-26 | 2021-03-09 | 安徽光智科技有限公司 | 焦平面阵列倒装互连工艺方法及焦平面阵列探测器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8642393B1 (en) | Package on package devices and methods of forming same | |
| KR100398314B1 (ko) | 고접착력 3층 구조 ａｃａ 필름 | |
| KR100315158B1 (ko) | 비솔더 플립 칩 본딩용 고신뢰성 비전도성 접착제 및 이를이용한 플립 칩 본딩 방법 | |
| CN101345199B (zh) | 一种封装结构及其形成方法 | |
| US20210305192A1 (en) | Semiconductor device package and method for manufacturing the same | |
| US9258904B2 (en) | Semiconductor device and method of forming narrow interconnect sites on substrate with elongated mask openings | |
| CN103035593A (zh) | 封装结构上的封装件及其制造方法 | |
| US20140367850A1 (en) | Stacked package and method of fabricating the same | |
| TW550768B (en) | Flip-chip on film assembly for ball grid array packages | |
| CN112289743A (zh) | 一种晶圆***级扇出型封装结构及其制作方法 | |
| TW202243151A (zh) | 封裝結構及其形成方法 | |
| US11495531B2 (en) | Semiconductor device package and method of manufacturing the same | |
| US20210265290A1 (en) | Semiconductor package structures and methods of manufacturing the same | |
| CN112289742A (zh) | 一种晶圆***级三维扇出型封装结构及其制作方法 | |
| CN113130337A (zh) | 基于aca/acf的高密度窄间距芯片高可靠性倒装互连的两步工艺法 | |
| US8558380B2 (en) | Stack package and method for manufacturing the same | |
| CN210805773U (zh) | 3dic封装结构 | |
| CN109065515B (zh) | 高导电低阻值的芯片封装结构及其制备方法 | |
| CN113990815A (zh) | 一种硅基微模组塑封结构及其制备方法 | |
| CN113113402A (zh) | 3dic封装结构及制备方法 | |
| CN213242550U (zh) | 一种晶圆***级扇出型封装结构 | |
| CN213242537U (zh) | 一种晶圆***级三维扇出型封装结构 | |
| US11201110B2 (en) | Semiconductor device package with conductive pillars and method for manufacturing the same | |
| TWI825790B (zh) | 電子封裝件及其製法 | |
| US11894243B2 (en) | Wafer system-level fan-out packaging structure and manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20240124 Address after: 410000 East, 2nd floor, building C, Lugu high level Talents Innovation and entrepreneurship Park, no.1698, Yuelu West Avenue, Changsha high tech Development Zone, Changsha City, Hunan Province Applicant after: Changsha Anmuquan Intelligent Technology Co.,Ltd. Country or region after: China Address before: 410000 East, 2nd floor, building C, Lugu high level Talents Innovation and entrepreneurship Park, no.1698, Yuelu West Avenue, Changsha high tech Development Zone, Changsha City, Hunan Province Applicant before: Changsha Anmuquan Intelligent Technology Co.,Ltd. Country or region before: China Applicant before: CENTRAL SOUTH University |