JP6083648B2 - ゲート駆動回路 - Google Patents

ゲート駆動回路 Download PDF

Info

Publication number
JP6083648B2
JP6083648B2 JP2013541608A JP2013541608A JP6083648B2 JP 6083648 B2 JP6083648 B2 JP 6083648B2 JP 2013541608 A JP2013541608 A JP 2013541608A JP 2013541608 A JP2013541608 A JP 2013541608A JP 6083648 B2 JP6083648 B2 JP 6083648B2
Authority
JP
Japan
Prior art keywords
signal
circuit
terminal
output
oscillation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013541608A
Other languages
English (en)
Other versions
JPWO2013065254A1 (ja
Inventor
永井　秀一
秀一 永井
上田　大助
大助 上田
大塚　信之
信之 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JPWO2013065254A1 publication Critical patent/JPWO2013065254A1/ja
Application granted granted Critical
Publication of JP6083648B2 publication Critical patent/JP6083648B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/689—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit
    • H03K17/691—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit using transformer coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)

Description

本発明は、半導体スイッチング素子のゲート端子を駆動するゲート駆動回路に関し、特に、非接触信号伝送による信号絶縁機能を有するゲート駆動回路に関する。
半導体スイッチング素子（以下、単に「スイッチング素子」ともいう。）のゲート駆動回路（あるいは、半導体スイッチング素子を駆動する回路）とは、スイッチング素子のゲート端子を駆動する回路であり、例えば、パワー半導体と呼ばれるＩＧＢＴ（ｉｎｓｕｌａｔｅｄ ｇａｔｅ ｂｉｐｏｌａｒ ｔｒａｎｓｉｓｔｏｒ）などの高耐圧のスイッチング素子のゲート端子にゲート電圧を印加することによって、パワー半導体スイッチング素子のオンオフを制御する回路である。一般的なゲート駆動回路は、出力部にＰ型トランジスタとＮ型トランジスタが用いられ、スイッチング素子をオフからオンにするときにＰ型トランジスタが動作し、スイッチング素子をオンからオフにするときにＮ型トランジスタが動作する。つまり、スイッチング素子をオンからオフにするときは、スイッチング素子のゲート電流を引き抜くようになっている。
このようなゲート駆動回路は、パワー半導体スイッチング素子の基準電圧つまり、ゲート駆動回路の出力側の基準電位が非常に高くなるため、ゲート駆動回路への制御信号の入力部である１次側と、スイッチング素子を駆動するゲート駆動回路の出力側（２次側）との間で直流成分の絶縁が必要となってくる。このように素子の１次側と２次側で、直流成分の絶縁を実現できる素子を信号絶縁素子と呼び、スイッチング素子を駆動するためには不可欠な素子である。また、このような信号絶縁機能を有する電子回路素子は、ロジック・グラウンドとＲＦグラウンドを分離するために用いられ、デジタルアイソレータ（特許文献１）と呼ばれる。特にパワー半導体スイッチング素子を駆動するには、外部に絶縁電源が必要であり、ゲート駆動システムとも呼ばれるゲート駆動回路は非常に大型になる。このため、ゲート信号を絶縁するだけでなく、絶縁した電力をゲートに供給できるようになれば、外部絶縁電源も不要となり、ゲート絶縁回路の小型化ができる。
このような信号絶縁機能を実現する信号伝送回路として、パルストランスなどの非接触信号伝送部を介して分離する構成（例えば、特許文献２参照）が代表的である。しかしながら、このパルストランスはサイズが大きいため半導体のゲート駆動回路には用いることができない。そこで、パルストランスの代わりに、非接触信号伝送部として対向する平面スパイラルインダクタを用いることで、ある程度の平面化・小型化が可能である（例えば、特許文献３参照）。
特許文献３に開示された、非接触信号伝送部にスパイラルインダクタ用いた構成のデジタルアイソレータの例を図１４に示す。このデジタルアイソレータは、送信回路が形成された送信回路チップ２０４１、送信スパイラルインダクタ２０４５が形成された送信チップ２０４３、受信スパイラルインダクタ２０４６が形成された受信チップ２０４４、復調回路が形成された受信回路チップ２０４２で構成される。送信回路チップ２０４１と送信チップ２０４３、および、受信回路チップ２０４２と受信チップ２０４４は、ワイヤ２０４７により接続されている。入力信号は送信回路チップ２０４１によって非接触信号伝送用信号に変調され、送信チップ２０４３の送信スパイラルインダクタ２０４５に送られる。送信スパイラルインダクタ２０４５および受信スパイラルインダクタ２０４６はコイルの役割を果たしている。送信チップ２０４３上の送信スパイラルインダクタ２０４５と受信チップ２０４４上の受信スパイラルインダクタ２０４６とは、電磁誘導で結合しているため、送信スパイラルインダクタ２０４５に送られた電力（電流）が、電気的に絶縁された受信スパイラルインダクタ２０４６に伝送される。受信スパイラルインダクタ２０４６で発生した電力（電流）は受信回路チップ２０４２上の受信回路によって復調され、出力信号として取り出される。しかし、このような平面スパイラルインダクタによる非接触信号（電力）伝送は、電磁誘導結合のため伝送効率が悪い、配線間のエアギャップが取れないため耐圧が取れないなどの多くの問題がある。
そこで、高い伝送効率で、かつ、高い絶縁耐圧を得られる非接触信号伝送技術として、電磁共鳴結合（または、電磁界共振結合とも呼ぶ。）という技術が報告されている（例えば、非特許文献１参照）。また、非接触信号伝送部に図１５に示すようなオープンリング型の電磁共鳴結合器を用いた電力（信号）伝送装置も提案されている（例えば、特許文献４参照）。
米国特許第７６９２４４４号明細書 特開２００１−２６７９０５号公報 特開２００７−３１１７５３号公報 特開２００８−０６７０１２号公報
Ａｎｄｒｅ Ｋｕｒｓ，ｅｔ ａｌ．："Ｗｉｒｅｌｅｓｓ Ｐｏｗｅｒ Ｔｒａｎｓｆｅｒ ｖｉａ Ｓｔｒｏｎｇｌｙ Ｃｏｕｐｌｅｄ Ｍａｇｎｅｔｉｃ Ｒｅｓｏｎａｎｃｅｓ"， Ｓｃｉｅｎｃｅ Ｅｘｐｒｅｓｓ， Ｖｏｌ．３１７， Ｎｏ．５８３４， ｐｐ．８３−８６ （２２０７）
しかしながら、電磁共鳴結合器を非接触電力伝送装置として用いることで信号絶縁機能を有するゲート駆動回路を実現しようとした場合には、半導体スイッチング素子を高速に動作させることができないという問題がある。
つまり、電磁共鳴結合器を備えるゲート駆動回路によってパワー半導体スイッチング素子を駆動しようとした場合には、電磁共鳴結合器は、パワー半導体スイッチング素子をオフからオンにするためにパワー半導体スイッチング素子に対してゲート電流を供給することは可能であるが、パワー半導体スイッチング素子をオンからオフにする際に、パワー半導体スイッチング素子のゲートに蓄積された電荷を有効に引き抜くことができないために、パワー半導体スイッチング素子を高速に立ち下げることができない。これは、電磁共鳴結合器は、受動的に電力を伝送するだけの素子であるので、負荷に対して電力を供給することができるものの、積極的に電力を引き抜くことができないからである。
なお、このような課題に対処するために、ゲート駆動回路によって駆動される半導体スイッチング素子の構成として、Ｐ型トランジスタとＮ型トランジスタとを組み合わせた相補型の構成とすることが考えられるが、ＧａＮ等の窒化物半導体からなるパワー半導体スイッチング素子を対象とした場合には、窒化物半導体でＰ型トランジスタを作製できないために、相補型の構成とすることができない。
そこで、本発明は、前記従来の上記の課題を解決するもので、半導体スイッチング素子に対して、立ち上がり時間だけでなく、立ち下がり時間も短い駆動信号を出力することができる、信号絶縁機能を有するゲート駆動回路を提供することを目的とする。
前記従来の課題を解決するために、本発明のゲート駆動回路は、入力された２値の制御信号に応じて、半導体スイッチング素子のゲート端子を駆動する信号を生成するゲート駆動回路であって、前記制御信号が入力される、入力信号端子と入力グラウンド端子との対からなる入力端子と、出力信号端子と、前記入力グラウンド端子とは電気的に絶縁された出力グラウンド端子との対からなる出力端子と、前記出力信号端子と前記出力グラウンド端子との間に接続されたコンデンサと、少なくとも一つの発振回路を有し、前記入力端子に入力された制御信号で前記発振回路から出力された発振信号を変調することで、前記制御信号における第一の論理値のタイミングを示す第一の変調信号と、前記制御信号における少なくとも第二の論理値のタイミングを示す第二の変調信号とを生成する変調部と、電磁界共振で結合された第一の送信側共鳴器および第一の受信側共鳴器で構成され、前記第一の変調信号が前記第一の送信側共鳴器に入力されるように前記変調部に接続された第一の電磁共鳴結合器と、電磁界共振で結合された第二の送信側共鳴器および第二の受信側共鳴器で構成され、前記第二の変調信号が前記第二の送信側共鳴器に入力されるように前記変調部に接続された第二の電磁共鳴結合器と、前記第一の受信側共鳴器に接続された少なくとも一つのダイオードを有し、前記第一の変調信号を復調することによって第一の復調信号を生成し、前記出力端子に出力する第一の整流回路と、前記第二の受信側共鳴器に接続された少なくとも一つのダイオードを有し、前記第二の変調信号を復調することによって第二の復調信号を生成し、前記出力端子に出力する第二の整流回路とを備え、前記出力端子から前記半導体スイッチング素子をオンさせるオン信号が出力される直前に、前記出力信号端子と前記出力グラウンド端子との間の電圧がゼロとなる。
なお、本発明は、ゲート駆動回路として実現できるだけでなく、非接触電力伝送装置、または、電気信号絶縁素子として実現することもできる。さらに、半導体スイッチング素子とゲート駆動回路とを備えるスイッチング装置として実現することもできる。
本発明によれば、立ち上がり時間だけでなく、立ち下がり時間も短い駆動信号を出力することができる。また、非接触伝送部に電磁共鳴結合器を用いたゲート駆動回路を実現することができる。これにより、外部絶縁電源が不要（低消費電力）で、かつ、小型の信号絶縁型のゲート駆動回路が実現できる。
つまり、本発明のゲート駆動回路は、制御信号を絶縁するだけでなく、パワー半導体スイッチング素子のスイッチングのためのゲート電流を直接供給することができる。
図１は、本発明の実施の形態１におけるゲート駆動回路のブロック図である。 図２Ａは、本発明の実施の形態１におけるゲート駆動回路における第一の整流回路の変形例に係る構成図である。 図２Ｂは、本発明の実施の形態１におけるゲート駆動回路における第一の整流回路の他の変形例に係る構成図である。 図２Ｃは、本発明の実施の形態１におけるゲート駆動回路における第一の整流回路の他の変形例に係る構成図である。 図２Ｄは、本発明の実施の形態１におけるゲート駆動回路における第一の整流回路の他の変形例に係る構成図である。 図２Ｅは、本発明の実施の形態１におけるゲート駆動回路における第一の整流回路の他の変形例に係る構成図である。 図２Ｆは、本発明の実施の形態１におけるゲート駆動回路における第一の整流回路の他の変形例に係る構成図である。 図３は、本発明の実施の形態１の変形例における、発振器を１つとしたゲート駆動回路のブロック図である。 図４は、本発明の実施の形態１の変形例における、経路切り替え器をも用いたゲート駆動回路のブロック図である。 図５は、本発明の実施の形態１の変形例における負出力一定型のゲート駆動回路のブロック図である。 図６は、本発明の実施の形態１の変形例におけるゲート駆動回路の各点での信号波形のタイミング図である。 図７は、本発明の実施の形態２におけるゲート駆動回路のブロック図である。 図８は、本発明の実施の形態２におけるゲート駆動回路の回路図である。 図９は、本発明の実施の形態２におけるパワー半導体スイッチング素子のスイッチング電圧波形のシミュレーション結果を示す図である。 図１０は、本発明の実施の形態２におけるゲート駆動回路のブロック図である。 図１１は、本発明の実施の形態３におけるゲート駆動回路のブロック図である。 図１２は、補足説明におけるゲート駆動回路のブロック図である。 図１３は、補足説明におけるパワー半導体スイッチング素子のスイッチング電圧波形を示す図である。 図１４は、従来の信号伝送装置の模式図である。 図１５は、従来の電磁共鳴結合器の模式図である。
（本発明の概要）
前記従来の課題を解決するために、本発明のゲート駆動回路は、入力された２値の制御信号に応じて、半導体スイッチング素子のゲート端子を駆動する信号を生成するゲート駆動回路であって、前記制御信号が入力される、入力信号端子と入力グラウンド端子との対からなる入力端子と、出力信号端子と、前記入力グラウンド端子とは電気的に絶縁された出力グラウンド端子との対からなる出力端子と、前記出力信号端子と前記出力グラウンド端子との間に接続されたコンデンサと、少なくとも一つの発振回路を有し、前記入力端子に入力された制御信号で前記発振回路から出力された発振信号を変調することで、前記制御信号における第一の論理値のタイミングを示す第一の変調信号と、前記制御信号における少なくとも第二の論理値のタイミングを示す第二の変調信号とを生成する変調部と、電磁界共振で結合された第一の送信側共鳴器および第一の受信側共鳴器で構成され、前記第一の変調信号が前記第一の送信側共鳴器に入力されるように前記変調部に接続された第一の電磁共鳴結合器と、電磁界共振で結合された第二の送信側共鳴器および第二の受信側共鳴器で構成され、前記第二の変調信号が前記第二の送信側共鳴器に入力されるように前記変調部に接続された第二の電磁共鳴結合器と、前記第一の受信側共鳴器に接続された少なくとも一つのダイオードを有し、前記第一の変調信号を復調することによって第一の復調信号を生成し、前記出力端子に出力する第一の整流回路と、前記第二の受信側共鳴器に接続された少なくとも一つのダイオードを有し、前記第二の変調信号を復調することによって第二の復調信号を生成し、前記出力端子に出力する第二の整流回路とを備える。
これにより、非接触電力伝送による信号絶縁型のゲート駆動回路を実現することができる。さらに、入力された制御信号の２値のそれぞれを非接触で伝送するために２つの電磁共鳴結合器が用いられているので、ゲート駆動電力を含めた消費電力が非常に小さく、立ち上がり時間だけでなく、立ち下り時間も短い駆動信号を出力することができる、小型のゲート駆動回路を実現することができる。
ここで、前記変調部は、さらに、前記入力信号端子に接続された第一の混合回路および第二の混合回路を有し、前記第一の混合回路は、前記入力端子に入力された制御信号で前記発振回路から出力された発振信号を変調することで前記第一の変調信号を生成し、前記第二の混合回路は、前記入力端子に入力された制御信号で前記発振回路から出力された発振信号を変調することで前記第二の変調信号を生成してもよい。
これにより、２つの混合回路によって２つの変調信号が生成されるので、２つの系統の回路（入力された制御信号における２つの状態（第一の論理値；オン状態、第二の論理値；オフ状態）に対応する回路）において独立した異なる変調方式を採用することができ、相互の干渉を少なくできる。
また、前記変調部は、さらに、前記入力信号端子と前記第二の混合回路との間に挿入されて接続された反転回路を有してもよい。
これにより、入力された制御信号は反転回路で反転された後に第二の変調信号が生成されるので、第一の混合回路と第二の混合回路とが同一形式であっても、制御信号の２つの状態（オン状態およびオフ状態）のそれぞれに対応した駆動信号がゲート回路から出力される。
また、前記変調部は、前記少なくとも一つの発振回路として、第一の発振回路および第二の発振回路を有し、前記第一の混合回路は、前記制御信号で前記第一の発振回路から出力された発振信号を変調し、前記第二の混合回路は、前記制御信号で前記第二の発振回路から出力された発振信号を変調してもよい。このとき、前記第一の発振回路から出力される発振信号の周波数は、前記第二の発振回路から出力される発振信号の周波数と異なってもよい。
これにより、独立した２つの発振回路からの発振信号を用いて２つの変調信号が生成されるので、共振周波数の異なる２つの電磁共鳴結合器を用いたゲート駆動回路を構築することができ、出力がオン状態の時とオフ状態の時での信号の干渉が少なく、良好な出力波形が得られる。
また、前記第一の混合回路および前記第二の混合回路の少なくとも一方は、前記制御信号に従ってオンまたはオフするスイッチ回路であってもよい。このとき、前記第一の混合回路を構成するスイッチ回路は、前記入力信号端子に接続されたゲート端子と、前記発振回路に接続されたドレイン端子と、前記入力グラウンド端子に接続されたソース端子とを有し、前記ドレイン端子における信号を前記第一の変調信号として出力する第一のトランジスタであり、前記第二の混合回路を構成するスイッチ回路は、前記入力信号端子に接続されゲート端子と、前記発振回路に接続されたドレイン端子と、ソース端子とを有し、前記ソース端子における信号を前記第二の変調信号として出力する第二のトランジスタであってもよいし、前記第一の混合回路を構成するスイッチ回路は、前記入力信号端子に接続されたゲート端子と、前記発振回路に接続されたドレイン端子と、ソース端子とを有し、前記ソース端子における信号を前記第一の変調信号として出力する第一のトランジスタであり、前記第二の混合回路を構成するスイッチ回路は、前記入力信号端子に接続されたゲート端子と、前記発振回路に接続されたドレイン端子と、前記入力グラウンド端子に接続されたソース端子とを有し、前記ドレイン端子における信号を前記第二の変調信号として出力する第二のトランジスタであってもよい。
これにより、混合回路は一つのトランジスタで構成されるので、変調部の回路が簡素化される。
また、前記変調部は、さらに、前記入力信号端子に入力された制御信号に基づいて、前記発振回路から出力された発振信号を２つの出力経路のいずれかに振り分ける経路切り替え回路を有し、前記経路切り替え回路は、前記２つの出力経路の一方に振り分けられた前記発振信号を前記第一の変調信号として出力し、前記２つの出力経路の他方に振り分けられた前記発振信号を前記第二の変調信号として出力してもよい。
これにより、１つのスイッチ回路で２つの変調信号が生成されるので、変調部の回路が簡素化される。
また、前記変調部は、さらに、前記入力信号端子に入力された制御信号で前記発振回路から出力された発振信号を変調する第一の混合回路を有し、前記第一の混合回路で得られた変調信号を前記第一の変調信号として出力し、前記発振回路から出力された発振信号を前記第二の変調信号として出力してもよい。
これにより、第二の変調信号は、混合回路を必要とすることなく生成されるので、変調部の回路が簡素化される。
また、さらに、前記出力信号端子と前記出力グラウンド端子との間に接続された抵抗を備えてもよい。
これにより、ゲート駆動回路の出力信号端子と出力グラウンド端子との間が低インピーダンスとなるので、ゲート駆動回路の出力に接続される負荷が変化しても安定して負荷に出力電圧を供給することができる。
また、前記少なくとも一つの発振回路は、差動の第一の発振信号および第二の発振信号を出力する発振器であり、前記変調部は、前記制御信号で前記第一の発振信号を変調することで前記第一の変調信号を生成し、前記制御信号で前記第二の発振信号を変調することで前記第二の変調信号を生成してもよい。
これにより、発振信号が差動で出力されるので、発振信号がシングルエンドで出力されるときに比べ、ノイズが少なく、安定して動作をするゲート駆動回路が実現できる。
また、さらに、前記第一の変調信号を増幅する増幅回路を備え、前記第一の電磁共鳴結合器は、前記増幅回路で増幅された前記第一の変調信号が前記第一の送信側共鳴器に入力されるように前記増幅回路を介して前記変調部に接続されていてもよい。
これにより、第一の変調信号は増幅された後に第一の電磁共鳴結合器に入力されるので、立ち上がり時間が非常に短く、出力に接続される負荷が大きくても駆動できる駆動信号が出力される。
また、前記第一の整流回路は、前記少なくとも一つのダイオードとして、前記第一の受信側共鳴器に接続されたアノードと前記出力信号端子に接続されたカソードとからの構成される第一の正整流ダイオード、および、前記出力グラウンド端子に接続されたアノードと前記第一の受信側共鳴器に接続されたカソードとから構成される第一の負整流ダイオードの少なくとも一方を有し、前記第二の整流回路は、前記少なくとも一つのダイオードとして、前記第二の受信側共鳴器に接続されたアノードと前記出力信号端子に接続されたカソードとから構成される第二の正整流ダイオード、および、前記出力グラウンド端子に接続されたアノードと前記第二の受信側共鳴器に接続されたカソードとから構成される第二の負整流ダイオードの少なくとも一方を有してもよい。
これにより、ダイオードを用いた復調効率が高い復調が行われ、立ち上がり時間と立ち下り時間が短い駆動信号が出力される。
また、前記第一の整流回路は、さらに、前記第一の受信側共鳴器のグラウンドに接続されたアノードと前記出力信号端子に接続されたカソードとから構成される第三の正整流ダイオード、前記出力グラウンド端子に接続されたアノードと前記第一の受信側共鳴器のグラウンドに接続されたカソードとから構成される第三の負整流ダイオード、および、前記第一の受信側共鳴器のグラウンドと前記出力信号端子または前記出力グラウンド端子とを接続する配線の少なくとも一つを有し、前記第二の整流回路は、さらに、前記第二の受信側共鳴器のグラウンドに接続されたアノードと前記出力信号端子に接続されたカソードとから構成される第四の正整流ダイオード、前記出力グラウンド端子に接続されたアノードと前記第二の受信側共鳴器のグラウンドに接続されたカソードとから構成される第四の負整流ダイオード、および、前記第二の受信側共鳴器のグラウンドと前記出力信号端子または前記出力グラウンド端子とを接続する配線の少なくとも一つを有してもよい。
これにより、受信側共鳴器のグラウンドをも用いた復調効率が高い復調が行われ、立ち上がり時間と立ち下り時間が短い駆動信号が出力される。
また、前記第二の整流回路は、前記少なくとも一つのダイオードとしての第二の正整流ダイオードと、第二のコンデンサと、第三のトランジスタとを有し、前記第二の正整流ダイオードのアノードは前記第二の受信側共鳴器に接続され、前記第二の正整流ダイオードのカソードは前記第二のコンデンサの一端および前記第三のトランジスタのゲート端子に接続され、前記第三のトランジスタは、前記出力信号端子と前記出力グラウンド端子との間に接続され、前記第二のコンデンサの他端および前記第三のトランジスタのソース端子は、前記出力グラウンド端子に接続されていてもよい。
これにより、出力端子からオフ状態が出力されるときには、第三のトランジスタが、出力信号端子と出力グラウンド端子との間を、プルダウン抵抗等を介して短絡するので、立ち下り時間が短縮化された駆動信号が出力される。
また、前記第一の電磁共鳴結合器および前記第二の電磁共鳴結合器は、オープンリング型電磁共鳴結合器であってもよい。
これにより、非常に小型で、高い絶縁耐圧で、かつ、低消費電力のゲート駆動回路を実現することができる。
また、前記出力端子からは、前記制御信号の論理値に対応して、前記半導体スイッチング素子をオンさせるオン信号と、オフさせるオフ信号とが出力され、前記オン信号は、前記出力信号端子の電位が前記出力グラウンド端子の電位より高く、前記オフ信号は、前記出力信号端子の電位が前記出力グラウンド端子の電位より低くてもよいし、前記出力端子から前記オン信号が出力される直前に、前記出力信号端子と前記出力グラウンド端子との間の電圧がゼロになってもよい。
これにより、半導体スイッチング素子をオンさせたりオフさせたりする駆動信号を出力するゲート駆動回路が実現できる。
また、ざらに、前記半導体スイッチング素子を備え、前記出力信号端子は、前記半導体スイッチング素子のゲート端子に接続され、前記出力グラウンド端子は、前記半導体スイッチング素子のソース端子に接続されていてもよい。
これにより、高速スイッチングができる半導体スイッチング素子を備えるゲート駆動回路が実現され、このようなゲート駆動回路を１チップの半導体に集積化することで、極めて小型のスイッチング装置を実現できる。
また、前記半導体スイッチング素子は、窒化物半導体であってもよい。
これにより、高出力で、高速スイッチングが可能で、かつ、外部の半導体スイッチング素子が不要な非常に小型のスイッチング装置が実現できる。
なお、本発明は、ゲート駆動回路として実現できるだけでなく、非接触電力伝送装置、または、電気信号絶縁素子として実現することもできる。さらに、半導体スイッチング素子とゲート駆動回路とを備えるスイッチング装置として実現することもできる。
以下、本発明に係るゲート駆動回路の実施の形態について、図面を参照しながら説明する。なお、以下で説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置および接続形態、信号波形などは、一例であり、本発明を限定する主旨ではない。本発明は、請求の範囲だけによって限定される。よって、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、本発明の課題を達成するのに必ずしも必要ではないが、より好ましい形態を構成するものとして説明される。
（実施の形態１）
まず、本発明に係るゲート駆動回路の実施の形態１について説明する。
図１は、本発明の実施の形態１における、電磁共鳴結合器による非接触信号伝送機構を有するゲート駆動回路１０１のブロック図である。
このゲート駆動回路１０１は、入力された２値の制御信号（以下、「入力信号」ともいう。）に応じて、半導体スイッチング素子（ここでは、ＧａＮからなるパワー半導体スイッチング素子１６１）のゲート端子を駆動する信号を生成する回路であって、（１）制御信号が入力される、入力信号端子１４１と入力グラウンド端子１４２との対からなる入力端子と、（２）出力信号端子１５１と、入力グラウンド端子１４２とは電気的に絶縁された出力グラウンド端子１５２との対からなる出力端子と、（３）出力信号端子１５１と出力グラウンド端子１５２との間に接続されたコンデンサ（第一のコンデンサ１３１、第二のコンデンサ１３２）と、（４）少なくとも一つの発振回路（ここでは、第一の発振回路１０２、第二の発振回路１０３）を有し、入力端子に入力された制御信号で発振回路から出力された発振信号を変調することで、制御信号における第一の論理値のタイミングを示す第一の変調信号と、制御信号における少なくとも第二の論理値のタイミングを示す第二の変調信号とを生成する変調部１７０と、（５）電磁界共振で結合された第一の送信側共鳴器１０７ａおよび第一の受信側共鳴器１０７ｂで構成され、第一の変調信号が第一の送信側共鳴器１０７ａに入力されるように変調部１７０に接続された第一の電磁共鳴結合器１０７と、（６）電磁界共振で結合された第二の送信側共鳴器１０８ａおよび第二の受信側共鳴器１０８ｂで構成され、第二の変調信号が第二の送信側共鳴器１０８ａに入力されるように変調部１７０に接続された第二の電磁共鳴結合器１０８と、（７）第一の受信側共鳴器１０７ｂに接続された少なくとも一つのダイオード（ここでは、第一の正整流ダイオード１２１、第一の負整流ダイオード１２２）を有し、第一の変調信号を復調することによって第一の復調信号を生成して出力端子に出力する第一の整流回路１７１と、（８）第二の受信側共鳴器１０８ｂに接続された少なくとも一つのダイオード（ここでは、第二の正整流ダイオード１２３、第二の負整流ダイオード１２４）を有し、第二の変調信号を復調することによって第二の復調信号を生成して出力端子に出力する第二の整流回路１７２と、（９）出力信号端子１５１と出力グラウンド端子１５２との間に接続されたプルダウン抵抗１３５とを備える。ここで、出力信号端子１５１は、パワー半導体スイッチング素子１６１のゲート端子と接続され、出力グラウンド端子１５２は、パワー半導体スイッチング素子１６１のソース端子と接続されている。
なお、正整流ダイオードとは、このゲート駆動回路１０１からパワー半導体スイッチング素子１６１へ電流が流れる方向に入力信号を整流するように接続されたダイオードである。また負整流ダイオードとは、パワー半導体スイッチング素子１６１からゲート駆動回路１０１へ電流が流れる方向に入力信号を整流するように接続されたダイオードである。
本実施の形態では、変調部１７０は、さらに、入力信号端子１４１に接続された第一の混合回路１０４および第二の混合回路１０５有する。第一の混合回路１０４は、入力端子に入力された制御信号で第一の発振回路１０２から出力された発振信号を変調することで第一の変調信号を生成する。一方、第二の混合回路１０５は、入力端子に入力された制御信号で第二の発振回路１０３から出力された発振信号を変調することで第二の変調信号を生成する。
このゲート駆動回路１０１の出力端子からは、入力された制御信号の論理値（第一の論理値；オン状態（ここでは、Ｈｉｇｈ）、および、第二の論理値；オフ状態（ここでは、Ｌｏｗ））に対応して、パワー半導体スイッチング素子１６１をオンさせるオン信号とオフさせるオフ信号とが出力される。ここで、オン信号は、出力信号端子１５１の電位が出力グラウンド端子１５２の電位より高く、一方、オフ信号は、出力信号端子１５１の電位が出力グラウンド端子１５２の電位より低い。そして、出力端子からオン信号が出力される直前に、出力信号端子１５１と出力グラウンド端子１５２との間の電圧がゼロとなる。
なお、このゲート駆動回路１０１は、１チップの集積回路として実現されていてもよいし、パワー半導体スイッチング素子１６１とともに１チップの集積回路として実現されてもよい。
以下、このゲート駆動回路１０１の詳細な構成を説明する。
実施の形態１のゲート駆動回路１０１は、第一の発振回路１０２と、第二の発振回路１０３と、第一の混合回路１０４と、第二の混合回路１０５と、反転回路１０６と、第一の電磁共鳴結合器１０７と、第二の電磁共鳴結合器１０８と、第一の整流回路１７１と、第二の整流回路１７２と、第一のコンデンサ１３１と、第二のコンデンサ１３２と、プルダウン抵抗１３５とを備えている。第一の整流回路１７１は第一の正整流ダイオード１２１と第一の負整流ダイオード１２２とで構成される。第二の整流回路１７２は第二の正整流ダイオード１２３と第二の負整流ダイオード１２４とで構成される。実施の形態１のゲート駆動回路１０１では、入力グラウンド端子１４２を基準として入力信号端子１４１からＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）等の制御信号（以下、「入力信号」ともいう。）が入力され、出力端子にパワー半導体スイッチング素子１６１が接続されている。図中の出力信号端子１５１と、出力グラウンド端子１５２とは、出力端子を構成している。出力信号端子１５１は、パワー半導体スイッチング素子１６１のゲート端子に接続されている。出力グラウンド端子１５２は、パワー半導体スイッチング素子１６１のソース端子に接続されている。
このゲート駆動回路１０１は、入力信号に応じて、パワー半導体スイッチング素子１６１のゲートに電圧を発生し、パワー半導体スイッチング素子１６１のオンオフを制御する信号絶縁機能を有する信号伝送回路である。
ゲート駆動回路１０１の入力信号端子１４１は、第一の混合回路１０４と、反転回路１０６を経由して第二の混合回路１０５とに接続されている。ここで、混合回路とは、入力された２つの信号の周波数の和または差の周波数の持つ信号を出力する演算回路であって、ダブルバランスミキサー、シングルエンドダイオードミキサー、ダブルバランスドダイオードミキサー、ギルバートセルミキサー、他のアクティブミキサーなどがある。ここで、ミキサーは、差動ミキサーであってよい。たとえば、第一の混合回路１０４と第二の混合回路１０５とを、ひとつの差動入力・差動出力型の差動ミキサーで置き換えてもよい。反転回路１０６とは、インバータ（ＮＯＴ）回路とも呼ばれ、入力信号の極性（または論理値）を反転する機能を有する。
第一の発振回路１０２の出力は第一の混合回路１０４の入力に接続されている。第二の発振回路１０３の出力は第二の混合回路１０５の入力に接続されている。ここで、発振回路とは、ある特定の周波数の継続した交流信号（つまり、発振信号）を生成、出力する回路である。
なお、第一の発振回路１０２および第二の発振回路１０３は、シングルエンド出力形式の発振回路であるが、差動出力形式の発振回路であってもよい。つまり、差動の第一の発振信号および第二の発振信号を出力する発振回路であってもよい。差動出力形式の発振回路であると、出力された２つの発振信号で位相が異なる（反転している）ため、２つの発振信号が伝送される２つの経路での信号の干渉が少ない。このため、混合回路からは、良好な出力波形が得られる。
ここで第一の発振回路１０２および第二の発振回路１０３の発振周波数は入力信号の周波数より高い周波数である。例えば、入力信号であるＰＷＭ信号のキャリア周波数は１０ｋＨｚ程度がよく用いられており、パルス波形は１ＭＨｚ程度である。一方、第一の発振回路１０２の発振周波数と第二の発振回路１０３の発振周波数は５．８ＧＨｚとしている。なお、第一の発振回路１０２の発振周波数と第二の発振回路１０３の発振周波数は異なった周波数であってもよい。異なった発振周波数を用いた方が信号の混信を少なくすることができる。このため、混合回路から良好な出力波形が得られる。このとき、第一の発振回路１０２および第二の発振回路１０３の発振周波数は５．８ＧＨｚ以外であってよいが、入力信号を十分に変調するために、発振周波数は高周波である１００ＭＨｚ以上が望ましい。
第一の発振回路１０２の発振周波数は第一の電磁共鳴結合器１０７の伝送周波数（動作周波数、あるいは、共鳴周波数）に適するように設計されており、同様に、第二の発振回路１０３の発振周波数は第二の電磁共鳴結合器１０８の伝送周波数と一致するように設計されている。
第一の混合回路１０４の出力と、第一の送信側共鳴器１０７ａとが接続されており、第二の混合回路１０５の出力と、第二の送信側共鳴器１０８ａとが接続されている。第一の電磁共鳴結合器１０７および第二の電磁共鳴結合器１０８は、図１５に示されるようなオープンリング型電磁共鳴結合器であり、電磁共鳴結合器の送信側共鳴器から受信側共鳴器へ、非接触で５．８ＧＨｚの周波数の信号を伝送できるよう設計されている。このようなオープンリング型電磁共鳴結合器を用いることで、電磁共鳴結合器を非常に小さくでき、さらに半導体チップへの集積化も可能となる。なお、第一の電磁共鳴結合器１０７および第二の電磁共鳴結合器１０８は、図１５のようなオープンリング型電磁共鳴結合器としたが、その他の形状（クローズドリング型、スパイラル型等）の電磁共鳴結合器であってもよい。
第一の受信側共鳴器１０７ｂは２つのダイオードで構成される第一の整流回路１７１に接続されている。第一の正整流ダイオード１２１は、そのアノードと第一の受信側共鳴器１０７ｂとが接続されており、そのカソードとゲート駆動回路１０１の出力信号端子１５１とが接続されている。第一の負整流ダイオード１２２は、そのカソードと第一の受信側共鳴器１０７ｂとが接続されており、そのアノードとゲート駆動回路１０１の出力グラウンド端子１５２とが接続されている。
一方、第二の受信側共鳴器１０８ｂは２つのダイオードで構成される第二の整流回路１７２に接続されている。第二の正整流ダイオード１２３は、そのアノードと第二の受信側共鳴器１０８ｂとが接続されており、そのカソードとゲート駆動回路１０１の出力グラウンド端子１５２とが接続されている。第二の負整流ダイオード１２４は、そのカソードと第二の受信側共鳴器１０８ｂとが接続されており、そのアノードとゲート駆動回路１０１の出力信号端子１５１とが接続されている。
なお、本実施の形態１において、第一の負整流ダイオード１２２と第二の正整流ダイオード１２３とは、必ずしも、設けられていなくてもよい。
さらに出力信号端子１５１と出力グラウンド端子１５２との間には第一のコンデンサ１３１、第二のコンデンサ１３２およびプルダウン抵抗１３５が並列となるように接続されている。なお、第一のコンデンサ１３１と第二のコンデンサ１３２とは、別々の独立したコンデンサであるが、１つにまとめられた１個のコンデンサであってもよい。
プルダウン抵抗１３５は、ゲート駆動回路１０１の出力端子に様々な負荷（刻々と変化する負荷）が接続された場合でも、整流回路（第一の整流回路１７１、第二の整流回路１７２）の出力側のインピーダンスを安定させる役目を果たしている。これにより、出力端子において、良好な出力信号が得られる。しかし、プルダウン抵抗１３５は無くてもゲート駆動回路１０１は動作する。
また、第一の電磁共鳴結合器１０７および第二の電磁共鳴結合器１０８がもつインダクタンスとキャパシタンス（ＬＣ成分）として、本実施の形態のように独立した素子（第一の電磁共鳴結合器１０７および第二の電磁共鳴結合器１０８）で実現するのではなく、第一の発振回路１０２または第二の発振回路１０３が有するインダクタンスとキャパシタンス（ＬＣ成分）で代用することもできる。
また、第一の受信側共鳴器１０７ｂのグラウンドは出力グラウンド端子１５２に接続されてもよい。同様に、第二の受信側共鳴器１０８ｂのグラウンドは、出力グラウンド端子１５２に接続されてもよい。
さらに、第一の発振回路１０２と第一の混合回路１０４との間、または第二の発振回路１０３と第二の混合回路１０５との間には、信号の直流成分をカットする容量結合を実現するカップリングコンデンサが接続されていてもよい。同様に第一の混合回路１０４と第一の電磁共鳴結合器１０７との間、または第二の混合回路１０５と第二の電磁共鳴結合器１０８との間には、信号の直流成分をカットする容量結合を実現するカップリングコンデンサが接続されていてもよい。また、第一の電磁共鳴結合器１０７と第一の整流回路１７１との間、第二の電磁共鳴結合器１０８と第二の整流回路１７２との間は、信号の直流成分をカットする容量結合を実現するカップリングコンデンサが接続されていてもよい。
次に、以上のように構成された本実施の形態１におけるゲート駆動回路１０１の動作について、図１に示された信号波形を用いて説明する。
図１に、入力信号の波形、Ａ点での第一の変調信号の波形、Ｂ点での第二の変調信号の波形、第二の電磁共鳴結合器１０８を通過する信号がない場合のＣ点での第一の復調信号の波形、第一の電磁共鳴結合器１０７を通過する信号がない場合のＤ点での第二の復調信号の波形、および出力信号端子１５１・出力グラウンド端子１５２間の出力信号の波形を示す。各波形は経過時間に対する電圧波形である。出力波形は出力グラウンド端子１５２を基準電圧として出力信号端子１５１をプラスとする電圧波形である。
ゲート駆動回路１０１の入力信号端子１４１にＰＷＭ信号等の入力信号が入力されると、入力信号は第一の混合回路１０４と、反転回路１０６を介して第二の混合回路１０５に入力される。第一の混合回路１０４に入力信号が入力されると、第一の混合回路１０４において、入力信号と第一の発振回路１０２からの発振信号とが混合される。つまり、入力信号が入力されると第一の発振回路１０２の発振周波数をもつ信号が変調信号として、第一の混合回路１０４から出力される。第一の混合回路１０４の出力（Ａ点における第一の変調信号）の波形を図１内に明記している。これと同時に、入力信号は反転回路１０６を介して第二の混合回路１０５に入力されており、同様に、入力信号が第二の発振回路１０３の発振周波数をもつ発振信号が変調された変調信号が、第二の混合回路１０５から出力（Ｂ点における第二の変調信号として出力）される。このとき、入力信号は反転回路１０６を通過しているので、第二の混合回路１０５に、入力信号が反転した波形の信号が入力されている。これにより、第一の混合回路１０４から出力された第一の変調信号の波形と、第二の混合回路１０５から出力された第二の変調信号の波形とは、交互に反転した（位相が１８０度異なる）関係となる。図１内のＡ点での第一の変調信号の波形と、Ｂ点での第二の変調信号の波形との関係から分かるように、第一の混合回路１０４から第一の変調信号が出力されている時には、第二の混合回路１０５からの第二の変調信号は出力されないこととなる。なお、第二の混合回路１０５に波形を反転する機能を持たせることも可能であり、その場合は、反転回路１０６は不要である。また、第一の混合回路１０４および第二の混合回路１０５は、それぞれ第一の発振回路１０２および第二の発振回路１０３からの出力に対する制御スイッチ回路として機能しており、第一の混合回路１０４および第二の混合回路１０５はスイッチング回路で実現してもよい。
次に、第一の混合回路１０４から出力された第一の変調信号は、第一の電磁共鳴結合器１０７に入力される。このように、入力端子に入力された入力信号は、５．８ＧＨｚの高い周波数の変調信号（第一の変調信号）に変換されているので、高い動作周波数で動作する第一の電磁共鳴結合器１０７を介して非接触で信号が伝播されることとなる。よって、電磁共鳴結合による高い伝送効率で、第一の受信側共鳴器１０７ｂに第一の変調信号が出力される。このように、本実施の形態１では、電磁共鳴結合器を使用しており、送信側共鳴器と受信側共鳴器とで強く結合しているため、外部への放射ノイズが非常に少なく、また、逆にノイズの影響も受けにくい。このため、良好な出力波形が得られる。
第一の電磁共鳴結合器１０７から出力された第一の変調信号は第一の整流回路１７１に入力さており、その後に続いて接続されている第一のコンデンサ１３１により、５．８ＧＨｚの高い周波数の信号は整流される。この過程で、第一の変調信号は包絡線検波されるので、高周波成分が取り除かれ、元の入力信号（低周波の波形）に復調される。第一の整流回路１７１で整流されたＣ点での第一の復調信号の波形を図１内に示している。このとき、第一の正整流ダイオード１２１のカソードは出力信号端子１５１に接続されており、第一の負整流ダイオード１２２のアノードは出力グラウンド端子１５２に接続されている。これにより、入力信号がオン状態のときに（つまり、入力信号が第一の論理値、ここでは、Ｈｉｇｈのときに）、出力グラウンド端子１５２での電圧に対して、出力信号端子１５１での電圧が正となる電圧が発生する。
このように、ゲート駆動回路１０１の入力と出力とは、第一の電磁共鳴結合器１０７を介しているので、絶縁された状態であり、出力グラウンド端子１５２での電圧をフローティングとすることができ、その場合でも出力信号端子１５１と出力グラウンド端子１５２との間に電圧を供給できる。しかし、もし、入力信号のオン状態を伝送する回路（第一の経路）だけでゲート駆動回路を構成した場合には、ゲート駆動回路の出力端子に接続されているパワー半導体スイッチング素子１６１にゲート電圧を供給できるが、入力信号がオフとなったときに（入力信号が第二の論理値、ここでは、Ｌｏｗのときに）、その供給したゲート電流を引き抜くことができない。そのため、本実施の形態１では、第二の発振回路１０３、第二の混合回路１０５、第二の電磁共鳴結合器１０８、第二の整流回路１７２で構成される第二の経路を設け、これによって、入力信号がオフ状態のときに出力信号端子１５１と出力グラウンド端子１５２との間での電圧を負とする電力を供給する。
第二の混合回路１０５から出力された第二の変調信号は、第二の電磁共鳴結合器１０８を介して第二の整流回路１７２に非接触で伝送される。第二の電磁共鳴結合器１０８から出力された第二の変調信号は、第二の整流回路１７２と、その後に続いて接続されている第二のコンデンサ１３２とにより、５．８ＧＨｚの高い周波数の信号は整流される。この過程で、第二の変調信号は包絡線検波されるので、高周波成分が取り除かれ、元の入力信号（低周波の波形）に復調される。
第二の整流回路１７２で整流されたＤ点での第二の復調信号の波形を図１内に示している。ここで、第一の整流回路１７１とは反対に、第二の正整流ダイオード１２３のカソードは出力グラウンド端子１５２に接続されており、第二の負整流ダイオード１２４のアノードは出力信号端子１５１に接続されている。これにより、入力信号がオフ状態のときに、出力グラウンド端子１５２に、出力信号端子１５１での電圧に対して、正となる電圧が発生する。つまり、入力信号がオフ状態のときには、出力端子に接続されているパワー半導体スイッチング素子１６１のゲート端子に負の電圧が印加される。そのため、入力信号がオンからオフになるときにパワー半導体スイッチング素子１６１のゲートにチャージされていた電荷を引き抜くことができ、非常に短いターンオフ時間のスイッチング動作を実現することができる。
なお、本実施の形態１のゲート駆動回路１０１の第一の整流回路１７１は、図１では、第一の正整流ダイオード１２１と第一の負整流ダイオード１２２で構成されたが、図２Ａ〜図２Ｆのような構成であってもよい。これらの変形例に係る整流回路は、以降で述べるその他の実施の形態における整流回路としても適用できる。
図２Ａに示される整流回路は全波整流回路である。第一の受信側共鳴器１０７ｂの出力は、第一の正整流ダイオード１２１のアノード、および、第一の負整流ダイオード１２２のカソードに接続されている。第一の正整流ダイオード１２１のカソードは出力信号端子１５１に接続されており、第一の負整流ダイオード１２２のアノードは出力グラウンド端子１５２に接続されている。また、第一の受信側共鳴器１０７ｂのグラウンド１０９は、第三の正整流ダイオード１２５のアノード、および、第三の負整流ダイオード１２６のカソードに接続されている。第三の正整流ダイオード１２５のカソードは出力信号端子１５１に接続されており、第三の負整流ダイオード１２６のアノードは出力グラウンド端子１５２に接続されている。このような構成とすることで、整流効率を向上させることができる。
図２Ｂに示される整流回路は、図２Ａの整流回路において、第一の負整流ダイオード１２２および第三の正整流ダイオード１２５を取り除いた構成を備える。つまり、この整流回路は、第一の正整流ダイオード１２１と第三の負整流ダイオード１２６で構成される。なお、この構成とは逆に、図２Ｄに示されるように、図２Ａの整流回路において、第一の正整流ダイオード１２１と第三の負整流ダイオード１２６とを取り除いた構成であってもよい。
図２Ｃに示される整流回路は、図２Ａの整流回路において、第一の負整流ダイオード１２２と第三の負整流ダイオード１２６とを取り除き、かつ、第三の正整流ダイオード１２５の両端をショートさせた構成を備える。なお、この構成とは逆に、図２Ｅに示されるように、図２Ａの第一の整流回路において、第一の負整流ダイオード１２２と第三の正整流ダイオード１２５とを取り除き、かつ、第三の負整流ダイオード１２６をショートした構成であってもよい。
図２Ｆに示される整流回路では、第一の受信側共鳴器１０７ｂの出力は、第三のコンデンサ１８０の一端に接続されている。第三のコンデンサ１８０の他端は、第一の負整流ダイオード１２２のカソードおよび第一のインダクタ１８１の一端と接続されている。第一のインダクタ１８１は、第一の受信側共鳴器１０７ｂから出力される第一の変調信号がもつ波長の１／４の長さに対応したインダクタンスを有する。その第一のインダクタ１８１の他端は、出力信号端子１５１および第一のコンデンサ１３１の一端と接続されている。第一の受信側共鳴器１０７ｂのグラウンド１０９は、第一の負整流ダイオード１２２のアノード、第一のコンデンサ１３１の他端および出力グラウンド端子１５２に接続されている。このような構成であっても、整流効率を向上させることができる。
なお、図２Ａ〜図２Ｆに示される整流回路は、第一の整流回路１７１に代わる回路であるだけでなく、第二の整流回路１７２に代わる回路でもある。さらに、第一の整流回路１７１および第二の整流回路１７２は、必ずしも、同じ回路構成を備えなくてもよい。
以上のように、本実施の形態１におけるゲート駆動回路１０１は、入力信号のオン状態を非接触で伝送する第一の電磁共鳴結合器１０７を含む第一の系統の回路だけでなく、入力信号のオフ状態を非接触で伝送する第二の電磁共鳴結合器１０８を含む第二の系統の回路をも備えるので、立ち上がり時間だけでなく、立ち下がり時間も短い駆動信号を出力することができる。これにより、非接触伝送部に電磁共鳴結合器を用いたゲート駆動回路、つまり、外部絶縁電源が不要（低消費電力）で、かつ、小型の信号絶縁型のゲート駆動回路が実現される。
次に、本実施の形態１のゲート駆動回路１０１において、部品点数を減らした、実施の形態１の変形例におけるゲート駆動回路３０１の構成および機能について、図３、図４を用いて説明する。
図３のゲート駆動回路３０１は、実施の形態１のゲート駆動回路１０１の第一の発振回路１０２と第二の発振回路１０３とをまとめることで、発振回路として、第一の発振回路３０２のみを備える。つまり、このゲート駆動回路３０１は、入力された２値の制御信号に応じて、パワー半導体スイッチング素子３６１のゲート端子を駆動する信号を生成する回路であって、入力端子（入力信号端子３４１、入力グラウンド端子３４２）、反転回路３０６、変調部３７０（第一の発振回路３０２、第一の混合回路３０４、第二の混合回路３０５）、第一の電磁共鳴結合器３０７（第一の送信側共鳴器３０７ａ、第一の受信側共鳴器３０７ｂ）、第二の電磁共鳴結合器３０８（第二の送信側共鳴器３０８ａ、第二の受信側共鳴器３０８ｂ）、第一の整流回路３７１（第一の正整流ダイオード３２１、第一の負整流ダイオード３２２）、第二の整流回路３７２（第二の正整流ダイオード３２３、第二の負整流ダイオード３２４）、コンデンサ（第一のコンデンサ３３１、第二のコンデンサ３３２）、プルダウン抵抗３３５、および、出力端子（出力信号端子３５１、出力グラウンド端子３５２）を備える。
なお、実施の形態１と同一名称の構成要素については、同一機能を有する。以降の説明においても同様である。よって、同一名称の構成要素についての説明を省略する。
このような構成により、図３のゲート駆動回路３０１は、上記の実施の形態１のゲート駆動回路１０１と同じ動作を行うが、回路の部品点数を減らすことができている。この構成によれば、２つの系統の回路において、共通の発振周波数を用いているため、その他の構成部品を同じ回路で設計することができ、ゲート駆動回路３０１の作製が容易になる。さらに、第一の発振回路３０２を差動出力型の発振回路し、差動出力の一方の発振信号で第一の変調信号を生成し、差動出力の他方の発振信号で第二の変調信号を生成することで、第一の電磁共鳴結合器３０７を通過する経路と、第二の電磁共鳴結合器３０８を通過する経路の２つの経路間で干渉が少なく、良好な動作を実現することができる。
さらに、図４のような構成とすることで、ゲート駆動回路の部品点数を減らすことができる。図４のゲート駆動回路４０１では、実施の形態１のゲート駆動回路１０１において、第二の発振回路１０３と、第一の混合回路１０４、第二の混合回路１０５、反転回路１０６を取り除き、経路切り替え回路４１１を用いた構造としている。つまり、このゲート駆動回路４０１は、入力された２値の制御信号に応じて、パワー半導体スイッチング素子４６１のゲート端子を駆動する信号を生成する回路であって、入力端子（入力信号端子４４１、入力グラウンド端子４４２）、変調部４７０（第一の発振回路４０２、経路切り替え回路４１１）、第一の電磁共鳴結合器４０７（第一の送信側共鳴器４０７ａ、第一の受信側共鳴器４０７ｂ）、第二の電磁共鳴結合器４０８（第二の送信側共鳴器４０８ａ、第二の受信側共鳴器４０８ｂ）、第一の整流回路４７１（第一の正整流ダイオード４２１、第一の負整流ダイオード４２２）、第二の整流回路４７２（第二の正整流ダイオード４２３、第二の負整流ダイオード４２４）、コンデンサ（第一のコンデンサ４３１、第二のコンデンサ４３２）、プルダウン抵抗４３５、および、出力端子（出力信号端子４５１、出力グラウンド端子４５２）を備える。
第一の発振回路４０２の出力は、経路切り替え回路４１１の入力に接続されている。経路切り替え回路４１１は、２つの出力経路を有し、それぞれ第一の電磁共鳴結合器４０７と第二の電磁共鳴結合器４０８に接続されている。ゲート駆動回路４０１の入力信号端子４４１に入力されたＰＷＭなどの入力信号は、経路切り替え回路４１１の制御端子に入力される。ここで、経路切り替え回路４１１とは、経路切り替え回路４１１の制御端子に信号が入力されることで、配線の経路を切り替える回路で、ＳＰＤＴ（Ｓｉｎｇｌｅ Ｐｏｌｅ Ｄｏｕｂｌｅ Ｔｈｒｏｗ）スイッチと言われる回路である。つまり、経路切り替え回路４１１は、入力信号端子４４１に入力された入力信号に基づいて、第一の発振回路４０２から出力された発振信号を２つの出力経路のいずれかに振り分ける。このような経路切り替え回路４１１は、高周波信号用の切り替え回路であり、例えば、配線の容量やインダクタンスを変化させ、特定の周波数でオープンにする回路や、ＲＦ−ＭＥＭＳ等で実現できる。
ここでは、経路切り替え回路４１１の制御端子に入力信号が入力された（オン状態の）場合に、第一の発振回路４０２からの発振信号が第一の電磁共鳴結合器４０７へ出力されるが、第二の電磁共鳴結合器４０８へは出力されない。また、経路切り替え回路４１１の制御端子に入力信号が入力されていない（オフ状態の）場合には、反対に第一の発振回路４０２からの発振信号が第一の電磁共鳴結合器４０７へ出力されず、第二の電磁共鳴結合器４０８へ出力される。このような構成とすることで、この変形例におけるゲート駆動回路４０１は、混合回路や、２つの発振回路が無くても、実施の形態１のゲート駆動回路１０１と同じ動作をすることができる。
さらに、部品点数を削減したゲート駆動回路として、図５の構成のゲート駆動回路５０１とすることができる。図５のゲート駆動回路５０１では、図１の実施の形態１のゲート駆動回路１０１において、第二の混合回路１０５がない構成としている。つまり、このゲート駆動回路５０１は、入力された２値の制御信号に応じて、パワー半導体スイッチング素子５６１のゲート端子を駆動する信号を生成する回路であって、入力端子（入力信号端子５４１、入力グラウンド端子５４２）、変調部５７０（第一の発振回路５０２、第二の発振回路５０３、第一の混合回路５０４）、第一の電磁共鳴結合器５０７（第一の送信側共鳴器５０７ａ、第一の受信側共鳴器５０７ｂ）、第二の電磁共鳴結合器５０８（第二の送信側共鳴器５０８ａ、第二の受信側共鳴器５０８ｂ）、第一の整流回路５７１（第一の正整流ダイオード５２１、第一の負整流ダイオード５２２）、第二の整流回路５７２（第二の正整流ダイオード５２３、第二の負整流ダイオード５２４）、コンデンサ（第一のコンデンサ５３１、第二のコンデンサ５３２）、プルダウン抵抗５３５、および、出力端子（出力信号端子５５１、出力グラウンド端子５５２）を備える。
このようなゲート駆動回路５０１では、ゲート駆動回路５０１の入力信号端子５４１に入力された入力信号は、第一の混合回路５０４のみに入力される。第二の発振回路５０３は直接、第二の電磁共鳴結合器５０８に接続されている。つまり、図５内のＢ点での変調信号の波形のように、第二の発振回路５０３から出力された発振信号は変調されることなく、直接、第二の電磁共鳴結合器５０８に入力される。このため、第二の電磁共鳴結合器５０８を通過した信号によって常に、出力信号端子５５１と出力グラウンド端子５５２との間に負の電圧を供給することになる。これにより、出力端子には、常に負の出力電圧を供給しているため、第一の電磁共鳴結合器５０７を通過して発生する電圧と組み合わさって（つまり、重畳されて）、図５内の出力信号の波形のような出力波形が発生する。よって、ゲート駆動回路５０１の出力がオン状態からオフ状態になるときに、パワー半導体スイッチング素子５６１のゲート端子の電圧が負とすることができる。つまり、ゲート駆動回路５０１の出力信号の立ち下り時間を短くすることができる。なお、第二の発振回路５０３を省き、第一の発振回路５０２からの発振信号を第二の電磁共鳴結合器５０８に入力してもよい。
なお、本実施の形態１のゲート駆動回路１０１の動作では、図１における入力信号の波形、Ａ点での第一の変調信号の波形、Ｂ点での第二の変調信号の波形、Ｃ点での第一の復調信号の波形、Ｄ点での第二の復調信号の波形、出力端子での出力信号の波形により、各経路および、各点での波形の関係（タイミング）を示した。そして、実施の形態１のゲート駆動回路１０１では、２つの経路（入力信号のオン状態を伝送する第一の経路とオフ状態を伝送する第二の経路）で信号が反転する関係（つまり、オンとオフの関係、あるいは、ＨｉｇｈとＬｏｗの関係）であるとしたが、その他の波形関係となるように、１周期の間に、出力波形を変化させてもよい。例えば、図６のような波形関係とすることができる。図６において、Ａ点での第一の変調信号がオンからオフになった直後に、Ｂ点での第二の変調信号がオンとなり、その後、すぐに（あるいは、一定時間の経過後に）、Ｂ点での変調信号がオフとなる。つまり、Ｂ点での変調信号はオンとなった後、Ａ点の変調信号がオフからオンとなる前に、オフに戻る。このような波形の関係でも問題なく動作する理由は次の通りである。
つまり、実施の形態１のゲート駆動回路１０１からの出力をオンからオフにする時、出力グラウンド端子での電圧を、出力信号端子での電圧に対して正の電圧とすることで、立ち下がり時間を改善できることを説明した。立ち下り時間を改善するためには、出力がオン状態からオフ状態になる短い時間のみに負電圧とするようにすればよいため、図６のようなＡ点とＢ点での変調信号の波形のタイミングとすることで、ゲート駆動回路の出力の立ち下り時間を改善することができる。このような構成とすることで、さらに、ゲート駆動回路の出力がオフ状態からオン状態になる直前には、負の電圧が印加されていないため、立ち上がり時間も改善できる。
（実施の形態２）
次に、本発明に係るゲート駆動回路の実施の形態２について説明する。
実施の形態１のゲート駆動回路１０１においては、第一の混合回路１０４と第二の混合回路１０５を用いて、それぞれ、第一の発振回路１０２からの第一の発振信号および第二の発振回路１０３からの発振信号を変調して、第一の変調信号および第二の変調信号を生成した。このとき、第一の混合回路１０４と第二の混合回路１０５はスイッチ回路として機能すると説明した。そこで、実施の形態２では、混合回路の代わりにスイッチ回路で構成した場合のゲート駆動回路７０１について、図７のブロック図を用いて説明する。
実施の形態２のゲート駆動回路７０１では、実施の形態１のゲート駆動回路１０１で用いた第一の混合回路１０４と第二の混合回路１０５の代わりに、第一のスイッチ回路７０４と第二のスイッチ回路７０５で構成される。また、実施の形態２のゲート駆動回路７０１では、増幅回路７２５を備えており、さらに、第二の発振回路１０３を用いず、第一の発振回路７０２のみを用いている。なお、スイッチ回路は、入力された制御信号に基づいて、入力された入力信号を変化させることができるので、混合回路の一例とも言える。
つまり、このゲート駆動回路７０１は、入力された２値の制御信号に応じて、パワー半導体スイッチング素子７６１のゲート端子を駆動する信号を生成する回路であって、入力端子（入力信号端子７４１、入力グラウンド端子７４２）、変調部７７０（第一の発振回路７０２、第一のスイッチ回路７０４、第二のスイッチ回路７０５）、増幅回路７２５、第一の電磁共鳴結合器７０７（第一の送信側共鳴器７０７ａ、第一の受信側共鳴器７０７ｂ）、第二の電磁共鳴結合器７０８（第二の送信側共鳴器７０８ａ、第二の受信側共鳴器７０８ｂ）、第一の整流回路７７１（第一の正整流ダイオード７２１、第一の負整流ダイオード７２２）、第二の整流回路７７２（第二の正整流ダイオード７２３、第二の負整流ダイオード７２４）、コンデンサ（第一のコンデンサ７３１、第二のコンデンサ７３２）、プルダウン抵抗７３５、および、出力端子（出力信号端子７５１、出力グラウンド端子７５２）を備える。
ここで、第一のスイッチ回路７０４は、より具体的には、入力信号端子７４１に接続されたゲート端子と、第一の発振回路７０２に接続されドレイン端子と、入力グラウンド端子７４２に接続されたソース端子とを有し、ドレイン端子における信号を第一の変調信号として出力するトランジスタである。また、第二のスイッチ回路７０５は、より具体的には、入力信号端子７４１に接続されゲート端子と、第一の発振回路７０２に接続されたドレイン端子と、ソース端子とを有し、ソース端子における信号を第二の変調信号として出力するトランジスタである。また、増幅回路７２５は、第一の変調信号を増幅して第一の電磁共鳴結合器７０７に出力するバッファアンプである。
より詳しくは、ゲート駆動回路７０１の入力信号が入力される入力信号端子７４１は、第一のスイッチ回路７０４と第二のスイッチ回路７０５の制御端子（ゲート端子）に接続されている。第一の発振回路７０２には２つの出力経路が設けられ、第一の発振回路７０２の出力の１つは第一のスイッチ回路７０４と増幅回路７２５とに接続されており、第一の発振回路７０２のもう１つの出力は第二のスイッチ回路７０５に接続されている。
具体的に説明すると、第一の発振回路７０２からの一つの出力は、第一のスイッチ回路７０４のドレイン端子と増幅回路７２５の入力に接続されている。増幅回路７２５の出力は第一の電磁共鳴結合器７０７の入力（第一の送信側共鳴器７０７ａ）に接続されている。第一のスイッチ回路７０４のソース端子はグラウンド（入力グラウンド端子７４２）に接続されている。
また、第一の発振回路７０２からのもう一つの出力は、第二のスイッチ回路７０５のドレイン端子に接続されており、第二のスイッチ回路７０５のソース端子は第二の電磁共鳴結合器７０８の入力に接続されている。その他の部分は、実施の形態１のゲート駆動回路１０１と同じである。
このような構成を備える実施の形態２のゲート駆動回路７０１は、実施の形態１のゲート駆動回路１０１と同様な動作をするが、入力信号に対して反転した出力信号を出力する。
本実施の形態２のゲート駆動回路７０１の入力信号端子７４１に入力信号が入力されると（オン状態（Ｈｉｇｈ）になると）、入力信号が第一のスイッチ回路７０４をオンにする。この時、第一の発振回路７０２からの出力は、第一のスイッチ回路７０４を介してグラウンドに接地されるため、第一の発振回路７０２から発振信号が出力されなくなる。これと同時に、入力信号が第二のスイッチ回路７０５に入力されることで、第二のスイッチ回路７０５がオンとなり、第一の発振回路７０２からの出力は第二のスイッチ回路７０５を介して第二の電磁共鳴結合器７０８に出力される。このため、出力信号端子７５１での電圧が出力グラウンド端子７５２での電圧に対して負の電圧となるような電圧がゲート駆動回路７０１から出力される。
逆に、入力信号がオフ状態（Ｌｏｗ）のときは、第二のスイッチ回路７０５はオフとなり、第一の発振回路７０２からの出力は第二の電磁共鳴結合器７０８に供給されない。この時、第一のスイッチ回路７０４がオフとなるので、第一の発振回路７０２からの出力は、増幅回路７２５に出力され、出力信号端子７５１に正の電圧が供給されることとなる。
このように、本実施の形態２のゲート駆動回路７０１によれば、実施の形態１におけるゲート駆動回路１０１が備える混合回路として、トランジスタ等のスイッチ回路を用いたゲート駆動回路が実現される。
なお、この実施の形態２のゲート駆動回路７０１において、増幅回路７２５を用いたが、既に述べた実施の形態１のゲート駆動回路１０１においても、実施の形態２のゲート駆動回路７０１と同様に、信号を増幅する増幅回路７２５が入っていてもよい。この時、この増幅回路７２５の出力を入力信号によって制御する構成であってもよい。
ここで、本実施の形態２を実現する具体的な回路構成例を図８に示す。図８に示されるように、第一の発振回路７０２は、電源に接続された２つのインダクタと、一つのコンデンサと、一つのトランジスタとから構成される。また、増幅回路７２５は、電源に接続されたインダクタと、一つのトランジスタとから構成される。
なお、図８では段間のコンデンサ、抵抗およびインダクタンス、並びに、スイッチング回路等のゲート端子、ドレイン端子およびソース端子などに付加される抵抗およびコンデンサ等の図示を省略している。
図９は、本実施の形態のゲート駆動回路７０１の動作（実線の波形）を示す回路シミュレーション結果である。ここでは、比較のために、電磁共鳴結合器を一つしか持たないゲート駆動回路の動作結果（破線の波形）も併せて図示されている。なお、図９は、図８のようにパワー半導体スイッチング素子７６１をゲート駆動回路７０１に接続して、ゲート駆動回路７０１への入力信号にパルス電圧が印加された場合における、パワー半導体スイッチング素子７６１におけるスイッチング波形（パワー半導体スイッチング素子７６１のソース端子での電圧波形）を示している。また、このシミュレーションでは、パワー半導体スイッチング素子７６１のドレイン端子に１００Ｖの直流電圧を印加している。図９では、ゲート駆動回路の出力がオフ状態のとき、ゲート駆動回路から負の出力電圧が出力される場合のパワー半導体スイッチング素子７６１のスイッチング波形（実線）と、ゲート駆動回路から負の出力電圧が出力されない場合のパワー半導体スイッチング素子７６１のスイッチング波形（破線）とを示す。負の出力電圧が出力されない場合とは、ゲート駆動回路７０１において、第二の系統の回路（第二のスイッチ回路７０５、第二の電磁共鳴結合器７０８、第二の正整流ダイオード７２３、第二の負整流ダイオード７２４）がないゲート駆動回路である。本シミュレーションでは、プルダウン抵抗を１０ｋΩとした。図９から分かるように、実施の形態２のゲート駆動回路７０１（つまり、図９の実線で示される波形）では、パワー半導体スイッチング素子７６１が、直流電源を短いターンオフ時間で良好にスイッチしていることが分かる。一方、負の出力電圧がない場合（つまり、破線で示される波形）は、立ち下がり時間が非常に長く、直流電源電圧を０Ｖに下げることが出来ていなことが分かる。
また、本実施の形態２のゲート駆動回路７０１と同様に、混合回路としてスイッチ回路を用いたゲート駆動回路であって、かつ、出力信号が入力信号に対して反転しないような動作をするゲート駆動回路９０１を図１０に示す。このゲート駆動回路９０１は、入力された２値の制御信号に応じて、パワー半導体スイッチング素子９６１のゲート端子を駆動する信号を生成する回路であって、入力端子（入力信号端子９４１、入力グラウンド端子９４２）、変調部９７０（第一の発振回路９０２、第一のスイッチ回路９０４、第二のスイッチ回路９０５）、増幅回路９２５、第一の電磁共鳴結合器９０７（第一の送信側共鳴器９０７ａ、第一の受信側共鳴器９０７ｂ）、第二の電磁共鳴結合器９０８（第二の送信側共鳴器９０８ａ、第二の受信側共鳴器９０８ｂ）、第一の整流回路９７１（第一の正整流ダイオード９２１、第一の負整流ダイオード９２２）、第二の整流回路９７２（第二の正整流ダイオード９２３、第二の負整流ダイオード９２４）、コンデンサ（第一のコンデンサ９３１、第二のコンデンサ９３２）、プルダウン抵抗９３５、および、出力端子（出力信号端子９５１、出力グラウンド端子９５２）を備える。
ここで、第一のスイッチ回路９０４は、より具体的には、入力信号端子９４１に接続されたゲート端子と、第一の発振回路９０２に接続されたドレイン端子と、ソース端子とを有し、ソース端子おける信号を第一の変調信号として出力するトランジスタである。また、第二のスイッチ回路９０５は、より具体的には、入力信号端子９４１に接続されたゲート端子と、第一の発振回路９０２に接続されたドレイン端子と、入力グラウンド端子９４２に接続されたソース端子とを有し、ドレイン端子における信号を第二の変調信号として出力するトランジスタである。
図１０の構成では、ゲート駆動回路９０１の入力信号が入力される入力信号端子９４１は、第一のスイッチ回路９０４と第二のスイッチ回路９０５の制御端子（ゲート端子）に接続されている。第一の発振回路９０２には２つの出力経路が設けられ、第一の発振回路９０２の出力の１つは第一のスイッチ回路９０４に接続され、第一の発振回路９０２のもう１つの出力は第二のスイッチ回路９０５と第二の電磁共鳴結合器９０８とに接続されている。
つまり、第一の発振回路９０２からの一つの出力は、第一のスイッチ回路９０４のドレイン端子に接続されている。第一のスイッチ回路９０４のソース端子は増幅回路９２５の入力に接続されている。増幅回路９２５の出力は第一の送信側共鳴器９０７ａに接続されている。
また、第一の発振回路９０２からのもう一つの出力は、第二のスイッチ回路９０５のドレイン端子と第二の電磁共鳴結合器９０８の入力（第二の送信側共鳴器９０８ａ）に接続されている。第二のスイッチ回路９０５のソース端子はグラウンド（入力グラウンド端子９４２）に接続されている。その他の部分は実施の形態２のゲート駆動回路７０１と同じである。
このような構成とすることで、混合回路としてスイッチング素子を用いることで、実施の形態１のゲート駆動回路１０１と同様な動作をするゲート駆動回路９０１を実現することができる。
（実施の形態３）
次に、本発明に係るゲート駆動回路の実施の形態３について説明する。
実施の形態３のゲート駆動回路１１０１について、図１１を用いて説明する。実施の形態３のゲート駆動回路１１０１は、実施の形態１のゲート駆動回路１０１において、反転回路１０６および第二の混合回路１０５に代えて第二のスイッチ回路１１０５が用いられ、第二の整流回路１７２に代えて、第二の正整流ダイオード１１２３、第三のスイッチ回路（第三のトランジスタ）１１２４および第二のコンデンサ１１３２からなる回路を備える。
つまり、このゲート駆動回路１１０１は、入力された２値の制御信号に応じて、パワー半導体スイッチング素子１１６１のゲート端子を駆動する信号を生成する回路であって、入力端子（入力信号端子１１４１、入力グラウンド端子１１４２）、変調部１１７０（第一の発振回路１１０２、第一の混合回路１１０４、第二のスイッチ回路１１０５）、第一の電磁共鳴結合器１１０７（第一の送信側共鳴器１１０７ａ、第一の受信側共鳴器１１０７ｂ）、第二の電磁共鳴結合器１１０８（第二の送信側共鳴器１１０８ａ、第二の受信側共鳴器１１０８ｂ）、第一の整流回路１１７１（第一の正整流ダイオード１１２１、第一の負整流ダイオード１１２２）、第二の整流回路１１７２（第二の正整流ダイオード１１２３、第二のコンデンサ１１３２、第三のスイッチ回路１１２４）、コンデンサ（第一のコンデンサ１１３１）、プルダウン抵抗１１３５、および、出力端子（出力信号端子１１５１、出力グラウンド端子１１５２）を備える。
本実施の形態３のゲート駆動回路１１０１の入力信号が入力される入力信号端子１１４１は、第一の混合回路１１０４と第二のスイッチ回路１１０５の制御端子（ゲート端子）に接続されている。第二の発振回路１１０３は、第二の送信側共鳴器１１０８ａに接続されている。また、第二の発振回路１１０３は、第二のスイッチ回路１１０５のドレイン端子に接続されている。第二のスイッチ回路１１０５のソース端子はグラウンドに接地されている。第二の受信側共鳴器１１０８ｂと第二の正整流ダイオード１１２３のアノード端子とが接続されている。さらに第二の正整流ダイオード１１２３のカソード端子と第三のスイッチ回路１１２４の制御端子（ゲート端子）とが接続されている。第三のスイッチ回路１１２４のドレインはプルダウン抵抗１１３５を介して出力信号端子１１５１に接続されている。第三のスイッチ回路１１２４のソース端子は、出力グラウンド端子１１５２に接続されている。この時、プルダウン抵抗１１３５は非常に小さくてよく、１Ω以下でよい。
本実施の形態３におけるゲート駆動回路１１０１の動作について説明する。ここで、図１１内に、入力信号の波形、Ａ点での第一の変調信号の波形、Ｂ点での第二の変調信号の波形、Ｃ点での第一の復調信号の波形、Ｅ点での第二の復調信号波形、および出力信号端子１１５１・出力グラウンド端子１１５２間の出力信号の波形を示す。各波形は経過時間に対する電圧波形である。出力波形は出力グラウンド端子１１５２を基準電圧として出力信号端子１１５１をプラスとする電圧波形である。
第一の電磁共鳴結合器１１０７を介した経路（第一の経路の回路）の動作については、実施の形態１と同様なので省略する。
本実施の形態３のゲート駆動回路１１０１の入力信号端子１１４１に入力信号が入力されると、入力信号は第一の混合回路１１０４に入力されると同時に、第二のスイッチ回路１１０５のゲート端子に入力される。この第二のスイッチ回路１１０５は第二の発振回路１１０３の出力に接続されている。第二のスイッチ回路１１０５のゲート端子に電圧が印加されると、第二の発振回路１１０３の出力がグラウンドにショートされる。このため、第二の発振回路１１０３からの発振信号は遮断されることとなる。つまり、入力信号（オン状態（Ｈｉｇｈ））が第二のスイッチ回路１１０５のゲート端子に入力されると、第二の発振回路１１０３の出力が停止するため、Ｂ点での第二の変調信号の波形は、Ａ点での第一の変調信号の波形が反転した形となる。第二のスイッチ回路１１０５で変調された第二の変調信号は、第二の電磁共鳴結合器１１０８に入力され、第二の受信側共鳴器１０８ｂに非接触で伝送される。第二の受信側共鳴器１０８ｂから出力された第二の変調信号は、第二の正整流ダイオード１１２３で整流されて、第二の復調信号に復調される。第二の正整流ダイオード１１２３で復調された第二の復調信号は、第三のスイッチ回路１１２４のゲート端子に供給され、第三のスイッチ回路１１２４のオンオフを制御する。
入力信号（オン状態（Ｈｉｇｈ））が入力され、ゲート駆動回路１１０１の出力がオン状態のときは、第三のスイッチ回路１１２４はオフとなり、出力信号端子１１５１と出力グラウンド端子１１５２との間（つまり、プルダウン抵抗１１３５と第三のスイッチ回路１１２４との直列接続）による抵抗は無限大である。これにより、第一の電磁共鳴結合器１１０７を介して送られた電力は効率よくパワー半導体スイッチング素子１１６１のゲート端子に供給され、立ち上り時間も非常に短い。この時、電力効率がよいので、第一の発振回路１１０２の出力は小さくてもよく、ゲート駆動回路１１０１の消費電力を小さくすることができる。
一方、入力信号が入力されていなく（つまり、入力信号がオフ状態（Ｌｏｗ）のとき）、つまり、ゲート駆動回路１１０１の出力がオフ状態のとき、第三のスイッチ回路１１２４はオンとなり、出力信号端子１１５１と出力グラウンド端子１１５２とを短絡する。この過程で、第一のコンデンサ１１３１およびパワー半導体スイッチング素子１１６１のゲートにチャージされた電荷は、このプルダウン抵抗１１３５を介して放電される。そのため、ゲート駆動回路１１０１の立ち下がり時間を短くすることが可能となる。
また、ゲート駆動回路１１０１の出力がオフ状態からオン状態になるとき、第三のスイッチ回路１１２４がオンからオフになる。このときに第三のスイッチ回路１１２４のゲートにチャージされた電荷を高速に引き抜く機構がないが、この第三のスイッチ回路１１２４のゲートにチャージされた電荷は、パワー半導体スイッチング素子１１６１をオンにする電荷となり、高速にパワー半導体スイッチング素子１１６１をオンとすることができると言う優れた派生効果がある。このような構成とすることで、ゲート駆動回路１１０１の出力がオフ状態の時のみに、プルダウン抵抗１１３５によって出力信号端子１１５１と出力グラウンド端子１１５２との間の抵抗が非常に小さくなり、出力がオン状態の時は、その間の抵抗が無限大となるので、立ち上りが非常に早くすることができる。
ここで、本実施の形態３のゲート駆動回路１１０１は、第一の発振回路１００２と第二の発振回路１１０３備えていた。しかしながら、第一の発振回路１１０２と第二の発振回路１１０３とを共通にして、１つの発振回路としてもよい。つまり、第二の発振回路１１０３を取り除き、第一の発振回路１１０２の出力を第二のスイッチ回路１１０５のドレイン端子と第二の送信側共鳴器１１０８ａとに接続してもよい。
（補足説明）
次に、本発明に関連するゲート駆動回路について、補足説明する。
１個の電磁共鳴結合器による非接触電力伝送技術を用い、良好な立ち下り時間を実現できるゲート駆動回路について図１２を用いて説明する。
図１２は本補足説明に係るゲート駆動回路１００１のブロック図である。このゲート駆動回路１００１は、入力端子（入力信号端子１０４１、入力グラウンド端子１０４２）、第一の変調部１０７０（第一の発振回路１００２、第一の混合回路１００４）、第一の電磁共鳴結合器１００７（第一の送信側共鳴器１００７ａ、第一の受信側共鳴器１００７ｂ）、第一の整流回路１０７１（第一の正整流ダイオード１０２１、第一の負整流ダイオード１０２２）、第一のコンデンサ１０３１、プルダウン抵抗１０３５、および、出力端子（出力信号端子１０５１、出力グラウンド端子１０５２）で構成される。このゲート駆動回路１００１は、実施の形態１のゲート駆動回路１０１における２つの系統の回路のうち、第一の系統の回路（入力信号のオン状態を伝送する回路）だけを備える。
つまり、このゲート駆動回路１００１は、入力された２値の制御信号に応じて、半導体スイッチング素子（ここでは、ＧａＮからなるパワー半導体スイッチング素子１０６１）のゲート端子を駆動する信号を生成する回路であって、（１）制御信号が入力される、入力信号端子１０４１と入力グラウンド端子１０４２との対からなる入力端子と、（２）出力信号端子１０５１と、入力グラウンド端子１０４２とは電気的に絶縁された出力グラウンド端子１０５２との対からなる出力端子と、（３）出力信号端子１０５１と出力グラウンド端子１０５２との間に接続されたコンデンサ（第一のコンデンサ１０３１）と、（４）少なくとも一つの発振回路（ここでは、第一の発振回路１００２）を有し、入力端子に入力された制御信号で発振回路から出力された発振信号を変調することで、制御信号における第一の論理値のタイミングを示す第一の変調信号を生成する変調部１０７０と、（５）電磁界共振で結合された第一の送信側共鳴器１００７ａおよび第一の受信側共鳴器１００７ｂで構成され、第一の変調信号が第一の送信側共鳴器１００７ａに入力されるように変調部１０７０に接続された第一の電磁共鳴結合器１００７と、（６）第一の受信側共鳴器１００７ｂに接続された少なくとも一つのダイオード（ここでは、第一の正整流ダイオード１０２１、第一の負整流ダイオード１０２２）を有し、第一の変調信号を復調することによって第一の復調信号を生成し、出力端子に出力する第一の整流回路１０７１と、（７）出力信号端子１０５１と出力グラウンド端子１０５２との間に接続されたプルダウン抵抗１０３５とを備える。
このゲート駆動回路１００１の入力信号端子にＰＷＭ等のゲート制御信号が入力される。このゲート駆動回路１００１の出力端子にはパワー半導体スイッチング素子１０６１が接続されている。図１２中の出力信号端子１０５１と、出力グラウンド端子１０５２とは、出力端子を構成している。出力信号端子１０５１は、パワー半導体スイッチング素子１０６１のゲート端子に接続され、出力グラウンド端子１０５２はパワー半導体スイッチング素子１０６１のソース端子に接続されている。このゲート駆動回路１００１は、入力信号に応じて、パワー半導体スイッチング素子１０６１のゲートに電圧を発生し、パワー半導体スイッチング素子１０６１のオンオフを制御する。
このゲート駆動回路１００１の入力信号端子は第一の混合回路１００４の入力に接続されている。第一の発振回路１００２は第一の混合回路１００４の入力に接続されている。第一の混合回路１００４の出力は第一の電磁共鳴結合器１００７の入力に接続されている。第一の電磁共鳴結合器１００７の出力は第一の正整流ダイオード１０２１のアノード、および、第一の負整流ダイオード１０２２のカソードに接続されている。第一の正整流ダイオード１０２１のカソードは出力信号端子１０５１に接続されている。第一の負整流ダイオード１０２２のアノードは出力グラウンド端子１０５２に接続されている。また、出力信号端子１０５１と出力グラウンド端子１０５２との間に第一のコンデンサ１０３１およびプルダウン抵抗１０３５が接続されている。
このゲート駆動回路１００１に入力信号が入力されると第一の混合回路１００４で入力信号と第一の発振回路１００２からの発振信号とが混合されて、第一の混合回路１００４の出力（Ａ点）に第一の変調信号が出力される。この第一の変調信号は第一の発振回路１００２で発振した高い周波数の信号であるので、第一の電磁共鳴結合器１００７を通過し、非接触で第一の受信側共鳴器１００７ｂに出力される。非接触で伝送された第一の変調信号は、第一の正整流ダイオード１０２１および第一の負整流ダイオード１０２２で整流、および、復調されて出力信号端子１０５１を正とする電圧として出力される。これにより、ゲート駆動回路１００１は、入力信号と同じ波形を出力し、パワー半導体スイッチング素子１０６１のオンおよびオフを制御する。このゲート駆動回路１００１は、入出力が絶縁された状態で、ゲート電力を発生することができる。
ここで、もし、プルダウン抵抗１０３５がない場合、ゲート駆動回路１００１の出力がオフ状態となったときは、パワー半導体スイッチング素子１０６１のゲート抵抗は非常に高く、第一のコンデンサ１０３１またはパワー半導体スイッチング素子１０６１にチャージされた電荷がなかなか放電されないために、ゲート駆動回路１００１の出力信号の立ち下がり時間が長い。
ところが、本ゲート駆動回路１００１では、入力される入力信号がオフ状態のとき、つまりゲート駆動回路１００１の出力がオフ状態のときは、出力信号端子１０５１と出力グラウンド端子１０５２とはプルダウン抵抗１０３５によって接続されるので、第一のコンデンサ１０３１または接続されるパワー半導体スイッチング素子１０６１のゲートにチャージしている電荷は、プルダウン抵抗１０３５を介して放電される。これにより、立ち下がり時間が短い特性を有する電磁共鳴結合器を用いたゲート駆動回路１００１を実現することができる。
なお、プルダウン抵抗１０３５は、接続されるパワー半導体スイッチング素子１０６１のオン時のゲート抵抗程度が望ましい。具体的な値として、５０Ωから１０００Ω程度である。この時、プルダウン抵抗１０３５が小さすぎると、プルダウン抵抗１０３５で電力が消費してしまうため、第一の電磁共鳴結合器１００７を介して供給しなければ電力が多く必要となってしまう。逆にプルダウン抵抗１０３５を大きくすると、立ち下り時間が長くなってしまう。そこで、実施の形態３のような構成を用いて、プルダウン抵抗１０３５を制御することも可能である。
図１３は、本補足説明に係るゲート駆動回路１００１において、ＧａＮからなるパワー半導体スイッチング素子を実際に駆動したときの、パワー半導体スイッチング素子のスイッチング電圧波形（パワー半導体スイッチング素子のソース端子の電圧波形）を示す。ここでは、プルダウン抵抗１０３５が２種類の値をとる場合におけるスイッチング電圧波形が示されている。このゲート駆動回路１００１において、プルダウン抵抗１０３５を５００Ωとした場合、立ち下り時間が短く、良好にスイッチングしていることが分かる（図１３の（ａ））。しかしながら、プルダウン抵抗を１０ｋΩとすると、立ち下がり時間が非常に悪く、直流電流をスイッチングでできていないことが分かる（図１３の（ｂ））。
このように、本補足説明におけるゲート駆動回路１００１から分かるように、出力信号端子１０５１と出力グラウンド端子１０５２との間に適切な抵抗のプルダウン抵抗１０３５を接続することで、ゲート駆動回路１００１の出力信号における立ち下り時間を短くできる。
以上、本発明に係るゲート駆動回路について、実施の形態１〜３およびその変形例に基づいて説明したが、本発明は、このような実施の形態および変形例に限定されない。本発明の主旨を逸脱しない範囲で、各実施の形態および変形例に対して当業者が思いつく各種変形を施して得られる形態や、各実施の形態の構成要素を任意に組み合わせて得られる形態も、本発明に含まれる。
たとえば、実施の形態３の変調部１１７０は、第一の発振回路１１０２、第一の混合回路１１０４および第二のスイッチ回路１１０５で構成されたが、本明細書に示された他の変調部１７０、３７０、４７０、５７０、７７０、８７０および９７０のいずれかと同一であってもよい。
また、本発明の実施の形態では、入力信号端子から入力された入力信号は、直接、混合回路またはスイッチ回路に入力されたが、入力信号の電圧を高くするなどのために、入力信号端子と混合回路またはスイッチ回路との間にバッファ回路を介在させてもよい。
また、本発明の実施の形態において、増幅回路、第一のスイッチ回路、第二のスイッチ回路、第三のスイッチ回路およびパワー半導体スイッチング素子は、ゲート端子、ソース端子およびドレイン端子を有する電効果トランジスタとして説明したが、ベース端子、エミッタ端子およびコレクタ端子を有するバイポーラトランジスタ等のその他のトランジスタであってもよい。
また、本実施の形態のゲート駆動回路は、半導体スイッチング素子も含め、１個の半導体チップで構成することができる。
また、本発明の実施の形態において、プルダウン抵抗は、固定抵抗として説明したが、メモリスタ等の制御型抵抗でもよい。
また、本実施の形態のシステムは、電磁共鳴結合器を用いた非接触電力伝送でゲート駆動回路を構成しようとしたときに非常に有効である。
また、本実施の形態の電磁共鳴結合器を用いた非接触電力伝送が可能なゲート駆動回路は、窒化物半導体のパワー半導体スイッチング素子を駆動する場合、ゲート電圧が低く、ゲート電流も小さいため、外部の絶縁電源なしで、直接ゲートを駆動するための電力を供給できると言う点で非常に有効である。
また、ＧＩＴ（Ｇａｔｅ Ｉｎｊｅｃｔｉｏｎ Ｔｒａｎｓｉｓｔｏｒ）−ＧａＮ等の窒化物半導体のパワー半導体スイッチング素子（ＦＥＴ）はゲートに電荷が消滅しにくいと言う欠点がある。そのため、本構成は、窒化物半導体のパワー半導体スイッチング素子の駆動に特に有効である。
本発明は、半導体スイッチング素子を駆動するゲート駆動回路として、特に、電磁共鳴結合器を用いているため、低消費電力で、かつ、高速に、パワー半導体スイッチング素子を駆動する非接触電力伝送装置、電気信号絶縁素子、および、信号絶縁型のゲート駆動素子等として有用である。
１０１、３０１、４０１、５０１、７０１、９０１、１００１、１１０１ ゲート駆動回路
１０２、３０２、４０２、５０２、７０２、９０２、１００２、１１０２ 第一の発振回路
１０３、５０３、１１０３ 第二の発振回路
１０４、３０４、５０４、１００４、１１０４ 第一の混合回路
１０５、３０５ 第二の混合回路
１０６、３０６ 反転回路
１０７、３０７、４０７、５０７、７０７、９０７、１００７、１１０７ 第一の電磁共鳴結合器
１０７ａ、３０７ａ、４０７ａ、５０７ａ、７０７ａ、９０７ａ、１００７ａ、１１０７ａ 第一の送信側共鳴器
１０７ｂ、３０７ｂ、４０７ｂ、５０７ｂ、７０７ｂ、９０７ｂ、１００７ｂ、１１０７ｂ 第一の受信側共鳴器
１０８、３０８、４０８、５０８、７０８、９０８、１１０８ 第二の電磁共鳴結合器
１０８ａ、３０８ａ、４０８ａ、５０８ａ、７０８ａ、９０８ａ、１１０８ａ 第二の送信側共鳴器
１０８ｂ、３０８ｂ、４０８ｂ、５０８ｂ、７０８ｂ、９０８ｂ、１１０８ｂ 第二の受信側共鳴器
１０９ 第一の受信側共鳴器のグラウンド
１２１、３２１、４２１、５２１、７２１、９２１、１０２１、１１２１ 第一の正整流ダイオード
１２２、３２２、４２２、５２２、７２２、９２２、１０２２、１１２２ 第一の負整流ダイオード
１２３、３２３、４２３、５２３、７２３、９２３、１１２３ 第二の正整流ダイオード
１２４、３２４、４２４、５２４、７２４、９２４ 第二の負整流ダイオード
１２５ 第三の正整流ダイオード
１２６ 第三の負整流ダイオード
１３１、３３１、４３１、５３１、７３１、９３１、１０３１、１１３１ 第一のコンデンサ
１３２、３３２、４３２、５３２、７３２、９３２、１１３２ 第二のコンデンサ
１３５、３３５、４３５、５３５、７３５、９３５、１０３５、１１３５ プルダウン抵抗
１４１、３４１、４４１、５４１、７４１、９４１、１０４１、１１４１ 入力信号端子
１４２、３４２、４４２、５４２、７４２、９４２、１０４２、１１４２ 入力グラウンド端子
１５１、３５１、４５１、５５１、７５１、９５１、１０５１、１１５１ 出力信号端子
１５２、３５２、４５２、５５２、７５２、９５２、１０５２、１１５２ 出力グラウンド端子
１６１、３６１、４６１、５６１、７６１、９６１、１０６１、１１６１ パワー半導体スイッチング素子
１７０、３７０、４７０、５７０、７７０、９７０、１０７０、１１７０ 変調部
１７１、３７１、４７１、５７１、７７１、９７１、１０７１、１１７１ 第一の整流回路
１７２、３７２、４７２、５７２、７７２、９７２、１１７２ 第二の整流回路
１８０ 第三のコンデンサ
１８１ 第一のインダクタ
４１１ 経路切り替え回路
７０４、９０４ 第一のスイッチ回路
７０５、９０５、１１０５ 第二のスイッチ回路
７２５、９２５ 増幅回路
１１２４ 第三のスイッチ回路
２０４１ 送信回路チップ
２０４２ 受信回路チップ
２０４３ 送信チップ
２０４４ 受信チップ
２０４５ 送信スパイラルインダクタ
２０４６ 受信スパイラルインダクタ
２０４７ ワイヤ

Claims (20)

  1. 入力された２値の制御信号に応じて、半導体スイッチング素子のゲート端子を駆動する信号を生成するゲート駆動回路であって、
    前記制御信号が入力される、入力信号端子と入力グラウンド端子との対からなる入力端子と、
    出力信号端子と、前記入力グラウンド端子とは電気的に絶縁された出力グラウンド端子との対からなる出力端子と、
    前記出力信号端子と前記出力グラウンド端子との間に接続されたコンデンサと、
    少なくとも一つの発振回路を有し、前記入力端子に入力された制御信号で前記発振回路から出力された発振信号を変調することで、前記制御信号における第一の論理値のタイミングを示す第一の変調信号と、前記制御信号における少なくとも第二の論理値のタイミングを示す第二の変調信号とを生成する変調部と、
    電磁界共振で結合された第一の送信側共鳴器および第一の受信側共鳴器で構成され、前記第一の変調信号が前記第一の送信側共鳴器に入力されるように前記変調部に接続された第一の電磁共鳴結合器と、
    電磁界共振で結合された第二の送信側共鳴器および第二の受信側共鳴器で構成され、前記第二の変調信号が前記第二の送信側共鳴器に入力されるように前記変調部に接続された第二の電磁共鳴結合器と、
    前記第一の受信側共鳴器に接続された少なくとも一つのダイオードを有し、前記第一の変調信号を復調することによって第一の復調信号を生成し、前記出力端子に出力する第一の整流回路と、
    前記第二の受信側共鳴器に接続された少なくとも一つのダイオードを有し、前記第二の変調信号を復調することによって第二の復調信号を生成し、前記出力端子に出力する第二の整流回路とを備え、
    前記出力端子から前記半導体スイッチング素子をオンさせるオン信号が出力される直前に、前記出力信号端子と前記出力グラウンド端子との間の電圧がゼロとなる
    ゲート駆動回路。
  2. 前記変調部は、さらに、前記入力信号端子に接続された第一の混合回路および第二の混合回路を有し、
    前記第一の混合回路は、前記入力端子に入力された制御信号で前記発振回路から出力された発振信号を変調することで前記第一の変調信号を生成し、
    前記第二の混合回路は、前記入力端子に入力された制御信号で前記発振回路から出力された発振信号を変調することで前記第二の変調信号を生成する
    請求項１に記載のゲート駆動回路。
  3. 前記変調部は、さらに、前記入力信号端子と前記第二の混合回路との間に挿入されて接続された反転回路を有する
    請求項２に記載のゲート駆動回路。
  4. 前記変調部は、前記少なくとも一つの発振回路として、第一の発振回路および第二の発振回路を有し、
    前記第一の混合回路は、前記制御信号で前記第一の発振回路から出力された発振信号を変調し、
    前記第二の混合回路は、前記制御信号で前記第二の発振回路から出力された発振信号を変調する
    請求項２に記載のゲート駆動回路。
  5. 前記第一の発振回路から出力される発振信号の周波数は、前記第二の発振回路から出力される発振信号の周波数と異なる
    請求項４に記載のゲート駆動回路。
  6. 前記第一の混合回路および前記第二の混合回路の少なくとも一方は、前記制御信号に従ってオンまたはオフするスイッチ回路である
    請求項２から５のいずれか１項に記載のゲート駆動回路。
  7. 前記第一の混合回路を構成するスイッチ回路は、前記入力信号端子に接続されたゲート端子と、前記発振回路に接続されたドレイン端子と、前記入力グラウンド端子に接続されたソース端子とを有し、前記ドレイン端子における信号を前記第一の変調信号として出力する第一のトランジスタであり、
    前記第二の混合回路を構成するスイッチ回路は、前記入力信号端子に接続されゲート端子と、前記発振回路に接続されたドレイン端子と、ソース端子とを有し、前記ソース端子における信号を前記第二の変調信号として出力する第二のトランジスタである
    請求項６に記載のゲート駆動回路。
  8. 前記第一の混合回路を構成するスイッチ回路は、前記入力信号端子に接続されたゲート端子と、前記発振回路に接続されたドレイン端子と、ソース端子とを有し、前記ソース端子における信号を前記第一の変調信号として出力する第一のトランジスタであり、
    前記第二の混合回路を構成するスイッチ回路は、前記入力信号端子に接続されたゲート端子と、前記発振回路に接続されたドレイン端子と、前記入力グラウンド端子に接続されたソース端子とを有し、前記ドレイン端子における信号を前記第二の変調信号として出力する第二のトランジスタである
    請求項６に記載のゲート駆動回路。
  9. 前記変調部は、さらに、前記入力信号端子に入力された制御信号に基づいて、前記発振回路から出力された発振信号を２つの出力経路のいずれかに振り分ける経路切り替え回路を有し、
    前記経路切り替え回路は、前記２つの出力経路の一方に振り分けられた前記発振信号を前記第一の変調信号として出力し、前記２つの出力経路の他方に振り分けられた前記発振信号を前記第二の変調信号として出力する
    請求項１に記載のゲート駆動回路。
  10. 前記変調部は、さらに、前記入力信号端子に入力された制御信号で前記発振回路から出力された発振信号を変調する第一の混合回路を有し、前記第一の混合回路で得られた変調信号を前記第一の変調信号として出力し、前記発振回路から出力された発振信号を前記第二の変調信号として出力する
    請求項１に記載のゲート駆動回路。
  11. さらに、前記出力信号端子と前記出力グラウンド端子との間に接続された抵抗を備える
    請求項１から１０のいずれか１項に記載のゲート駆動回路。
  12. 前記少なくとも一つの発振回路は、差動の第一の発振信号および第二の発振信号を出力する発振器であり、
    前記変調部は、前記制御信号で前記第一の発振信号を変調することで前記第一の変調信号を生成し、前記制御信号で前記第二の発振信号を変調することで前記第二の変調信号を生成する
    請求項１に記載のゲート駆動回路。
  13. さらに、前記第一の変調信号を増幅する増幅回路を備え、
    前記第一の電磁共鳴結合器は、前記増幅回路で増幅された前記第一の変調信号が前記第一の送信側共鳴器に入力されるように前記増幅回路を介して前記変調部に接続されている
    請求項１に記載のゲート駆動回路。
  14. 前記第一の整流回路は、前記少なくとも一つのダイオードとして、前記第一の受信側共鳴器に接続されたアノードと前記出力信号端子に接続されたカソードとからの構成される第一の正整流ダイオード、および、前記出力グラウンド端子に接続されたアノードと前記第一の受信側共鳴器に接続されたカソードとから構成される第一の負整流ダイオードの少なくとも一方を有し、
    前記第二の整流回路は、前記少なくとも一つのダイオードとして、前記第二の受信側共鳴器に接続されたアノードと前記出力信号端子に接続されたカソードとから構成される第二の正整流ダイオード、および、前記出力グラウンド端子に接続されたアノードと前記第二の受信側共鳴器に接続されたカソードとから構成される第二の負整流ダイオードの少なくとも一方を有する
    請求項１から１３のいずれか１項に記載のゲート駆動回路。
  15. 前記第一の整流回路は、さらに、前記第一の受信側共鳴器のグラウンドに接続されたアノードと前記出力信号端子に接続されたカソードとから構成される第三の正整流ダイオード、前記出力グラウンド端子に接続されたアノードと前記第一の受信側共鳴器のグラウンドに接続されたカソードとから構成される第三の負整流ダイオード、および、前記第一の受信側共鳴器のグラウンドと前記出力信号端子または前記出力グラウンド端子とを接続する配線の少なくとも一つを有し、
    前記第二の整流回路は、さらに、前記第二の受信側共鳴器のグラウンドに接続されたアノードと前記出力信号端子に接続されたカソードとから構成される第四の正整流ダイオード、前記出力グラウンド端子に接続されたアノードと前記第二の受信側共鳴器のグラウンドに接続されたカソードとから構成される第四の負整流ダイオード、および、前記第二の受信側共鳴器のグラウンドと前記出力信号端子または前記出力グラウンド端子とを接続する配線の少なくとも一つを有する
    請求項１４に記載のゲート駆動回路。
  16. 前記第二の整流回路は、前記少なくとも一つのダイオードとしての第二の正整流ダイオードと、第二のコンデンサと、第三のトランジスタとを有し、
    前記第二の正整流ダイオードのアノードは前記第二の受信側共鳴器に接続され、前記第二の正整流ダイオードのカソードは前記第二のコンデンサの一端および前記第三のトランジスタのゲート端子に接続され、
    前記第三のトランジスタは、前記出力信号端子と前記出力グラウンド端子との間に接続され、
    前記第二のコンデンサの他端および前記第三のトランジスタのソース端子は、前記出力グラウンド端子に接続されている
    請求項１から１３のいずれか１項に記載のゲート駆動回路。
  17. 前記第一の電磁共鳴結合器および前記第二の電磁共鳴結合器は、オープンリング型電磁共鳴結合器である
    請求項１から１６のいずれか１項に記載のゲート駆動回路。
  18. 前記出力端子からは、前記制御信号の論理値に対応して、前記半導体スイッチング素子をオンさせるオン信号と、オフさせるオフ信号とが出力され、
    前記オン信号は、前記出力信号端子の電位が前記出力グラウンド端子の電位より高く、
    前記オフ信号は、前記出力信号端子の電位が前記出力グラウンド端子の電位より低い
    請求項１から１７のいずれか１項に記載のゲート駆動回路。
  19. ざらに、前記半導体スイッチング素子を備え、
    前記出力信号端子は、前記半導体スイッチング素子のゲート端子に接続され、
    前記出力グラウンド端子は、前記半導体スイッチング素子のソース端子に接続されている
    請求項１から１８のいずれか１項に記載のゲート駆動回路。
  20. 前記半導体スイッチング素子は、窒化物半導体である
    請求項１９に記載のゲート駆動回路。
JP2013541608A 2011-11-01 2012-10-24 ゲート駆動回路 Expired - Fee Related JP6083648B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011240666 2011-11-01
JP2011240666 2011-11-01
PCT/JP2012/006797 WO2013065254A1 (ja) 2011-11-01 2012-10-24 ゲート駆動回路

Publications (2)

Publication Number Publication Date
JPWO2013065254A1 JPWO2013065254A1 (ja) 2015-04-02
JP6083648B2 true JP6083648B2 (ja) 2017-02-22

Family

ID=48191634

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013541608A Expired - Fee Related JP6083648B2 (ja) 2011-11-01 2012-10-24 ゲート駆動回路

Country Status (4)

Country Link
US (1) US8866516B2 (ja)
JP (1) JP6083648B2 (ja)
CN (1) CN103339857B (ja)
WO (1) WO2013065254A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210085983A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 Emi 저감 방법과 이를 이용한 표시장치

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014176123A (ja) * 2013-03-06 2014-09-22 Denso Corp スイッチング素子の駆動装置
JP5861054B2 (ja) 2013-07-30 2016-02-16 パナソニックＩｐマネジメント株式会社 高周波受信回路及び絶縁型信号伝送装置
JP5861055B2 (ja) 2013-07-30 2016-02-16 パナソニックＩｐマネジメント株式会社 ゲート駆動回路
CN104823378B (zh) 2013-07-31 2018-12-04 松下知识产权经营株式会社 高频接收电路及绝缘型信号传送装置
WO2015025451A1 (ja) 2013-08-23 2015-02-26 パナソニックＩｐマネジメント株式会社 ゲート駆動回路
JP5866506B2 (ja) * 2013-08-27 2016-02-17 パナソニックＩｐマネジメント株式会社 ゲート駆動回路
JPWO2015059854A1 (ja) * 2013-10-25 2017-03-09 パナソニックＩｐマネジメント株式会社 ゲート駆動装置
US9479073B2 (en) * 2013-11-12 2016-10-25 Futurewei Technologies, Inc. Gate drive apparatus for resonant converters
US9479074B2 (en) 2014-01-29 2016-10-25 Panasonic Intellectual Property Management Co., Ltd. Resonance coupler, transmission apparatus, switching system, and directional coupler
US9438130B2 (en) 2014-01-29 2016-09-06 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device, switching system, and matrix converter
US9654097B2 (en) * 2014-01-29 2017-05-16 Panasonic Intellectual Property Management Co., Ltd. Signal transmission circuit, switching system, and matrix converter
US9467140B2 (en) * 2014-07-22 2016-10-11 Honeywell International Inc. Field-effect transistor driver
JP6681532B2 (ja) 2014-10-15 2020-04-15 パナソニックＩｐマネジメント株式会社 駆動装置
US10014856B2 (en) * 2015-01-20 2018-07-03 Mitsubishi Electric Corporation Signal transmission device
US9654112B2 (en) * 2015-01-21 2017-05-16 Panasonic Corporation Signal inverting device, power transmission device, and negative-voltage generating circuit
US9634655B2 (en) 2015-02-24 2017-04-25 Panasonic Corporation Drive device having first and second switching devices with different gate widths
WO2016159948A1 (en) 2015-03-30 2016-10-06 Halliburton Energy Services, Inc. Simplified gate driver for power transistors
US9685947B2 (en) 2015-03-30 2017-06-20 Halliburton Energy Services, Inc. Simplified gate driver for power transistors
CN106208628B (zh) * 2015-05-25 2020-02-18 松下知识产权经营株式会社 信号生成电路
CN106230422A (zh) 2015-06-02 2016-12-14 松下知识产权经营株式会社 信号生成电路
WO2017126110A1 (ja) * 2016-01-22 2017-07-27 三菱電機エンジニアリング株式会社 電力伝送装置、高周波電源及び高周波整流回路
US11018528B2 (en) 2016-04-06 2021-05-25 Hitachi, Ltd. Wireless power transmission/reception system, power conversion device including the same, and power conversion method
US9966837B1 (en) 2016-07-08 2018-05-08 Vpt, Inc. Power converter with circuits for providing gate driving
US10014781B2 (en) 2016-08-02 2018-07-03 Abb Schweiz Ag Gate drive systems and methods using wide bandgap devices
US10361698B2 (en) 2017-01-23 2019-07-23 Raytheon Company Transformer based gate drive circuit
JP7038511B2 (ja) * 2017-09-25 2022-03-18 三菱電機株式会社 半導体集積回路
US10097166B1 (en) * 2017-10-13 2018-10-09 Hamilton Sundstrand Corporation Transformer coupled control isolation for direct current control signals
JP2019176382A (ja) * 2018-03-29 2019-10-10 パナソニックＩｐマネジメント株式会社 ゲート駆動回路およびそれを用いたスイッチング装置
US10720913B1 (en) 2019-05-28 2020-07-21 Infineon Technologies Austria Ag Integrated failsafe pulldown circuit for GaN switch
JP7353809B2 (ja) * 2019-06-14 2023-10-02 キヤノン株式会社 電源装置及び画像形成装置
US10958268B1 (en) 2019-09-04 2021-03-23 Infineon Technologies Austria Ag Transformer-based driver for power switches
US10979032B1 (en) 2020-01-08 2021-04-13 Infineon Technologies Austria Ag Time-programmable failsafe pulldown circuit for GaN switch
CN111211764B (zh) * 2020-02-18 2023-10-24 恩智浦有限公司 栅极电压控制
EP3896855B1 (en) * 2020-04-15 2024-03-20 Melexis Bulgaria Ltd. Floating switch for signal commutation
US11888658B2 (en) 2020-10-08 2024-01-30 Skyworks Solutions, Inc. Transmitter for dual communication over an isolation channel
US11539559B2 (en) 2020-10-08 2022-12-27 Skyworks Solutions, Inc. Demodulator for an isolation communication channel for dual communication
US11575305B2 (en) * 2020-10-08 2023-02-07 Skyworks Solutions, Inc. Interface for passing control information over an isolation channel

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5686854A (en) * 1996-03-14 1997-11-11 Magl Power Inc. Isolated driver circuit for high frequency solid-state switches
JP3855116B2 (ja) 2000-03-22 2006-12-06 日本光電工業株式会社 半導体スイッチ駆動回路
US7075329B2 (en) 2003-04-30 2006-07-11 Analog Devices, Inc. Signal isolators using micro-transformers
KR100777394B1 (ko) 2006-05-17 2007-11-19 삼성전자주식회사 진폭 불균형을 개선하기 위한 온­칩 트랜스포머 밸룬
JP4835334B2 (ja) 2006-09-06 2011-12-14 国立大学法人徳島大学 高周波信号伝送装置
JP2009077104A (ja) * 2007-09-20 2009-04-09 Nikon Corp コイル駆動回路
US8847663B2 (en) * 2012-01-30 2014-09-30 Panasonic Corporation Gate drive circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210085983A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 Emi 저감 방법과 이를 이용한 표시장치

Also Published As

Publication number Publication date
CN103339857A (zh) 2013-10-02
JPWO2013065254A1 (ja) 2015-04-02
WO2013065254A1 (ja) 2013-05-10
CN103339857B (zh) 2017-02-15
US8866516B2 (en) 2014-10-21
US20140049297A1 (en) 2014-02-20

Similar Documents

Publication Publication Date Title
JP6083648B2 (ja) ゲート駆動回路
JP5866506B2 (ja) ゲート駆動回路
US9438230B2 (en) Gate drive circuit
JP5367922B1 (ja) ゲート駆動回路
Chen et al. A 25.6 W 13.56 MHz wireless power transfer system with a 94% efficiency GaN class-E power amplifier
US7068104B2 (en) Power amplifier utilizing high breakdown voltage circuit topology
Nagai et al. A DC-isolated gate drive IC with drive-by-microwave technology for power switching devices
JP6544580B2 (ja) 高周波受信回路及び絶縁型信号伝送装置
JP5861054B2 (ja) 高周波受信回路及び絶縁型信号伝送装置
US9438231B2 (en) Gate drive circuit
US20130187713A1 (en) Power amplifier circuit and control method
TW201431279A (zh) 高電壓電壓切換ｓ類放大器
de Rooij et al. A 10 W multi-mode capable wireless power amplifier for mobile devices
US8305139B1 (en) Methods and apparatuses for high power and/or high frequency devices
US7956314B1 (en) Microwave switching element
Nagai et al. A one-chip isolated gate driver with Drive-by-Microwave technologies
Nagai et al. An Ultra Compact GaN 3x3 Matrix Converter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170113

R151 Written notification of patent or utility model registration

Ref document number: 6083648

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees