CN113066781B - 转接板堆叠模组、三维模组和堆叠工艺 - Google Patents
转接板堆叠模组、三维模组和堆叠工艺 Download PDFInfo
- Publication number
- CN113066781B CN113066781B CN202110309094.0A CN202110309094A CN113066781B CN 113066781 B CN113066781 B CN 113066781B CN 202110309094 A CN202110309094 A CN 202110309094A CN 113066781 B CN113066781 B CN 113066781B
- Authority
- CN
- China
- Prior art keywords
- wafer
- base wafer
- tsv
- cavity
- cap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 71
- 229910000679 solder Inorganic materials 0.000 claims abstract description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 44
- 229910052802 copper Inorganic materials 0.000 claims description 44
- 239000010949 copper Substances 0.000 claims description 44
- 238000004519 manufacturing process Methods 0.000 claims description 41
- 238000002161 passivation Methods 0.000 claims description 38
- 238000001312 dry etching Methods 0.000 claims description 20
- 238000009713 electroplating Methods 0.000 claims description 20
- 238000001259 photo etching Methods 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- 238000005498 polishing Methods 0.000 claims description 12
- 238000004544 sputter deposition Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 11
- 239000011521 glass Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- 229910052718 tin Inorganic materials 0.000 claims description 5
- 239000000853 adhesive Substances 0.000 claims description 3
- 230000001070 adhesive effect Effects 0.000 claims description 3
- 238000005476 soldering Methods 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 227
- 241000724291 Tobacco streak virus Species 0.000 description 87
- 239000010410 layer Substances 0.000 description 56
- 238000010586 diagram Methods 0.000 description 10
- 238000000206 photolithography Methods 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 238000001704 evaporation Methods 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 3
- 238000001755 magnetron sputter deposition Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910052716 thallium Inorganic materials 0.000 description 2
- BKVIYDNLLOSFOA-UHFFFAOYSA-N thallium Chemical compound [Tl] BKVIYDNLLOSFOA-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种转接板堆叠模组，包括底座晶圆和盖帽晶圆；底座晶圆的第一表面设有RDL和焊盘以及与焊盘连接的焊球；底座晶圆的第二表面设有空腔，在底座晶圆的第二表面和空腔中设有RDL和焊盘；芯片置于底座晶圆的空腔中并与底座晶圆空腔底部的焊盘连接，再通过底座晶圆中设置的TSV导电柱与底座晶圆第一表面的RDL连接；底座晶圆中还设有连通其第一表面和第二表面的RDL的TSV导电孔；盖帽晶圆的第一表面和第二表面均设有RDL和焊盘；在盖帽晶圆的第一表面设有与底座晶圆第二表面空腔相对应的空腔；盖帽晶圆中还设有连通其第一表面和第二表面的RDL的TSV导电孔；盖帽晶圆中的TSV导电孔与底座晶圆中的TSV导电孔相对应；能够为较厚的芯片提供嵌入的空间。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及一种转接板堆叠方式。
背景技术
毫米波射频技术在半导体行业发展迅速，对于无线发射和接收***，目前还不能集成到同一颗芯片上（SOC），因此需要把不同的芯片包括射频单元、滤波器、功率放大器等集成到一个独立的***中实现发射和接收信号的功能。
但是射频模组往往需要把不同材质、不同厚度的元器件都贴在一个转接板上，这些元器件有的需要重新打线互联，有的需要底部焊球贴片互联，这样就增加了元器件的空间。
现有的转接板结构往往还不能满足各种模组的组装需要。
发明内容
本发明的目的在于克服现有技术中存在的不足，提供一种转接板堆叠模组、三维模组和堆叠工艺，能够为较厚的芯片提供嵌入的空间。为实现以上技术目的，本发明采用的技术方案是：
第一方面，本发明的实施例提出一种转接板堆叠模组，包括底座晶圆和盖帽晶圆；
底座晶圆的第一表面设有RDL和焊盘以及与焊盘连接的焊球；底座晶圆的第二表面设有空腔，在底座晶圆的第二表面和空腔中设有RDL和焊盘；芯片置于底座晶圆的空腔中并与底座晶圆空腔底部的焊盘连接，再通过底座晶圆中设置的TSV导电柱与底座晶圆第一表面的RDL连接；底座晶圆中还设有连通其第一表面和第二表面的RDL的TSV导电孔；
盖帽晶圆的第一表面和第二表面均设有RDL和焊盘；在盖帽晶圆的第一表面设有与底座晶圆第二表面空腔相对应的空腔；盖帽晶圆中还设有连通其第一表面和第二表面的RDL的TSV导电孔；盖帽晶圆中的TSV导电孔与底座晶圆中的TSV导电孔相对应；
盖帽晶圆和底座晶圆对位键合堆叠，两者的空腔共同形成元件容置腔，两者的TSV导电孔对位连接，实现盖帽晶圆的第一表面和第二表面的RDL，以及底座晶圆的第一表面和第二表面的RDL互联。
进一步地，在底座晶圆第二表面的空腔中，芯片通过打线或表面贴装工艺与底座晶圆空腔底部的焊盘连接。
进一步地，底座晶圆的空腔和TSV导电柱位于其中间区域，底座晶圆的TSV导电孔位于其边缘区域；相应地，盖帽晶圆的空腔位于其中间区域，盖帽晶圆的TSV导电孔位于其边缘区域。
第二方面，本发明的实施例提出一种转接板堆叠三维模组，包括数个如上文所述的转接板堆叠模组；
数个转接板堆叠模组堆叠连接形成转接板堆叠三维模组；其中上层的转接板堆叠模组底部的焊球与其下层的转接板堆叠模组顶部的焊盘连接。
第三方面，本发明的实施例提出一种转接板堆叠工艺，包括以下步骤：
步骤S1，在底座晶圆的第一表面制作TSV导电柱和TSV导电孔；底座晶圆的TSV导电柱短于其TSV导电孔；再在底座晶圆的第一表面制作与其TSV导电柱一端和TSV导电孔一端连接的RDL和焊盘；
步骤S2，在底座晶圆的第一表面临时键合载片，在底座晶圆的第二表面减薄，干法刻蚀，沉积钝化层，CMP抛光使得底座晶圆的TSV导电孔另一端露出；
步骤S3，在底座晶圆的第二表面刻蚀空腔，干法刻蚀使得底座晶圆空腔底部的TSV导电柱另一端和其上方剩余的晶圆材料露出；对底座晶圆第二表面沉积钝化层，通过光刻和干法刻蚀工艺使得底座晶圆TSV导电柱另一端金属在空腔中露出；
步骤S4，在底座晶圆的第二表面和空腔底部制作RDL和焊盘，然后在底座晶圆的空腔底部嵌入芯片后使芯片连接底座晶圆空腔底部的焊盘；
步骤S5，在盖帽晶圆的第二表面制作与底座晶圆导电孔对应的导电孔，并在盖帽晶圆的第二表面制作与其导电孔一端连接的RDL和焊盘；
步骤S6，在盖帽晶圆的第二表面临时键合载片，在盖帽晶圆的第一表面减薄，干法刻蚀，沉积钝化层，CMP抛光使得盖帽晶圆的TSV导电孔另一端露出；在盖帽晶圆的第一表面制作与其TSV导电孔另一端连接的RDL和焊盘；
步骤S7，在盖帽晶圆的第一表面制作与底座晶圆空腔相对应的空腔；
步骤S8，将盖帽晶圆和底座晶圆对位键合堆叠，两者的空腔共同形成元件容置腔，两者的TSV导电孔对位连接，实现盖帽晶圆的第一表面和第二表面的RDL，以及底座晶圆的第一表面和第二表面的RDL互联；然后在底座晶圆的第一表面即模组底部植焊球。
进一步地，步骤S1具体包括：
在底座晶圆的第一表面通过光刻、刻蚀工艺制作第一TSV孔；
接着在底座晶圆的第一表面制作钝化层，然后在钝化层上制作种子层；
在底座晶圆的第一表面电镀铜，使铜金属充满第一TSV孔，200到500度温度下密化使铜更致密，形成底座晶圆中的TSV导电柱；
铜CMP工艺使底座晶圆第一表面的铜去除，留下第一TSV孔中的填铜；
在底座晶圆的第一表面通过光刻、刻蚀工艺制作第二TSV孔；
接着在底座晶圆的第一表面制作钝化层，在钝化层上制作种子层；
电镀铜，使第二TSV孔内壁覆盖铜金属，200到500度温度下密化使铜更致密，形成底座晶圆中的TSV导电孔；
在底座晶圆的第一表面溅射种子层，通过光刻和电镀工艺在底座晶圆的第一表面制作RDL和焊盘。
进一步地，步骤S2具体包括：
通过临时键合工艺把载片与底座晶圆第一表面临时键合，以载片为支撑减薄底座晶圆的第二表面；干法刻蚀使得底座晶圆TSV导电孔另一端的端部和其上方剩余的晶圆材料露出；对底座晶圆的第二表面进行钝化层覆盖，然后CMP抛光使得底座晶圆的TSV导电孔另一端露出。
进一步地，步骤S4具体包括：
底座晶圆的第二表面溅射种子层，再通过光刻和电镀工艺在底座晶圆的第二表面和空腔底部制作RDL和焊盘；
通过焊锡或者导电胶在底座晶圆空腔底部嵌入芯片，然后通过打线工艺把芯片与空腔底部焊盘连接。
进一步地，步骤S5具体包括：
盖帽晶圆的第二表面通过光刻、刻蚀工艺制作第三TSV孔；
接着在盖帽晶圆的第二表面沉积钝化层，然后在钝化层上制作种子层；
电镀铜，使第三TSV孔内壁覆盖铜金属，200到500度温度下密化使铜更致密，形成盖帽晶圆中的TSV导电孔；
在盖帽晶圆第二表面溅射种子层，通过光刻和电镀工艺在盖帽晶圆的第二表面制作RDL和焊盘；
步骤S6具体包括：
通过临时键合工艺把载片与盖帽晶圆第二表面键合，以载片为支撑减薄盖帽晶圆的第一表面；干法刻蚀使得盖帽晶圆TSV导电孔另一端的端部和端部剩余的晶圆材料露出；对盖帽晶圆第二表面进行钝化层覆盖，然后CMP抛光工艺使得盖帽晶圆TSV导电孔另一端露出；
在盖帽晶圆的第一表面溅射种子层，通过光刻和电镀工艺在盖帽晶圆的第一表面制作RDL和焊盘。
进一步地，步骤S8之后，还包括：
步骤S9，将数个转接板堆叠模组堆叠连接形成转接板堆叠三维模组；其中上层的转接板堆叠模组底部的焊球与其下层的转接板堆叠模组顶部的焊盘连接。
本发明的优点在于：本发明利用不同深度的TSV在底座晶圆制作互联结构，空心的TSV导电孔作为层间互联结构，实心的TSV导电柱在空腔底部设置露头工艺，然后把芯片贴装在底座晶圆空腔底部，通过打线或者表面贴装工艺使芯片跟底座晶圆空腔底部焊盘互联，然后通过转接板堆叠工艺实现模组的密封，以及晶圆的堆叠和RDL互联，这样的结构能够为厚度较大的芯片提供芯片嵌入的空间。
附图说明
图1a为本发明实施例中在底座晶圆的第一表面制作第一TSV孔示意图。
图1b为本发明实施例中电镀形成底座晶圆中的TSV导电柱示意图。
图1c为本发明实施例中在底座晶圆的第一表面制作TSV导电孔示意图。
图1d为本发明实施例中在底座晶圆的第一表面制作RDL和焊盘示意图。
图1e为本发明实施例中使得底座晶圆的TSV导电孔另一端露出示意图。
图1f为本发明实施例中在底座晶圆的第二表面刻蚀空腔示意图。
图1g为本发明实施例中在底座晶圆的第二表面和空腔底部制作RDL和焊盘示意图。
图1h为本发明实施例中在底座晶圆的空腔底部嵌入芯片示意图。
图1i为本发明实施例中在盖帽晶圆的第二表面制作第三TSV孔示意图。
图1j为本发明实施例中在盖帽晶圆的第二表面制作RDL和焊盘示意图。
图1k为本发明实施例中盖帽晶圆TSV导电孔另一端露出；在盖帽晶圆的第一表面制作RDL和焊盘示意图。
图1l为本发明实施例中在盖帽晶圆的第一表面刻蚀空腔示意图。
图1m为本发明实施例中盖帽晶圆和底座晶圆对位键合堆叠示意图。
图1n为本发明实施例中堆叠形成转接板堆叠三维模组示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互结合。下面将参考附图并结合实施例来详细说明本发明。
为了使本领域技术人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包括，例如，包含了一系列步骤或单元的过程、方法、***、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本发明的实施例中，晶圆的下表面定义为第一表面，晶圆的上表面定义为第二表面；RDL指重布线层；
本发明的实施例一提出一种转接板堆叠模组，包括底座晶圆和盖帽晶圆；
底座晶圆的第一表面设有RDL和焊盘以及与焊盘连接的焊球；底座晶圆的第二表面设有空腔，在底座晶圆的第二表面和空腔中设有RDL和焊盘；芯片置于底座晶圆的空腔中并与底座晶圆空腔底部的焊盘连接，再通过底座晶圆中设置的TSV导电柱与底座晶圆第一表面的RDL连接；底座晶圆中还设有连通其第一表面和第二表面的RDL的TSV导电孔；
盖帽晶圆的第一表面和第二表面均设有RDL和焊盘；在盖帽晶圆的第一表面设有与底座晶圆第二表面空腔相对应的空腔；盖帽晶圆中还设有连通其第一表面和第二表面的RDL的TSV导电孔；盖帽晶圆中的TSV导电孔与底座晶圆中的TSV导电孔相对应；
盖帽晶圆和底座晶圆对位键合堆叠，两者的空腔共同形成元件容置腔，两者的TSV导电孔对位连接，实现盖帽晶圆的第一表面和第二表面的RDL，以及底座晶圆的第一表面和第二表面的RDL互联。
其中，在底座晶圆第二表面的空腔中，芯片通过打线或表面贴装工艺与底座晶圆空腔底部的焊盘连接。
优选地，底座晶圆的空腔和TSV导电柱位于其中间区域，底座晶圆的TSV导电孔位于其边缘区域；相应地，盖帽晶圆的空腔位于其中间区域，盖帽晶圆的TSV导电孔位于其边缘区域。
本发明的实施例二提出一种转接板堆叠三维模组，包括数个如上文所述的转接板堆叠模组；
数个转接板堆叠模组堆叠连接形成转接板堆叠三维模组；其中上层的转接板堆叠模组底部的焊球与其下层的转接板堆叠模组顶部的焊盘连接。
本发明的实施例三提出一种转接板堆叠工艺，包括以下步骤：
步骤S1，在底座晶圆的第一表面制作TSV导电柱和TSV导电孔；底座晶圆的TSV导电柱短于其TSV导电孔；再在底座晶圆的第一表面制作与其TSV导电柱一端和TSV导电孔一端连接的RDL和焊盘；
优选地，底座晶圆的TSV导电柱位于其中间区域，底座晶圆的TSV导电孔位于其边缘区域；具体地，
如图1a所示，在底座晶圆101的第一表面通过光刻、刻蚀工艺制作第一TSV孔102；
接着在底座晶圆101的第一表面制作钝化层，例如可以沉积氧化硅或氮化硅，或者直接热氧化形成钝化层，钝化层厚度范围在10nm～100μm，然后通过物理溅射，磁控溅射或者蒸镀工艺在钝化层上制作种子层，种子层可以是一层也可以是多层，种子层的金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等；
如图1b所示，在底座晶圆的第一表面电镀铜，使铜金属充满第一TSV孔102，200到500度温度下密化使铜更致密，形成底座晶圆中的TSV导电柱；
铜CMP工艺使底座晶圆101第一表面的铜去除，留下第一TSV孔102中的填铜；
如图1c所示，在底座晶圆101的第一表面通过光刻、刻蚀工艺制作第二TSV孔103；
接着在底座晶圆101的第一表面制作钝化层，例如可以沉积氧化硅或氮化硅，或者直接热氧化形成钝化层，钝化层厚度范围在10nm～100μm，然后通过物理溅射，磁控溅射或者蒸镀工艺在钝化层上制作种子层，种子层可以是一层也可以是多层，种子层的金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等；
电镀铜，使第二TSV孔103内壁覆盖铜金属，200到500度温度下密化使铜更致密，形成底座晶圆中的TSV导电孔；
如图1d所示，在底座晶圆101的第一表面溅射种子层，通过光刻和电镀工艺在底座晶圆101的第一表面制作RDL和焊盘104；
步骤S2，在底座晶圆的第一表面临时键合载片，在底座晶圆的第二表面减薄，干法刻蚀，沉积钝化层，CMP抛光使得底座晶圆的TSV导电孔另一端露出；具体地，
如图1e所示，通过临时键合工艺把载片与底座晶圆101第一表面临时键合，以载片为支撑减薄底座晶圆的第二表面；干法刻蚀使得底座晶圆TSV导电孔另一端的端部和其上方剩余的晶圆材料露出；对底座晶圆的第二表面进行钝化层覆盖，然后CMP抛光使得底座晶圆的TSV导电孔另一端露出；
步骤S3，在底座晶圆的第二表面刻蚀空腔，干法刻蚀使得底座晶圆空腔底部的TSV导电柱另一端和其上方剩余的晶圆材料露出；对底座晶圆第二表面沉积钝化层，通过光刻和干法刻蚀工艺使得底座晶圆TSV导电柱另一端金属在空腔中露出；具体地，
如图1f所示，在底座晶圆101的第二表面刻蚀空腔105，干法刻蚀使得底座晶圆空腔105底部的TSV导电柱另一端和其上方剩余的晶圆材料露出；对底座晶圆101第二表面沉积钝化层（也沉积在空腔105表面），通过光刻和干法刻蚀工艺使得底座晶圆TSV导电柱另一端金属在空腔中露出；
步骤S4，在底座晶圆的第二表面和空腔底部制作RDL和焊盘，然后在底座晶圆的空腔底部嵌入芯片后使芯片连接底座晶圆空腔底部的焊盘；具体地，
如图1g所示，在底座晶圆的第二表面溅射种子层，再通过光刻和电镀工艺在底座晶圆的第二表面和空腔底部制作RDL和焊盘106；
如图1h所示，通过焊锡或者导电胶在底座晶圆空腔底部嵌入芯片107，然后通过打线工艺把芯片107与空腔底部焊盘连接；芯片也可以表面贴装工艺与底座晶圆空腔底部的焊盘连接；
步骤S5，在盖帽晶圆的第二表面制作与底座晶圆导电孔对应的导电孔，并在盖帽晶圆的第二表面制作与其导电孔一端连接的RDL和焊盘；具体地，
如图1i所示，在盖帽晶圆108的第二表面通过光刻、刻蚀工艺制作第三TSV孔109；
接着在盖帽晶圆108的第二表面沉积钝化层，然后通过物理溅射，磁控溅射或者蒸镀工艺在钝化层上制作种子层；
电镀铜，使第三TSV孔109内壁覆盖铜金属，200到500度温度下密化使铜更致密，形成盖帽晶圆中的TSV导电孔；盖帽晶圆的TSV导电孔位于其边缘区域；
如图1j所示，在盖帽晶圆108的第二表面溅射种子层，通过光刻和电镀工艺在盖帽晶圆108的第二表面制作RDL和焊盘110；
步骤S6，在盖帽晶圆的第二表面临时键合载片，在盖帽晶圆的第一表面减薄，干法刻蚀，沉积钝化层，CMP抛光使得盖帽晶圆的TSV导电孔另一端露出；在盖帽晶圆的第一表面制作与其TSV导电孔另一端连接的RDL和焊盘；
如图1k所示，通过临时键合工艺把载片与盖帽晶圆108第二表面键合，以载片为支撑减薄盖帽晶圆108的第一表面；干法刻蚀使得盖帽晶圆TSV导电孔另一端的端部和端部剩余的晶圆材料露出；对盖帽晶圆108第二表面进行钝化层覆盖，然后CMP抛光工艺使得盖帽晶圆TSV导电孔另一端露出；
在盖帽晶圆108的第一表面溅射种子层，通过光刻和电镀工艺在盖帽晶圆108的第一表面制作RDL和焊盘111；
步骤S7，在盖帽晶圆的第一表面制作与底座晶圆空腔相对应的空腔；具体地，
如图1l所示，在盖帽晶圆108的第一表面刻蚀空腔112；
步骤S8，将盖帽晶圆和底座晶圆对位键合堆叠，两者的空腔共同形成元件容置腔，两者的TSV导电孔对位连接，实现盖帽晶圆的第一表面和第二表面的RDL，以及底座晶圆的第一表面和第二表面的RDL互联；然后在底座晶圆的第一表面即模组底部植焊球113；如图1m所示；
步骤S9，将数个转接板堆叠模组堆叠连接形成转接板堆叠三维模组；其中上层的转接板堆叠模组底部的焊球与其下层的转接板堆叠模组顶部的焊盘连接；如图1n所示。
最后所应说明的是，以上具体实施方式仅用以说明本发明的技术方案而非限制，尽管参照实例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。
Claims (6)
1.一种转接板堆叠工艺，其特征在于，包括以下步骤：
步骤S1，在底座晶圆的第一表面制作TSV导电柱和TSV导电孔；底座晶圆的TSV导电柱短于其TSV导电孔；再在底座晶圆的第一表面制作与其TSV导电柱一端和TSV导电孔一端连接的RDL和焊盘；
步骤S2，在底座晶圆的第一表面临时键合载片，在底座晶圆的第二表面减薄，干法刻蚀，沉积钝化层，CMP抛光使得底座晶圆的TSV导电孔另一端露出；
步骤S3，在底座晶圆的第二表面刻蚀空腔，干法刻蚀使得底座晶圆空腔底部的TSV导电柱另一端和其上方剩余的晶圆材料露出；对底座晶圆第二表面沉积钝化层，通过光刻和干法刻蚀工艺使得底座晶圆TSV导电柱另一端金属在空腔中露出；
步骤S4，在底座晶圆的第二表面和空腔底部制作RDL和焊盘，然后在底座晶圆的空腔底部嵌入芯片后使芯片连接底座晶圆空腔底部的焊盘；
步骤S5，在盖帽晶圆的第二表面制作与底座晶圆导电孔对应的导电孔，并在盖帽晶圆的第二表面制作与其导电孔一端连接的RDL和焊盘；
步骤S6，在盖帽晶圆的第二表面临时键合载片，在盖帽晶圆的第一表面减薄，干法刻蚀，沉积钝化层，CMP抛光使得盖帽晶圆的TSV导电孔另一端露出；在盖帽晶圆的第一表面制作与其TSV导电孔另一端连接的RDL和焊盘；
步骤S7，在盖帽晶圆的第一表面制作与底座晶圆空腔相对应的空腔；
步骤S8，将盖帽晶圆和底座晶圆对位键合堆叠，两者的空腔共同形成元件容置腔，两者的TSV导电孔对位连接，实现盖帽晶圆的第一表面和第二表面的RDL，以及底座晶圆的第一表面和第二表面的RDL互联；然后在底座晶圆的第一表面即模组底部植焊球。
2.如权利要求1所述的转接板堆叠工艺，其特征在于，步骤S1具体包括：
在底座晶圆的第一表面通过光刻、刻蚀工艺制作第一TSV孔；
接着在底座晶圆的第一表面制作钝化层，然后在钝化层上制作种子层；
在底座晶圆的第一表面电镀铜，使铜金属充满第一TSV孔，200到500度温度下密化使铜更致密，形成底座晶圆中的TSV导电柱；
铜CMP工艺使底座晶圆第一表面的铜去除，留下第一TSV孔中的填铜；
在底座晶圆的第一表面通过光刻、刻蚀工艺制作第二TSV孔；
接着在底座晶圆的第一表面制作钝化层，在钝化层上制作种子层；
电镀铜，使第二TSV孔内壁覆盖铜金属，200到500度温度下密化使铜更致密，形成底座晶圆中的TSV导电孔；
在底座晶圆的第一表面溅射种子层，通过光刻和电镀工艺在底座晶圆的第一表面制作RDL和焊盘。
3.如权利要求1所述的转接板堆叠工艺，其特征在于，步骤S2具体包括：
通过临时键合工艺把载片与底座晶圆第一表面临时键合，以载片为支撑减薄底座晶圆的第二表面；干法刻蚀使得底座晶圆TSV导电孔另一端的端部和其上方剩余的晶圆材料露出；对底座晶圆的第二表面进行钝化层覆盖，然后CMP抛光使得底座晶圆的TSV导电孔另一端露出。
4.如权利要求1所述的转接板堆叠工艺，其特征在于，步骤S4具体包括：
底座晶圆的第二表面溅射种子层，再通过光刻和电镀工艺在底座晶圆的第二表面和空腔底部制作RDL和焊盘；
通过焊锡或者导电胶在底座晶圆空腔底部嵌入芯片，然后通过打线工艺把芯片与空腔底部焊盘连接。
5.如权利要求1所述的转接板堆叠工艺，其特征在于，
步骤S5具体包括：
盖帽晶圆的第二表面通过光刻、刻蚀工艺制作第三TSV孔；
接着在盖帽晶圆的第二表面沉积钝化层，然后在钝化层上制作种子层；
电镀铜，使第三TSV孔内壁覆盖铜金属，200到500度温度下密化使铜更致密，形成盖帽晶圆中的TSV导电孔；
在盖帽晶圆第二表面溅射种子层，通过光刻和电镀工艺在盖帽晶圆的第二表面制作RDL和焊盘；
步骤S6具体包括：
通过临时键合工艺把载片与盖帽晶圆第二表面键合，以载片为支撑减薄盖帽晶圆的第一表面；干法刻蚀使得盖帽晶圆TSV导电孔另一端的端部和端部剩余的晶圆材料露出；对盖帽晶圆第二表面进行钝化层覆盖，然后CMP抛光工艺使得盖帽晶圆TSV导电孔另一端露出；
在盖帽晶圆的第一表面溅射种子层，通过光刻和电镀工艺在盖帽晶圆的第一表面制作RDL和焊盘。
6.如权利要求1所述的转接板堆叠工艺，其特征在于，步骤S8之后，还包括：
步骤S9，将数个转接板堆叠模组堆叠连接形成转接板堆叠三维模组；其中上层的转接板堆叠模组底部的焊球与其下层的转接板堆叠模组顶部的焊盘连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110309094.0A CN113066781B (zh) | 2021-03-23 | 2021-03-23 | 转接板堆叠模组、三维模组和堆叠工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110309094.0A CN113066781B (zh) | 2021-03-23 | 2021-03-23 | 转接板堆叠模组、三维模组和堆叠工艺 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113066781A CN113066781A (zh) | 2021-07-02 |
| CN113066781B true CN113066781B (zh) | 2024-01-26 |
Family
ID=76563398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110309094.0A Active CN113066781B (zh) | 2021-03-23 | 2021-03-23 | 转接板堆叠模组、三维模组和堆叠工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113066781B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114613751B (zh) * | 2022-03-01 | 2023-11-07 | 中国电子科技集团公司第十研究所 | 一种大功率立体堆叠三维集成射频前端微*** |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104409422A (zh) * | 2014-11-23 | 2015-03-11 | 北京工业大学 | 一种含腔体的低厚度低成本芯片尺寸封装 |
| CN208923115U (zh) * | 2018-11-30 | 2019-05-31 | 华进半导体封装先导技术研发中心有限公司 | 一种微波多芯片组件的封装结构 |
| TW201933572A (zh) * | 2018-01-30 | 2019-08-16 | 美商格芯（美國）集成電路科技有限公司 | 具黏結介電層的內連線結構及其形成方法 |
| CN111128972A (zh) * | 2018-11-01 | 2020-05-08 | 长鑫存储技术有限公司 | 晶圆堆叠方法与晶圆堆叠结构 |
| CN111293078A (zh) * | 2020-03-17 | 2020-06-16 | 浙江大学 | 一种转接板正反两面空腔嵌入芯片的方法 |
| CN111952243A (zh) * | 2020-08-24 | 2020-11-17 | 浙江集迈科微电子有限公司 | 一种凹槽芯片嵌入工艺 |
| CN112420679A (zh) * | 2020-11-20 | 2021-02-26 | 中国电子科技集团公司第二十九研究所 | 一种射频模块三维堆叠结构及其制作方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103280427B (zh) * | 2013-06-13 | 2016-08-10 | 华进半导体封装先导技术研发中心有限公司 | 一种tsv正面端部互连工艺 |
| US11227836B2 (en) * | 2018-10-23 | 2022-01-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Pad structure for enhanced bondability |
-
2021
- 2021-03-23 CN CN202110309094.0A patent/CN113066781B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104409422A (zh) * | 2014-11-23 | 2015-03-11 | 北京工业大学 | 一种含腔体的低厚度低成本芯片尺寸封装 |
| TW201933572A (zh) * | 2018-01-30 | 2019-08-16 | 美商格芯（美國）集成電路科技有限公司 | 具黏結介電層的內連線結構及其形成方法 |
| CN111128972A (zh) * | 2018-11-01 | 2020-05-08 | 长鑫存储技术有限公司 | 晶圆堆叠方法与晶圆堆叠结构 |
| CN208923115U (zh) * | 2018-11-30 | 2019-05-31 | 华进半导体封装先导技术研发中心有限公司 | 一种微波多芯片组件的封装结构 |
| CN111293078A (zh) * | 2020-03-17 | 2020-06-16 | 浙江大学 | 一种转接板正反两面空腔嵌入芯片的方法 |
| CN111952243A (zh) * | 2020-08-24 | 2020-11-17 | 浙江集迈科微电子有限公司 | 一种凹槽芯片嵌入工艺 |
| CN112420679A (zh) * | 2020-11-20 | 2021-02-26 | 中国电子科技集团公司第二十九研究所 | 一种射频模块三维堆叠结构及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113066781A (zh) | 2021-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8466542B2 (en) | Stacked microelectronic assemblies having vias extending through bond pads | |
| US5380681A (en) | Three-dimensional multichip package and methods of fabricating | |
| CN110010490B (zh) | 一种纵向互联的射频立方体结构的制作工艺 | |
| US9831219B2 (en) | Manufacturing method of package structure | |
| CN110010563B (zh) | 一种底部散热型射频芯片转接板封装工艺 | |
| CN111952244B (zh) | 一种柔性电路板侧壁互联工艺 | |
| US20050277288A1 (en) | Stackable semiconductor chip layer comprising prefabricated trench interconnect vias | |
| CN111968943B (zh) | 一种射频模组超薄堆叠方法 | |
| US20210091005A1 (en) | Semiconductor package and manufacturing method thereof | |
| CN113066778B (zh) | 转接板堆叠结构和工艺 | |
| CN110010484B (zh) | 一种插孔式超深tsv互联的射频芯片***级封装工艺 | |
| CN113066781B (zh) | 转接板堆叠模组、三维模组和堆叠工艺 | |
| CN115527868A (zh) | 三维堆叠的扇出型芯片封装方法及封装结构 | |
| CN112203398B (zh) | 一种pcb板液冷散热工艺 | |
| CN111799188B (zh) | 一种利用tsv和tgv的减薄晶圆封装工艺 | |
| CN113066780B (zh) | 转接板堆叠模组、多层模组和堆叠工艺 | |
| CN110010494B (zh) | 一种侧壁带焊盘的***级封装互联结构制作方法 | |
| CN110010504B (zh) | 一种具有电磁屏蔽功能的射频模块制作工艺 | |
| CN110010487B (zh) | 一种立式焊接的射频芯片***级封装工艺 | |
| CN110010475B (zh) | 一种射频芯片***级封装的散热模块制作工艺 | |
| CN110010495B (zh) | 一种高密度侧壁互联方法 | |
| CN110010593B (zh) | 一种三维堆叠***级封装工艺 | |
| CN112992851B (zh) | 转接板及其制备方法 | |
| CN115172272A (zh) | 高深宽比tsv电联通结构及其制造方法 | |
| CN110010486B (zh) | 一种密闭结构的***级射频芯片封装工艺 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |