CN113035843B - 鳍部高度的监控结构与鳍部高度的监控方法 - Google Patents

鳍部高度的监控结构与鳍部高度的监控方法 Download PDF

Info

Publication number
CN113035843B
CN113035843B CN202011390869.3A CN202011390869A CN113035843B CN 113035843 B CN113035843 B CN 113035843B CN 202011390869 A CN202011390869 A CN 202011390869A CN 113035843 B CN113035843 B CN 113035843B
Authority
CN
China
Prior art keywords
word line
fin
region
substrate
height
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011390869.3A
Other languages
English (en)
Other versions
CN113035843A (zh
Inventor
纪婉韵
靳怡君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Publication of CN113035843A publication Critical patent/CN113035843A/zh
Application granted granted Critical
Publication of CN113035843B publication Critical patent/CN113035843B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种鳍部高度的监控结构与鳍部高度的监控方法。鳍部高度的监控结构包括基底、多个隔离结构、第一字线与第二字线。基底包括第一区与第二区。隔离结构位于第一区的基底中，而定义出至少一个有源区。有源区中的基底具有高于隔离结构的鳍部。第一字线位于第一区的隔离结构与鳍部上。第二字线位于第二区的基底上。上述鳍部高度的监控结构可有效地且即时地监控鳍部高度。

Description

鳍部高度的监控结构与鳍部高度的监控方法
技术领域
本发明涉及一种半导体元件的监控结构及半导体元件的监控方法，尤其涉及一种鳍部高度的监控结构与鳍部高度的监控方法。
背景技术
半导体的鳍部高度对于起始电压(threshold voltage)的影响甚巨，因此须在制作过程中监控鳍部高度的变化。然而，现行鳍部高度的监控方式并无法有效地且即时地监控鳍部高度，经常需要通过物性故障分析(physical failure analysis，PFA)等相关工具进行验证以及量化，导致制作过程改善的进程无法缩短。
发明内容
本发明提供一种鳍部高度的监控结构与鳍部高度的监控方法，其可有效地且即时地监控鳍部高度。
本发明提出一种鳍部高度的监控结构，包括基底、多个隔离结构、第一字线与第二字线。基底包括第一区与第二区。隔离结构位于第一区的基底中，而定义出至少一个有源区(active region)。有源区中的基底具有高于隔离结构的鳍部。第一字线位于第一区的隔离结构与鳍部上。第二字线位于第二区的基底上。
本发明提出一种鳍部高度的监控方法，包括以下步骤。提供上述鳍部高度的监控结构。测量第一字线的第一电阻值。测量第二字线的第二电阻值。通过第一电阻值与第二电阻值来监控鳍部的高度。
基于上述，在本发明所提出的鳍部高度的监控结构与鳍部高度的监控方法中，第一字线位于第一区的隔离结构与基底的鳍部上，因此第一字线的第一电阻值会同时受到第一字线的顶部至隔离结构的顶部的距离与第一字线的顶部至基底的顶部的距离的影响。此外，第二字线位于第二区的基底上，因此第二字线的第二电阻值只会受到第二字线的顶部至基底的顶部的距离的影响。如此一来，可通过第一电阻值与第二电阻值的相对性对鳍部高度进行监控，藉此可有效地且即时地监控鳍部高度。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1为本发明一实施例的鳍部高度的监控结构的上视图；
图2为沿着图1中的I-I’剖面线与II-II’剖面线的剖面图；
图3为本发明一实施例的鳍部高度的监控方法的流程图。
附图标号说明：
10：鳍部高度的监控结构
100：基底
100a：鳍部
102：隔离结构
AA1、AA2：有源区
D1、D2、D3：延伸方向
d1、d2：距离
H：高度
L：长度
R1：第一区
R2：第二区
S100、S102、S104、S106、S108：步骤
SL：切割道
T：沟渠
W：宽度
WL1、WL2：字线
具体实施方式
请参照图1与图2，鳍部高度的监控结构10包括基底100、多个隔离结构102、字线WL1与字线WL2。基底100包括第一区R1与第二区R2。多个沟渠T可位于第一区R1的基底100中。基底100例如是半导体基底100，如硅基底。第一区R1与第二区R2可位于芯片(wafer)的切割道(scribe line)SL上。第一区R1可具有与元件区(如，存储单元区(memory cellregion))相同的结构。
隔离结构102位于第一区R1的基底100中，而定义出至少一个有源区AA1。在本实施例中，隔离结构102例如是只位于第一区R1中。亦即，隔离结构102不位于第二区R2中。隔离结构102可位于沟渠T中。此外，隔离结构102与有源区AA1可交替排列。隔离结构102的材料例如是氧化硅。
有源区AA1中的基底100具有高于隔离结构102的鳍部100a。鳍部100a具有高度H。高度H可设为鳍部100a的顶部与隔离结构102的顶部之间的距离。
字线WL1位于第一区R1的隔离结构102与鳍部100a上。亦即，字线WL1可延伸通过第一区R1的隔离结构102与鳍部100a的上方。部分字线WL1可位于沟渠T中。在本实施例中，字线WL1可为埋入式字线(buried word line)。字线WL1的延伸方向D1可相交于鳍部100a的延伸方向D2。在图1中，延伸方向D1与延伸方向D2的夹角仅为示例，本发明并不以此为限。所属技术领域中技术人员可依据产品设计来调整延伸方向D1与延伸方向D2的夹角。此外，字线WL1的顶部至隔离结构102的顶部的距离d1可大于字线WL1的顶部至基底100的顶部(即，鳍部100a的顶部)的距离d2。字线WL1的材料可为导体材料，例如是金属(如，钨或铝)。
字线WL2位于第二区R2的基底100上。在本实施例中，可将第二区R2的基底100视为有源区AA2。由于隔离结构102只位于第一区R1中，因此字线WL2不位于隔离结构102上。字线WL1与字线WL2可具有相同长度L与相同宽度W。此外，字线WL2的顶部至基底100的顶部的距离可实质上等于字线WL1的顶部至基底100的顶部的距离，即距离d2。字线WL2的延伸方向D3可平行于字线WL1的延伸方向D1。字线WL1与字线WL2可为相同材料。字线WL2的材料可为导体材料，例如是金属(如，钨或铝)。
此外，鳍部高度的监控结构10还可包括设置在字线WL1与基底100之间以及设置在字线WL2与基底100之间的介电层(未示出)，藉此可将字线WL1与基底100进行隔离，且可将字线WL2与基底100进行隔离。由于上述介电层对于鳍部高度的监控方法的影响甚小，故于此省略其说明。
基于上述，在上述实施例的鳍部高度的监控结构10中，字线WL1位于第一区R1的隔离结构102与基底100的鳍部100a上，因此字线WL1的电阻值会同时受到字线WL1的顶部至隔离结构102的顶部的距离d1与字线WL1的顶部至基底100的顶部的距离d2的影响。此外，字线WL2位于第二区R2的基底100上，因此字线WL2的电阻值只会受到字线WL2的顶部至基底100的顶部的距离d2的影响。如此一来，可通过字线WL1的电阻值与字线WL2的电阻值的相对性对鳍部100a的高度进行监控，藉此可有效地且即时地监控鳍部100a的高度。
请同时参照图1至图3，进行步骤S100，提供鳍部高度的监控结构10。鳍部高度的监控结构10中的各构件的材料、设置方式与功效等内容已于上述实施例进行详尽地说明，于此不再说明。
接着，进行步骤S102，测量字线WL1的电阻值Rs1。举例来说，可在字线WL1的在延伸方向D1上的两末端测量电阻值。
然后，进行步骤S104，测量字线WL2的电阻值Rs2。举例来说，可在字线WL2的在延伸方向D3上的两末端测量电阻值。在本实施例中，电阻值Rs2例如是大于电阻值Rs1。
接下来，进行步骤S106，通过电阻值Rs1与电阻值Rs2来监控鳍部100a的高度。字线WL1的电阻值Rs1会同时受到距离d1与距离d2的影响，且字线WL2的电阻值只会受到距离d2的影响。如此一来，可通过电阻值Rs1与电阻值Rs2的相对性对鳍部100a的高度H进行监控，藉此可有效地且即时地监控鳍部100a的高度H。
举例来说，可通过电阻值Rs1与电阻值Rs2的比值来监控鳍部100a的高度。电阻值Rs1与电阻值Rs2的比值与鳍部100a的高度可为负相关。亦即，若电阻值Rs1与电阻值Rs2的比值越低，则鳍部100a的高度越高。此外，若电阻值Rs1与电阻值Rs2的比值越高，则鳍部100a的高度越低。
再者，可进行步骤S108，计算出鳍部100a的高度H。鳍部100a的高度的计算方法可包括以下步骤。
如上所述，将字线WL1的电阻值设为Rs1，将字线WL2的电阻值设为Rs2，将字线WL1的顶部至隔离结构102的顶部的距离设为d1，将字线WL1的顶部至基底100的顶部的距离与字线WL2的顶部至基底100的顶部的距离设为d2，且将鳍部100a的高度设为H。
在本实施例中，第一区R1是以具有与存储单元区相同的结构为例，且字线WL1与字线WL2是以具有相同长度L、相同宽度W与相同材料为例。由于字线WL1与字线WL2为相同材料，因此字线WL1与字线WL2可具有相同的电阻率ρ。
电阻定律的公式如式I所示。在式I中，R表示电阻，ρ表示电阻率，L表示长度，A表示截面积。
[式I]
利用电阻定律的公式，可获得以下联立方程式I-I。在式I-I中，n表示字线所经过的存储单元数量，Raa1表示字线WL1在有源区AA1处的电阻值，Rsti表示字线WL1在隔离结构102处的电阻值，且Raa2表示字线WL2在有源区AA2处的电阻值。
[式I-I]
利用上述式I-I，可获得d1与H的方程式。d1可由式1表示，且H可由下式2表示。
[式1]
[式2]
接着，可测量字线WL2的顶部至基底100的顶部的距离，而获得d2的数值。由于在第二区R2中不具有隔离结构102，因此在进行字线WL2的顶部至基底100的顶部的距离测量时，可正确测量到d2的数值。
在一些实施例中，可将Rs1的数值、Rs2的数值与d2的数值带入式2中，而获得H的数值。
此外，在一些实施例中，可将Rs1的数值、Rs2的数值与d2的数值带入式1中，而获得d1的数值。接着，再将d1的数值与d2的数值带入式2中，而获得H的数值。
综上所述，在上述实施例的鳍部高度的监控结构与鳍部高度的监控方法中，可通过位于不同环境中的字线的电阻值的相对性进行鳍部高度的监控，藉此可有效地且即时地监控鳍部高度。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中的技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定的为准。

Claims (17)

1.一种鳍部高度的监控结构，其特征在于，包括：
基底，包括第一区与第二区；
多个隔离结构，位于所述第一区的所述基底中，而定义出至少一个有源区，其中所述至少一个有源区中的所述基底具有高于所述多个隔离结构的至少一个鳍部；
第一字线，位于所述第一区的所述多个隔离结构与所述至少一个鳍部上；以及
第二字线，位于所述第二区的所述基底上，其中
所述第一字线的顶部至所述隔离结构的顶部的距离大于所述第二字线的顶部至所述第二区的所述基底的顶部的距离。
2.根据权利要求1所述的鳍部高度的监控结构，其特征在于，所述第一区与所述第二区位于芯片的切割道上。
3.根据权利要求1所述的鳍部高度的监控结构，其特征在于，所述多个隔离结构只位于所述第一区中。
4.根据权利要求1所述的鳍部高度的监控结构，其特征在于，所述第二字线不位于所述多个隔离结构上。
5.根据权利要求1所述的鳍部高度的监控结构，其特征在于，所述第一字线与所述第二字线具有相同长度与相同宽度。
6.根据权利要求1所述的鳍部高度的监控结构，其特征在于，所述第一字线的延伸方向相交于所述至少一个鳍部的延伸方向。
7.根据权利要求1所述的鳍部高度的监控结构，其特征在于，所述第一字线与所述第二字线为相同材料。
8.根据权利要求1所述的鳍部高度的监控结构，其特征在于，多个沟渠位于所述第一区的所述基底中，且所述多个隔离结构与部分所述第一字线位于所述多个沟渠中。
9.根据权利要求1所述的鳍部高度的监控结构，其特征在于，所述第一字线包括埋入式字线。
10.一种鳍部高度的监控方法，其特征在于，包括：
提供如权利要求1所述的鳍部高度的监控结构；
测量所述第一字线的第一电阻值；
测量所述第二字线的第二电阻值；以及
通过所述第一电阻值与所述第二电阻值来监控所述至少一个鳍部的高度。
11.根据权利要求10所述的鳍部高度的监控方法，其特征在于，通过所述第一电阻值与所述第二电阻值的比值来监控所述至少一个鳍部的高度。
12.根据权利要求11所述的鳍部高度的监控方法，其特征在于，所述第一电阻值与所述第二电阻值的比值与所述至少一个鳍部的高度为负相关。
13.根据权利要求10所述的鳍部高度的监控方法，其特征在于，所述第二电阻值大于所述第一电阻值。
14.根据权利要求10所述的鳍部高度的监控方法，其特征在于，还包括计算出所述至少一个鳍部的高度，其中所述至少一个鳍部的高度的计算方法包括：将所述第一电阻值设为Rs1，将所述第二电阻值设为Rs2，将所述第一字线的顶部至所述多个隔离结构的顶部的距离设为d1，将所述第一字线的顶部至所述基底的顶部的距离与所述第二字线的顶部至所述基底的顶部的距离设为d2，且所述d1由式1表示：
[式1]
15.根据权利要求14所述的鳍部高度的监控方法，其特征在于，所述至少一个鳍部的高度的计算方法还包括将所述至少一个鳍部的高度设为H，且所述H由式2表示：
[式2]
16.根据权利要求15所述的鳍部高度的监控方法，其特征在于，所述至少一个鳍部的高度的计算方法还包括：
测量所述第二字线的顶部至所述基底的顶部的距离，而获得所述d2的数值：以及
将所述Rs1的数值、所述Rs2的数值与所述d2的数值带入所述式2中，而获得所述H的数值。
17.根据权利要求15所述的鳍部高度的监控方法，其特征在于，所述至少一个鳍部的高度的计算方法还包括：
测量所述第二字线的顶部至所述基底的顶部的距离，而获得所述d2的数值；
将所述Rs1的数值、所述Rs2的数值与所述d2的数值带入所述式1中，而获得所述d1的数值；以及
将所述d1的数值与所述d2的数值带入所述式2中，而获得所述H的数值。
CN202011390869.3A 2019-12-24 2020-12-02 鳍部高度的监控结构与鳍部高度的监控方法 Active CN113035843B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108147340A TWI722732B (zh) 2019-12-24 2019-12-24 鰭部高度的監控結構與鰭部高度的監控方法
TW108147340 2019-12-24

Publications (2)

Publication Number Publication Date
CN113035843A CN113035843A (zh) 2021-06-25
CN113035843B true CN113035843B (zh) 2023-08-29

Family

ID=76036165

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011390869.3A Active CN113035843B (zh) 2019-12-24 2020-12-02 鳍部高度的监控结构与鳍部高度的监控方法

Country Status (2)

Country Link
CN (1) CN113035843B (zh)
TW (1) TWI722732B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103208517A (zh) * 2012-01-16 2013-07-17 台湾积体电路制造股份有限公司 控制FinFET结构中的鳍状件高度
CN103292677A (zh) * 2012-03-02 2013-09-11 台湾积体电路制造股份有限公司 用于提取鳍片高度和叠加电容的方法及实施该方法的结构
CN107680969A (zh) * 2017-11-13 2018-02-09 睿力集成电路有限公司 非对称鳍内存晶体管及其形成方法、半导体器件
KR20180071768A (ko) * 2016-12-20 2018-06-28 삼성전자주식회사 반도체 소자
CN108807534A (zh) * 2017-05-03 2018-11-13 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4817984B2 (ja) * 2006-06-20 2011-11-16 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
KR102184994B1 (ko) * 2014-07-18 2020-12-01 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10756214B2 (en) * 2017-10-30 2020-08-25 Avago Technologies International Sales Pte. Limited Fin profile for bulk based silicon-on-insulation FinFET device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103208517A (zh) * 2012-01-16 2013-07-17 台湾积体电路制造股份有限公司 控制FinFET结构中的鳍状件高度
CN103292677A (zh) * 2012-03-02 2013-09-11 台湾积体电路制造股份有限公司 用于提取鳍片高度和叠加电容的方法及实施该方法的结构
KR20180071768A (ko) * 2016-12-20 2018-06-28 삼성전자주식회사 반도체 소자
CN108807534A (zh) * 2017-05-03 2018-11-13 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN107680969A (zh) * 2017-11-13 2018-02-09 睿力集成电路有限公司 非对称鳍内存晶体管及其形成方法、半导体器件

Also Published As

Publication number Publication date
CN113035843A (zh) 2021-06-25
TW202125660A (zh) 2021-07-01
TWI722732B (zh) 2021-03-21

Similar Documents

Publication Publication Date Title
US20110074459A1 (en) Structure and method for semiconductor testing
US20190341483A1 (en) Semiconductor device
US7904273B2 (en) In-line depth measurement for thru silicon via
US10079187B2 (en) Semiconductor devices and methods for testing a gate insulation of a transistor structure
US11105846B1 (en) Crack detecting and monitoring system for an integrated circuit
DE102013103378B4 (de) Integrierte Schaltung mit Leistungstransistorzellen und einer Verbindungsleitung
US20080076196A1 (en) TEG system for acquiring FET capacity and method of capacity acquisition
US7042007B2 (en) Semiconductor device and method for evaluating characteristics of the same
CN100394588C (zh) 带有内置单片温度传感器的集成电路器件
CN204155929U (zh) 等离子体引入损伤的测试结构
US7381575B2 (en) Device and method for detecting alignment of active areas and memory cell structures in DRAM devices
US20220413038A1 (en) Test element group and test device including the same
US20080157800A1 (en) TEG pattern and method for testing semiconductor device using the same
US6902942B2 (en) Device and method for detecting alignment of deep trench capacitors and word lines in DRAM devices
CN113035843B (zh) 鳍部高度的监控结构与鳍部高度的监控方法
US7626402B2 (en) Semiconductor device and method of measuring sheet resistance of lower layer conductive pattern thereof
TWI583978B (zh) 具有包含雙向保護二極體之測試結構的積體電路
US9851398B2 (en) Via leakage and breakdown testing
CN1649143A (zh) 静电放电保护电路及其制造方法
US6838296B2 (en) Device and method for detecting alignment of deep trench capacitors and active areas in DRAM devices
CN110364447B (zh) 半导体工艺的关键尺寸的监测结构及监测方法
US6693834B1 (en) Device and method for detecting alignment of bit lines and bit line contacts in DRAM devices
US11362007B2 (en) Fin height monitoring structure and fin height monitoring method
JP4510034B2 (ja) 半導体装置の特性評価方法
US11038067B2 (en) Stress sensor suitable for measuring mechanical stress in a layered metallization structure of a microelectronic component

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant