CN112951879A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN112951879A
CN112951879A CN202011327839.8A CN202011327839A CN112951879A CN 112951879 A CN112951879 A CN 112951879A CN 202011327839 A CN202011327839 A CN 202011327839A CN 112951879 A CN112951879 A CN 112951879A
Authority
CN
China
Prior art keywords
layer
bank
display device
electrode
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011327839.8A
Other languages
English (en)
Inventor
许义康
张宗燮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN112951879A publication Critical patent/CN112951879A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0343—Manufacturing methods by blanket deposition of the material of the bonding area in solid form
    • H01L2224/03436—Lamination of a preform, e.g. foil, sheet or layer
    • H01L2224/0344—Lamination of a preform, e.g. foil, sheet or layer by transfer printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

公开了一种显示装置。该显示装置包括：基底；第一内堤和第二内堤，位于基底上且彼此分隔开；第一电极和第二电极，第一电极位于第一内堤上，第二电极位于第二内堤上；以及发光元件，位于第一内堤与第二内堤之间，发光元件电连接到第一电极和第二电极，其中，第一内堤包括面对第二内堤的第一侧表面，第二内堤包括面对第一侧表面的第二侧表面，并且第一侧表面和第二侧表面分别凹入到第一内堤和第二内堤中以具有弯曲的形状。

Description

显示装置
本申请要求于2019年11月26日在韩国知识产权局提交的第10-2019-0153385号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用包含于此。
技术领域
本公开的实施例涉及一种显示装置。
背景技术
随着多媒体的发展，显示装置变得越来越重要且被需要。因此，正在使用诸如有机发光显示器和液晶显示器的各种类型的显示装置。
显示装置是用于显示图像的装置，并且包括诸如有机发光显示面板和/或液晶显示面板的显示面板。作为发光显示面板，显示面板可以包括诸如发光二极管(LED)的发光元件。例如，LED可以是使用有机材料作为荧光材料的有机发光二极管(OLED)，或者可以是使用无机材料作为荧光材料的无机LED。
发明内容
本公开的实施例的一个或更多个方面提供了一种包括具有弯曲的侧表面的内堤的显示装置。
本公开的实施例的一个或更多个方面也提供了一种具有从发光元件发射的光的改善的效率的显示装置。
然而，本公开的方面和实施例不限于在此所阐述的方面和实施例。通过参照下面给出的本公开的详细描述，本公开的上述和其他方面以及实施例对于本公开所属领域的普通技术人员将变得更加明显。
根据本公开的示例实施例，显示装置包括：基底；第一内堤和第二内堤，各自位于基底上且彼此分隔开；第一电极和第二电极，第一电极位于第一内堤上，第二电极位于第二内堤上；以及发光元件，位于第一内堤与第二内堤之间且电连接到第一电极和第二电极，其中，第一内堤包括面对第二内堤的第一侧表面，第二内堤包括面对第一侧表面的第二侧表面，并且第一侧表面和第二侧表面分别凹入到第一内堤和第二内堤中以具有弯曲的形状。
在示例实施例中，第一内堤的第一侧表面可以包括接触第一内堤的下表面的第一端部和接触第一内堤的上表面的第二端部，并且第一侧表面可以在连接第一端部和第二端部的参考线下方。
在示例实施例中，第一侧表面的斜率可以从第一内堤的下表面朝向第一内堤的上表面变化，并且第二侧表面的斜率可以从第二内堤的下表面朝向第二内堤的上表面变化。
在示例实施例中，第一内堤的下表面与相切于第一端部的线之间的第一倾斜角可以比第一内堤的上表面与相切于第二端部的线之间的第二倾斜角小。
在示例实施例中，第一倾斜角与第一内堤的上表面与第一侧表面之间的第四倾斜角的和可以小于180度。
在示例实施例中，第一侧表面和第二侧表面可以分别朝向第一内堤的下部的中点和第二内堤的下部的中点凹入以具有弯曲的形状。
在示例实施例中，显示装置还可以包括位于基底上的第一平坦化层，其中，第一内堤和第二内堤直接位于第一平坦化层上。
在示例实施例中，第一平坦化层的位于第一内堤与第二内堤之间的部分可以凹入，并且显示装置还可以包括直接位于第一平坦化层的凹入的部分上的第一绝缘层。
在示例实施例中，第一内堤的高度可以比从第一绝缘层的下表面到第一内堤的上表面的距离小。
在示例实施例中，发光元件可以比第一内堤的下表面低。
在示例实施例中，显示装置还可以包括与第一内堤和第二内堤分隔开且围绕第一内堤和第二内堤的外堤，其中，外堤的高度比第一内堤的高度大。
在示例实施例中，显示装置还可以包括：第一接触电极，接触发光元件的端部和第一电极；以及第二接触电极，接触发光元件的另一端部和第二电极。
根据本公开的另一示例实施例，显示装置包括：第一基底；堤层，位于第一基底上且包括通过使堤层的至少一部分凹入形成的凹槽以及相对于凹槽彼此分隔开的第一内堤和第二内堤；第一电极，位于第一内堤上；第二电极，位于第二内堤上；以及发光元件，位于凹槽中且电连接到第一电极和第二电极，其中，第一内堤的第一侧表面和第二内堤的第二侧表面可以形成凹槽的侧面，并且第一侧表面和第二侧表面分别凹入到第一内堤和第二内堤中以具有弯曲的形状。
在示例实施例中，第一内堤的第一侧表面可以包括接触第一内堤的下表面的第一端部和接触第一内堤的上表面的第二端部，并且第一侧表面可以在连接第一端部和第二端部的参考线下方。
在示例实施例中，凹槽的深度可以比第一内堤的高度小。
在示例实施例中，显示装置还可以包括：第一层间绝缘层，位于第一基底与堤层之间；以及第二层间绝缘层，位于第一层间绝缘层与堤层之间，其中，堤层直接位于第二层间绝缘层上。
在示例实施例中，凹槽可以穿透第二层间绝缘层以暴露第一层间绝缘层的上表面，并且凹槽的深度可以比第一内堤的高度大。
在示例实施例中，凹槽的下表面可以是平坦表面。
在示例实施例中，凹槽的下表面可以接触第二层间绝缘层的上表面，并且凹槽的深度可以基本上等于第一内堤的高度。
在示例实施例中，发光元件可以与第二层间绝缘层位于同一层上。
在示例实施例中，凹槽的下表面可以具有弯曲的形状。
在示例实施例中，第一侧表面和第二侧表面可以分别朝向第一内堤的下部的中点和第二内堤的下部的中点凹入以具有弯曲的形状。
附图说明
这些和/或其他方面通过下面结合附图对实施例的描述将变得明显且更容易理解，在附图中：
图1是根据实施例的显示装置的平面图；
图2是根据实施例的显示装置的像素的平面图；
图3是沿着图2的线III-III'和线IV-IV'截取的剖视图；
图4是图3的部分QP的放大图；
图5是示出了从根据实施例的显示装置的发光元件发射的光的传播的示意图；
图6是根据实施例的显示装置的剖视图；
图7是根据实施例的发光元件的示意图；
图8至图14是示出了根据实施例的制造显示装置的工艺的剖视图；
图15是根据实施例的显示装置的剖视图；
图16是根据实施例的显示装置的剖视图；
图17是示出了制造图16的显示装置的工艺的一部分(例如，一个或更多个动作)的剖视图；
图18是根据实施例的显示装置的剖视图；
图19和图20是示出了制造图18的显示装置的工艺的一部分(例如，一个或更多个动作)的剖视图；
图21和图22是示出了根据实施例的制造显示装置的工艺的一部分(例如，一个或更多个动作)的剖视图；
图23是根据实施例的显示装置的剖视图；
图24是根据实施例的显示装置的剖视图；以及
图25是根据实施例的显示装置的剖视图。
具体实施方式
现在将在下文中参照附图更充分地描述本公开的实施例，在附图中示出了本公开的示例实施例。然而，本公开的主题可以以不同的形式实现，并且不应被解释为限于在此所阐述的实施例。相反，提供这些实施例使得本公开将是彻底和完整的，并且将向本领域技术人员充分地传达本公开的范围。
还将理解的是，当层被称为“在”另一层或基底“上”时，所述层可以直接在所述另一层或基底上(其间没有任何中间层)，或者也可以存在中间层。在整个说明书和附图中，相同的附图标记指示相同的组件。
将理解的是，尽管可以在此使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受到这些术语限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不脱离本公开的教导的情况下，下面讨论的第一元件可以被命名为第二元件。类似地，第二元件也可以被命名为第一元件。
在下文中，将参照附图描述实施例。
图1是根据实施例的显示装置10的示意性平面图。
参照图1，显示装置10可以显示运动图像和/或静止图像。显示装置10可以指提供显示屏的任何合适的电子装置。显示装置10的示例可以包括电视机、笔记本计算机、监视器、广告牌、物联网(IoT)、移动电话、智能电话、平板个人计算机(PC)、电子手表、智能手表、手表电话、头戴式显示器、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(PMP)、导航装置、游戏机、数码相机和摄录机，所有这些提供显示屏。
显示装置10包括提供显示屏的显示面板。显示面板的示例包括无机发光二极管(LED)显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板和场发射显示面板。下面将描述应用无机LED显示面板作为本实施例的显示面板的示例的情况，但是实施例不限于这种情况，也可以应用其他合适的显示面板，只要基本上相同的技术精神是可应用的。
显示装置10的形状可以各种地修改。例如，显示装置10可以具有诸如水平长矩形、竖直长矩形、正方形、具有圆角(顶点)的四边形、其他多边形和/或圆形的各种合适的形状。显示装置10的显示区域DPA的形状也可以与显示装置10的整体形状类似。在图1中，显示装置10和显示区域DPA中的每个成形为水平长矩形，但是本公开不限于此。
显示装置10可以包括显示区域DPA和非显示区域NDA。显示区域DPA可以是可以显示屏幕(例如，图像)的区域，非显示区域NDA可以是不显示屏幕(例如，图像)的区域。显示区域DPA也可以被称为有效区域，非显示区域NDA也可以被称为非有效区域。显示区域DPA总体上可以占据显示装置10的中心(例如，可以基本上在显示装置10的中心中)。
显示区域DPA可以包括多个像素PX。像素PX可以在矩阵方向上布置(例如，以矩阵构造布置)。像素PX中的每个在平面图中可以是矩形的或正方形的。然而，像素PX中的每个的形状不限于这些示例，也可以是具有相对于方向(例如，相对于水平和竖直方向)倾斜的每条边的菱形形状。像素PX可以以条纹图案或pentile图案交替地布置。像素PX中的每个可以包括一个或更多个发光元件300(见图2)，一个或更多个发光元件300发射设定或特定波长带的光以显示设定或特定颜色。
非显示区域NDA可以在显示区域DPA周围。非显示区域NDA可以完全地或部分地围绕显示区域DPA。显示区域DPA可以是矩形的，非显示区域NDA可以与矩形的显示区域DPA的四条边相邻。非显示区域NDA可以形成显示装置10的边框。在每个非显示区域NDA中，可以布置包括在显示装置10中的布线和/或电路驱动器，并且/或者可以安装外部装置。
图2是根据实施例的显示装置10的像素PX的平面图。图3是沿着图2的线III-III'和线IV-IV'截取的剖视图。
像素PX中的每个可以包括一个或更多个子像素PXn(PXn中的n可以为例如1、2、3的自然数)。参照图2和图3，像素PX中的每个可以包括第一子像素PX1、第二子像素PX2和第三子像素PX3。第一子像素PX1可以发射第一颜色的光，第二子像素PX2可以发射第二颜色的光，第三子像素PX3可以发射第三颜色的光。第一颜色可以是蓝色，第二颜色可以是绿色，第三颜色可以是红色。然而，实施例不限于这种情况，子像素PXn也可以发射相同颜色的光。另外，尽管在图2中示出了包括三个子像素PXn的一个像素PX，但是本公开的实施例不限于这种情况，像素PX也可以包括多于三个子像素PXn。
显示装置10的每个子像素PXn可以包括被限定为发射区域EMA的区域。第一子像素PX1可以包括第一发射区域EMA1，第二子像素PX2可以包括第二发射区域EMA2，第三子像素PX3可以包括第三发射区域EMA3。发射区域EMA可以被限定为布置有包括在显示装置10中的发光元件300以输出设定或特定波长带的光的区域。发光元件300中的每个可以包括活性层330(见图7)，活性层330可以在任何方向上发射设定或特定波长的光。从每个发光元件300的活性层330发射的光不仅可以朝向发光元件300的两端(例如，在发光元件300的纵向方向上)照射，而且可以在发光元件300的横向方向上照射。发射区域EMA可以包括布置有发光元件300的区域和与发光元件300相邻的从发光元件300发射的光输出到的区域。
然而，实施例不限于这种情况，发射区域EMA也可以包括从发光元件300发射的光在被其他构件反射或折射之后输出到的区域。多个发光元件300可以设置在每个子像素PXn中，设置有发光元件300的区域和与其相邻的区域可以一起形成发射区域EMA。
在一些实施例中，显示装置10的每个子像素PXn可以包括被限定为除了发射区域EMA之外的区域的非发射区域。非发射区域可以是其中未设置有发光元件300且因为从发光元件300发射的光没有到达该区域而没有光从其输出的区域。
图3示出了图2的仅第一子像素PX1的剖面，但是相同的图示可以应用于其他像素PX和/或子像素PXn。图3示出了从定位在图2的第一子像素PX1中的发光元件300的一端到另一端的剖面。
显示装置10可以包括设置在第一基底101上的电路元件层和显示元件层。半导体层、多个导电层和多个绝缘层可以设置在第一基底101上，并且可以构成电路元件层和显示元件层。多个导电层可以包括第一栅极导电层、第二栅极导电层、第一数据导电层和第二数据导电层以及电极210和220以及接触电极260，第一栅极导电层、第二栅极导电层、第一数据导电层和第二数据导电层布置在第一平坦化层109之下且构成电路元件层，电极210和220以及接触电极260布置在第一平坦化层109上且构成显示元件层。多个绝缘层可以包括缓冲层102、第一栅极绝缘层103、第一保护层105、第一层间绝缘层107、第二层间绝缘层108、第一平坦化层109、第一绝缘层510、第二绝缘层520、第三绝缘层530和第四绝缘层550。
电路元件层可以包括作为用于驱动发光元件300的电路元件和布线的驱动晶体管DT、开关晶体管ST、第一导电图案CDP以及多条电压布线VDL和VSL；显示元件层可以包括第一电极210、第二电极220、第一接触电极261和第二接触电极262以及发光元件300。
第一基底101可以是绝缘基底。第一基底101可以由诸如玻璃、石英和/或聚合物树脂的绝缘材料制成。在一些实施例中，第一基底101可以是刚性基底，但是也可以是可以弯曲、折叠和/或卷曲的柔性基底。
光阻挡层BML1和BML2可以设置在第一基底101上。光阻挡层BML1和BML2可以包括第一光阻挡层BML1和第二光阻挡层BML2。第一光阻挡层BML1和第二光阻挡层BML2分别至少与驱动晶体管DT的第一有源材料层DT_ACT和开关晶体管ST的第二有源材料层ST_ACT叠置。光阻挡层BML1和BML2可以各自独立地包括光阻挡材料，以防止或减少光进入第一有源材料层DT_ACT和第二有源材料层ST_ACT。例如，第一光阻挡层BML1和第二光阻挡层BML2可以各自独立地由阻挡或基本上减少光的透射的不透明金属材料制成。在一些情况下，可以省略光阻挡层BML1和BML2。在一些实施例中，第一光阻挡层BML1可以电连接到驱动晶体管DT的第一源/漏电极DT_SD1，将在下文中更详细地描述，第二光阻挡层BML2可以电连接到开关晶体管ST的第一源/漏电极ST_SD1。如在此所使用的，表述“第一源/漏电极”指第一源电极或第一漏电极。
缓冲层102可以布置在第一基底101的具有光阻挡层BML1和BML2的整个表面上。缓冲层102可以形成在第一基底101上以保护每个像素PX的晶体管DT和ST免受可能会通过易被湿气渗透的第一基底101引入的湿气影响，并且缓冲层102可以执行表面平坦化功能。缓冲层102可以由交替地堆叠的多个无机层组成。例如，缓冲层102可以形成为其中选自于氧化硅(SiOx)层、氮化硅(SiNx)层和氮氧化硅(SiON)层中的一个或更多个无机层交替地堆叠的多层。
半导体层可以在缓冲层102上。半导体层可以包括驱动晶体管DT的第一有源材料层DT_ACT和开关晶体管ST的第二有源材料层ST_ACT。第一有源材料层DT_ACT和第二有源材料层ST_ACT可以分别与第一栅极导电层的栅电极DT_G和ST_G部分地叠置，这将在下文中更详细地描述。
在示例实施例中，半导体层可以包括多晶硅、单晶硅和/或氧化物半导体等。多晶硅可以例如通过使非晶硅结晶形成。结晶方法的非限制性示例包括快速热退火(RTA)、固相结晶(SPC)、准分子激光退火(ELA)、金属诱导结晶(MIC)和顺序横向固化(SLS)。当半导体层包括多晶硅时，第一有源材料层DT_ACT可以包括第一掺杂区DT_ACTa、第二掺杂区DT_ACTb和第一沟道区DT_ACTc。第一沟道区DT_ACTc可以在第一掺杂区DT_ACTa与第二掺杂区DT_ACTb之间。第二有源材料层ST_ACT可以包括第三掺杂区ST_ACTa、第四掺杂区ST_ACTb和第二沟道区ST_ACTc。第二沟道区ST_ACTc可以在第三掺杂区ST_ACTa与第四掺杂区ST_ACTb之间。第一掺杂区DT_ACTa、第二掺杂区DT_ACTb、第三掺杂区ST_ACTa和第四掺杂区ST_ACTb可以分别是第一有源材料层DT_ACT和第二有源材料层ST_ACT的掺杂有杂质的区域。
在示例实施例中，第一有源材料层DT_ACT和第二有源材料层ST_ACT可以包括氧化物半导体。在这种情况下，第一有源材料层DT_ACT和第二有源材料层ST_ACT的掺杂区可以是导电区。氧化物半导体可以是包含铟(In)的氧化物半导体。在一些实施例中，氧化物半导体可以是氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化铟锌锡(IZTO)、氧化铟镓锡(IGTO)和/或氧化铟镓锌锡(IGZTO)。
第一栅极绝缘层103可以在半导体层和缓冲层102上。第一栅极绝缘层103可以在具有半导体层的缓冲层102上。第一栅极绝缘层103可以用作驱动晶体管DT和开关晶体管ST中的每个的栅极绝缘膜。第一栅极绝缘层103可以由诸如氧化硅(SiOx)、氮化硅(SiNx)或它们的堆叠结构的无机材料制成。
第一栅极导电层可以在第一栅极绝缘层103上。第一栅极导电层可以包括驱动晶体管DT的第一栅电极DT_G和开关晶体管ST的第二栅电极ST_G。第一栅电极DT_G可以与第一有源材料层DT_ACT的至少一部分叠置，第二栅电极ST_G可以与第二有源材料层ST_ACT的至少一部分叠置。例如，第一栅电极DT_G可以在厚度方向上与第一有源材料层DT_ACT的第一沟道区DT_ACTc叠置，第二栅电极ST_G可以在厚度方向上与第二有源材料层ST_ACT的第二沟道区ST_ACTc叠置。
第一栅极导电层可以是但不限于由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)及它们的合金中的任何一种或更多种制成的单层或多层。
第一保护层105可以在第一栅极导电层上。第一保护层105可以覆盖第一栅极导电层以保护第一栅极导电层。第一保护层105可以由诸如氧化硅(SiOx)、氮化硅(SiNx)或它们的堆叠结构的无机材料制成。
第二栅极导电层可以在第一保护层105上。第二栅极导电层可以包括存储电容器的第一电容电极CE1，第一电容电极CE1的至少一部分在厚度方向上与第一栅电极DT_G叠置。第一电容电极CE1可以在厚度方向上与第一栅电极DT_G叠置，并且第一保护层105位于第一电容电极CE1与第一栅电极DT_G之间，存储电容器可以形成在第一电容电极CE1与第一栅电极DT_G之间。第二栅极导电层可以是但不限于由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)和它们的合金中的任何一种或更多种制成的单层或多层。
第一层间绝缘层107可以在第二栅极导电层上。第一层间绝缘层107可以用作第二栅极导电层与第二栅极导电层上的其他层之间的绝缘膜。第一层间绝缘层107可以由诸如氧化硅(SiOx)、氮化硅(SiNx)或它们的堆叠结构的无机材料制成。
第一数据导电层可以在第一层间绝缘层107上。第一数据导电层可以包括驱动晶体管DT的第一源/漏电极DT_SD1和第二源/漏电极DT_SD2以及开关晶体管ST的第一源/漏电极ST_SD1和第二源/漏电极ST_SD2。
驱动晶体管DT的第一源/漏电极DT_SD1和第二源/漏电极DT_SD2可以通过分别穿透第一层间绝缘层107、第一保护层105和第一栅极绝缘层103的接触孔分别接触第一有源材料层DT_ACT的第一掺杂区DT_ACTa和第二掺杂区DT_ACTb。开关晶体管ST的第一源/漏电极ST_SD1和第二源/漏电极ST_SD2可以通过分别穿透第一层间绝缘层107、第一保护层105和第一栅极绝缘层103的接触孔分别接触第二有源材料层ST_ACT的第三掺杂区ST_ACTa和第四掺杂区ST_ACTb。在一些实施例中，驱动晶体管DT的第一源/漏电极DT_SD1和开关晶体管ST的第一源/漏电极ST_SD1可以分别通过其他接触孔电连接到第一光阻挡层BML1和第二光阻挡层BML2。当驱动晶体管DT和开关晶体管ST中的每个的第一源/漏电极DT_SD1或ST_SD1和第二源/漏电极DT_SD2或ST_SD2中的任何一者是源电极时，另一电极可以是漏电极。然而，实施例不限于这种情况，当第一源/漏电极DT_SD1或ST_SD1和第二源/漏电极DT_SD2或ST_SD2中的任何一者是漏电极时，另一电极可以是源电极。
第一数据导电层可以是但不限于由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)和它们的合金中的任何一种或更多种制成的单层或多层。
第二层间绝缘层108可以在第一数据导电层上。第二层间绝缘层108可以在第一层间绝缘层107的整个表面上，以覆盖第一数据导电层且保护第一数据导电层。第二层间绝缘层108可以由诸如氧化硅(SiOx)、氮化硅(SiNx)或它们的堆叠结构的无机材料制成。
第二数据导电层可以在第二层间绝缘层108上。第二数据导电层可以包括第二电压布线VSL、第一电压布线VDL和第一导电图案CDP。供应到驱动晶体管DT的高电势电压(例如，第一电源电压)可以施加到第一电压布线VDL，供应到第二电极220的低电势电压(例如，第二电源电压)可以施加到第二电压布线VSL。在显示装置10的制造工艺期间，排列发光元件300所需的排列信号也可以传输到第二电压布线VSL。
第一导电图案CDP可以通过形成在第二层间绝缘层108中的接触孔电连接到驱动晶体管DT的第一源/漏电极DT_SD1。第一导电图案CDP也可以接触在下文中将更详细地描述的第一电极210，驱动晶体管DT可以通过第一导电图案CDP将从第一电压布线VDL接收的第一电源电压传输到第一电极210。虽然在附图中示出了包括一条第二电压布线VSL和一条第一电压布线VDL的第二数据导电层，但是本公开的实施例不限于这种情况。第二数据导电层也可以包括多条第一电压布线VDL和/或多条第二电压布线VSL。
第二数据导电层可以是但不限于由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)和它们的合金中的任何一种或更多种制成的单层或多层。
第一平坦化层109可以在第二数据导电层上。第一平坦化层109可以包括有机绝缘材料且可以执行表面平坦化功能。
内堤410和420、多个电极210和220、外堤450、多个接触电极260以及发光元件300在第一平坦化层109上。另外，多个绝缘层510、520、530和550也可以设置在第一平坦化层109上。
内堤410和420可以直接在第一平坦化层109上。内堤410和420可以包括与每个像素PX或子像素PXn的中心相邻的第一内堤410和第二内堤420。
如图2中示出的，第一内堤410和第二内堤420可以分隔开以在第一方向DR1上彼此面对。第一内堤410和第二内堤420可以在第二方向DR2上延伸，但是可以在与子像素PXn之间的边界分隔开的位置处结束(例如，可以在到达子像素PXn之间的边界之前结束)，从而不延伸到在第二方向DR2上邻近(例如，相邻)的其他子像素PXn。因此，第一内堤410和第二内堤420可以布置在每个子像素PXn中，以便在显示装置10的整个表面上形成线性图案。因为内堤410和420分隔开以彼此面对，所以布置有发光元件300的区域可以形成在内堤410与420之间。虽然在图3中示出了一个第一内堤410和一个第二内堤420，但是本实施例不限于这种情况。在一些实施例中，根据(例如，对应于)电极210和220的数量，第一内堤410和第二内堤420中的每个可以以复数数量(例如，以多个)设置，或者还可以设置更大数量的其他(例如，附加的)内堤410和420。
如图3中示出的，第一内堤410和第二内堤420中的每个的至少一部分可以从第一平坦化层109的上表面突出。根据实施例，第一内堤410和第二内堤420可以从第一平坦化层109向上突出，第一内堤410和第二内堤420中的每个的至少一个侧表面PS1或PS2(见图4)可以凹入到内堤410和420中的对应的一个中以具有弯曲的(例如，凹进的)形状。
开口区域HP(见图4)可以形成在第一内堤410与第二内堤420之间，发光元件300可以布置在开口区域HP中。开口区域HP可以被理解为暴露第一平坦化层109的上表面的一部分的区域，使得发光元件300可以布置在第一内堤410与第二内堤420之间。发光元件300可以在开口区域HP中电连接到电极210和220，并且可以发射设定或特定波长带的光。从发光元件300发射的光可以朝向内堤410和420的侧表面PS1和PS2行进。当内堤410和420上的电极210和220包括具有反射性的材料时，从发光元件300发射的光可以被位于内堤410和420的侧表面PS1和PS2上的电极210和220反射，以在第一基底101上方行进(例如，远离第一基底101行进)。根据实施例，内堤410和420可以提供要布置发光元件300的区域，同时用作在向上方向上反射从发光元件300发射的光的反射屏障。
例如，在从发光元件300发射之后被反射的光的行进方向可以由内堤410和420的侧表面PS1和PS2中的每个的形状确定。在根据实施例的显示装置10中，因为内堤410和420的可以用作反射屏障的侧表面PS1和PS2凹入以具有弯曲的(例如，凹进的)形状，所以从发光元件300发射的光可以在其被反射时会聚。在示例实施例中，第一侧表面PS1和第二侧表面PS2可以分别朝向第一内堤410和第二内堤420的下部的中点凹入以具有弯曲的(例如，凹进的)形状。内堤410和420的侧表面PS1和PS2中的每个可以具有设定或特定曲率，并且可以在设定或特定方向上凹入，以便最大化(或改善)从发光元件300发射的光的会聚。例如，第一侧表面PS1和第二侧表面PS2中的每个可以从将第一侧表面PS1或第二侧表面PS2的两端连接的相应的参考线朝向相应的内堤410或420的下部的中点凹入。
在一些实施例中，从发光元件300中的每个发射的光可以通过发光元件300的两个端表面(沿着第一方向DR1)输出。在此，由于内堤410和420的侧表面PS1和PS2具有弯曲的(例如，凹进的)形状，因此其中布置有发光元件300的开口区域HP可以具有围绕发光元件300的整体形状。因此，从发光元件300发射的光中的大部分可以朝向内堤410和420的侧表面PS1和PS2行进，光可以到达的区域可以增大，从而提高电极210和220的反射率。例如，显示装置10的光输出效率可以通过内堤410和420的侧表面PS1和PS2中的每个的弯曲的(例如，凹进的)形状改善。虽然内堤410和420中的每个的两个侧表面在附图中被示出为具有弯曲的形状，但是本公开的实施例不限于这种情况。
在示例实施例中，内堤410和420可以包括诸如聚酰亚胺(PI)的有机绝缘材料。根据实施例，内堤410和420可以通过使用干蚀刻的图案化工艺形成，而不是通过使用光致抗蚀剂的图案化工艺形成，形成内堤410和420的材料可以各自独立地是氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)和/或有机绝缘材料。在通过干蚀刻工艺形成的内堤410和420中，至少面对(例如，彼此面对)的侧表面PS1和PS2可以具有弯曲的形状。当内堤410和420包括上述材料中的任何材料时，定位在内堤410和420之下的第一平坦化层109和第二层间绝缘层108也可以包括与内堤410和420相同的材料，并且可以在干蚀刻工艺中(例如，利用干蚀刻工艺)与内堤410和420同时被蚀刻。在这种情况下，形成在内堤410与420之间的开口区域HP可以更深。
电极210和220可以设置在内堤410和420以及第一平坦化层109上。电极210和220可以包括第一内堤410上的第一电极210和第二内堤420上的第二电极220。
如图2中示出的，第一电极210可以在每个子像素PXn中沿第二方向DR2延伸。然而，第一电极210可以不延伸到在第二方向DR2上邻近(例如，相邻)的其他子像素PXn，而是可以与围绕每个子像素PXn的外堤450部分地分隔开。第一电极210的至少一部分可以与外堤450叠置，第一电极210可以在与外堤450叠置的区域中电连接到驱动晶体管DT。例如，第一电极210可以形成在与外堤450叠置的区域中，可以通过穿透第一平坦化层109的第一接触孔CT1接触第一导电图案CDP，并且可以通过第一导电图案CDP电连接到驱动晶体管DT的第一源/漏电极DT_SD1。
第二电极220可以在每个子像素PXn中沿第二方向DR2延伸。与第一电极210不同，第二电极220可以延伸到在第二方向DR2上邻近(例如，相邻)的其他子像素PXn。例如，一个第二电极220可以布置在沿第二方向DR2彼此邻近的多个子像素PXn中。第二电极220可以在沿第二方向DR2邻近或相邻的子像素PXn(例如，邻近的每个子像素PXn)的边界处与外堤450部分地叠置，并且可以在与外堤450叠置的区域中电连接到第二电压布线VSL。例如，第二电极220可以形成在与外堤450叠置的区域中，并且可以通过穿透第一平坦化层109的第二接触孔CT2接触第二电压布线VSL。在第一方向DR1上彼此邻近(例如，相邻)的子像素PXn的第二电极220可以分别通过第二接触孔CT2电连接到第二电压布线VSL。
然而，本实施例不限于这种情况。在一些实施例中，第二电极220中的每个还可以包括在第一方向DR1上延伸的主干部，在第一方向DR1上彼此邻近(例如，相邻)的子像素PXn的第二电极220可以通过主干部彼此电连接。在这种情况下，第二电极220可以在位于显示区域DPA周围的非显示区域NDA中电连接到第二电压布线VSL，在显示区域DPA中布置有多个像素PX或子像素PXn。
虽然附图示出了在每个子像素PXn中设置一个第一电极210和一个第二电极220，但是本实施例不限于这种情况。在一些实施例中，多个第一电极210和/或多个第二电极220可以设置在每个子像素PXn中。在一些实施例中，每个子像素PXn中的第一电极210和第二电极220可以不必在一个方向上延伸，并且可以具有各种合适的结构。例如，第一电极210和第二电极220可以部分地弯曲或弯折，或者第一电极210和第二电极220中的任何一个可以围绕另一电极。其中设置有第一电极210和第二电极220的结构或形状没有特别限制，只要第一电极210和第二电极220至少部分地分隔开以彼此面对，使得要布置发光元件300的区域可以形成在第一电极210与第二电极220之间即可。
电极210和220可以电连接到发光元件300，并且可以接收设定或预定电压，使得发光元件300可以发光。例如，电极210和220可以通过接触电极260电连接到发光元件300，并且可以通过接触电极260将接收到的电信号传输到发光元件300。
在示例实施例中，第一电极210可以是定位在每个子像素PXn中的单独的像素电极，第二电极220可以是沿着多个子像素PXn一体地设置的共电极。第一电极210和第二电极220中的任何一个可以构成发光元件300的阳极，另一电极可以构成发光元件300的阴极。然而，本实施例不限于这种情况，并且相反的情况也可以成立。
在一些实施例中，电极210和220中的每个可以用于在每个子像素PXn中形成电场，以便排列发光元件300。发光元件300可以通过在第一电极210与第二电极220之间形成电场的工艺被放置在第一电极210与第二电极220之间，该工艺包括将排列信号传输到第一电极210和第二电极220。如将在下文中更详细地描述的，分散在设定或预定墨水中的发光元件300可以通过喷墨工艺喷射到第一电极210和第二电极220上，并且通过在第一电极210与第二电极220之间传输排列信号(在第一电极210与第二电极220之间传输排列信号的同时)通过将介电泳力施加到发光元件300，发光元件300可以在第一电极210与第二电极220之间排列。
如图3中示出的，第一电极210和第二电极220可以分别在第一内堤410和第二内堤420上，并且可以分隔开以在第一方向DR1上彼此面对。发光元件300可以在第一内堤410与第二内堤420之间，当发光元件300在第一电极210与第二电极220之间时，发光元件300中的每个的至少一个端部可以同时电连接到第一电极210和第二电极220。
在一些实施例中，第一电极210和第二电极220可以形成为分别具有比第一内堤410和第二内堤420大的宽度(例如，在第一方向DR1上)。例如，第一电极210和第二电极220可以分别覆盖第一内堤410和第二内堤420的外表面。第一电极210和第二电极220可以分别布置在第一内堤410和第二内堤420的侧表面上，第一电极210与第二电极220之间的间隙(在第一方向DR1上)可以比第一内堤410与第二内堤420之间的间隙小。第一电极210和第二电极220中的每个的至少一部分可以直接在第一平坦化层109上。
电极210和220中的每个可以包括透明导电材料。例如，电极210和220中的每个可以包括诸如氧化铟锡(ITO)、氧化铟锌(IZO)和/或氧化铟锡锌(ITZO)的材料。在一些实施例中，电极210和220中的每个可以包括具有高反射率的导电材料。例如，电极210和220中的每个可以包括诸如银(Ag)、铜(Cu)和/或铝(Al)的金属作为具有高反射率的材料。在这种情况下，电极210和220中的每个可以将在从发光元件300发射之后朝向第一内堤410和第二内堤420的侧表面行进的光反射到每个子像素PXn上方(例如，远离每个子像素PXn)。
然而，实施例不限于这种情况，电极210和220中的每个也可以各自独立地具有其中堆叠有透明导电材料层和具有高反射率的金属层的结构，或者包括透明导电材料和金属的单层的结构。在示例实施例中，电极210和220可以各自独立地具有ITO/Ag/ITO、ITO/Ag/IZO或ITO/Ag/ITZO/IZO的堆叠结构，或者可以是包含铝(Al)、镍(Ni)、镧(La)等的合金(例如，可以由包含铝(Al)、镍(Ni)、镧(La)等的合金形成)。
第一绝缘层510可以在第一平坦化层109、第一电极210和第二电极220上。第一绝缘层510不仅可以在电极210与220之间和/或内堤410与420之间的区域中，而且可以在内堤410和420中的每个的与内堤410与420之间的区域相对的侧上(例如，第一平坦化层109可以定位在内堤410和420中的每个之下)。在一些实施例中，第一绝缘层510部分地覆盖第一电极210和第二电极220。例如，第一绝缘层510可以在第一平坦化层109的整个表面上，包括布置有第一电极210和第二电极220的区域，但是可以暴露第一电极210和第二电极220中的每个的上表面的一部分。第一绝缘层510可以具有部分地暴露第一电极210和第二电极220的开口，并且可以仅覆盖第一电极210和第二电极220中的每个的侧面(例如，一侧和另一侧)。内堤410和420上的第一电极210和第二电极220可以被第一绝缘层510中的开口部分地暴露。
第一绝缘层510可以保护第一电极210和第二电极220，同时使第一电极210和第二电极220彼此绝缘。另外，第一绝缘层510可以防止或降低第一绝缘层510上的发光元件300直接接触其他构件并因此被损坏的风险。然而，第一绝缘层510的形状和结构不限于以上示例。
在示例实施例中，台阶可以形成在第一绝缘层510的上表面的在第一电极210与第二电极220之间的部分中。在一些实施例中，第一绝缘层510可以包括无机绝缘材料。由于由第一绝缘层510之下的电极210和220形成的台阶(例如，高度差)，第一绝缘层510的上表面的部分地覆盖第一电极210和第二电极220的部分可以成台阶。因此，空的空间可以形成在第一绝缘层510的上表面与第一电极210与第二电极220之间的第一绝缘层510上的发光元件300(例如，发光元件300的下表面)之间。空的空间可以填充有形成将在下文中更详细地描述的第二绝缘层520的材料。
外堤450可以在第一绝缘层510上。如图2和图3中示出的，外堤450可以设置在子像素PXn之间的边界处。外堤450可以至少在第二方向DR2上延伸，并且可以部分地围绕内堤410和420以及电极210和220以及发光元件300布置在内堤410与420之间以及电极210与220之间的区域。另外，外堤450还可以包括在第一方向DR1上延伸的部分，从而在显示区域DPA的整个表面上形成网格图案。
根据实施例，外堤450的高度HC(例如，在厚度方向上)可以比内堤410和420中的每个的高度HA(例如，在厚度方向上)大。与内堤410和420不同，外堤450可以使相邻的子像素PXn分开，同时防止(或减少)在显示装置10的制造工艺期间发生的用于放置发光元件300的喷墨工艺期间墨水溢出到相邻的子像素PXn。例如，外堤450可以针对不同的子像素PXn使其中分散有不同的发光元件300的墨水分开，以便防止(或减少)墨水彼此混合。与内堤410和420类似，外堤450可以包括但不限于聚酰亚胺(PI)。
发光元件300可以在第一电极210与第二电极220之间和/或在形成在第一内堤410与第二内堤420之间的开口区域HP中。发光元件300中的每个可以具有电连接到第一电极210的一端和电连接到第二电极220的另一端。发光元件300中的每个可以通过接触电极260电连接到第一电极210和第二电极220。
发光元件300可以彼此分隔开且排列为基本上彼此平行。发光元件300之间的间隙没有特别限制。在一些情况下，多个发光元件300可以彼此相邻地定位以形成簇，多个其他发光元件300可以以规则间隔定位以形成簇。在一些实施例中，发光元件300可以具有不均匀的密度，但是可以在一个方向上取向和排列。在示例实施例中，发光元件300可以在一个方向上延伸，电极210和220中的每个延伸所沿的方向可以与发光元件300延伸所沿的方向基本上垂直。在一些实施例中，发光元件300的延伸方向可以不与电极210和220的延伸方向垂直，而是可以与电极210和220中的每个延伸所沿的方向倾斜。
根据实施例的发光元件300可以包括活性层330，活性层330包括不同材料以发射不同波长带的光。根据实施例的显示装置10可以包括发射不同波长带的光的发光元件300。第一子像素PX1的每个发光元件300可以包括发射第一颜色的光的活性层330，其中心波长带是第一波长，第二子像素PX2的每个发光元件300可以包括发射第二颜色的光的活性层330，其中心波长带是第二波长，第三子像素PX3的每个发光元件300可以包括发射第三颜色的光的活性层330，其中心波长带是第三波长。
因此，第一颜色的光可以从第一子像素PX1输出，第二颜色的光可以从第二子像素PX2输出，第三颜色的光可以从第三子像素PX3输出。在一些实施例中，第一颜色的光可以是具有在450nm至495nm的范围内的中心波长带的蓝光，第二颜色的光可以是具有在495nm至570nm的范围内的中心波长带的绿光，第三颜色的光可以是具有在620nm至752nm的范围内的中心波长带的红光。在一些实施例中，第一子像素PX1、第二子像素PX2和第三子像素PX3可以包括相同类型(或种类)的发光元件300以发射基本上相同颜色的光。
发光元件300可以在内堤410与420之间和/或电极210与220之间的开口区域HP中在第一绝缘层510上。例如，发光元件300可以在内堤410与420之间在第一绝缘层510上。每个发光元件300的一个或更多个部分可以在厚度方向上与电极210和220叠置。例如，发光元件300中的每个的端部可以在厚度方向上与第一电极210叠置以位于第一电极210上，发光元件300中的每个的另一端部可以与第二电极220叠置以位于第二电极220上。然而，实施例不限于这种情况。在一些实施例中，每个子像素PXn中的发光元件300中的至少一些可以在除了内堤410与420之间的区域之外的区域中，例如，可以在内堤410和420中的每个与外堤450之间。
发光元件300中的每个可以包括在与第一基底101和/或第一平坦化层109的上表面平行的方向上布置的多个层。根据实施例的显示装置10的发光元件300中的每个可以在一方向上延伸，并且可以具有其中多个半导体层沿着发光元件300延伸所沿的方向顺序地布置的结构。发光元件300延伸所沿的方向可以与第一平坦化层109平行，包括在发光元件300中的每个中的半导体层可以沿着与第一平坦化层109的上表面平行的方向顺序地布置。然而，实施例不限于这种情况。在一些实施例中，当发光元件300中的每个具有不同的结构时，层可以在与第一平坦化层109垂直(例如，基本上垂直)的方向上布置。将在下文中参照包括在此的其他附图更详细地描述发光元件300中的每个的结构。
如上所述，内堤410和420的侧表面PS1和PS2可以是弯曲的，从发光元件300发射的光可以被定位在内堤410和420的侧表面PS1和PS2上的电极210和220反射，以在第一基底101上方行进(例如，远离第一基底101行进)。现在将进一步参照包括在此的其他附图更详细地描述内堤410和420中的每个的结构以及从发光元件300发射的光根据该结构的传播。
图4是图3的部分QP的放大图。
图4是形成在第一内堤410与第二内堤420之间的开口区域HP的放大图，发光元件300定位在开口区域HP中。
参照图4，在根据实施例的显示装置10中，第一内堤410和第二内堤420的至少面对(例如，彼此面对)的侧表面PS1和PS2可以是弯曲的。第一内堤410可以包括面对第二内堤420的第一侧表面PS1，第二内堤420可以包括面对第一侧表面PS1的第二侧表面PS2。内堤410和420可以布置为使得第一侧表面PS1和第二侧表面PS2彼此面对，开口区域HP可以被限定在第一侧表面PS1与第二侧表面PS2之间。例如，开口区域HP可以被理解为被内堤410和420的面对的侧表面PS1和PS2围绕的区域。
根据实施例的显示装置10的内堤410和420的各自的侧表面PS1和PS2可以朝向内堤410和420的中心凹入以具有弯曲的形状。由内堤410和420的围绕开口区域HP的各自的侧表面PS1和PS2形成的开口区域HP可以相对于第一基底101和/或第一平坦化层109的上表面凹进。
例如，根据实施例的显示装置10的内堤410和420的各自的侧表面PS1和PS2中的每个的斜率可以根据测量斜率的位置而变化。例如，第一内堤410的第一侧表面PS1可以包括第一端部EP1和第二端部EP2，第一端部EP1接触第一内堤410的下表面，第二端部EP2接触第一内堤410的上表面。第一侧表面PS1可以具有在第一侧表面PS1的切线方向上在每个端部EP1或EP2处测量的斜率。在示例实施例中，第一内堤410的第一侧表面PS1的在第一端部EP1处测量的斜率可以与在第二端部EP2处测量的斜率不同，第一侧表面PS1的斜率的大小可以从第一端部EP1朝向第二端部EP2增大。
第一倾斜角θa可以是与第一侧表面PS1的第一端部EP1相切的线与第一内堤410的下表面之间的倾斜角，第二倾斜角θb可以是与第二端部EP2相切的线与第一内堤410的上表面之间的倾斜角。如图4中示出的，在第一端部EP1处测量的第一倾斜角θa可以比在第二端部EP2处测量的第二倾斜角θb小。另外，在第一端部EP1处测量的第一倾斜角θa可以比在位于第一端部EP1与第二端部EP2之间的部分处测量的第三倾斜角θc小，在位于第一端部EP1与第二端部EP2之间的部分处测量的第三倾斜角θc可以比在第二端部EP2处测量的第二倾斜角θb小。例如，第三倾斜角θc可以是与位于第一端部EP1与第二端部EP2之间的部分相切的线与平行于第一内堤410的下表面和上表面的线之间的倾斜角。
在显示装置10的制造工艺期间，可以通过使用干蚀刻的各向同性蚀刻形成第一内堤410和第二内堤420。因此，根据实施例，侧表面PS1和PS2可以分别朝向内堤410和420的中心凹入以具有弯曲的(例如，凹进的)形状。弯曲的侧表面PS1和PS2中的每个的在切线方向上测量的斜率可以根据测量斜率的位置而变化。例如，每个侧表面PS1或PS2的分别在接触内堤410或420的下表面的端部处测量的斜率可以比在接触上表面的端部处测量的斜率小。因此，由围绕开口区域HP的侧表面PS1和PS2(例如，在围绕开口区域HP的侧表面PS1与PS2之间)形成的开口区域HP可以具有围绕发光元件300的形状，从发光元件300发射的光中的大部分可以朝向侧表面PS1和PS2行进。
另外，在实施例中，在第一内堤410中，在第一侧表面PS1的第一端部EP1处测量的第一倾斜角θa与在第二端部EP2处在第一内堤410的上表面与第一侧表面PS1之间测量的第四倾斜角θd的和可以小于180度。第二倾斜角θb和第四倾斜角θd可以是相对于第一内堤410的上表面在第二端部EP2处彼此面对的角度，第二倾斜角θb和第四倾斜角θd的和可以是180度。如上所述，因为在第一侧表面PS1的第一端部EP1处测量的第一倾斜角θa具有比第二倾斜角θb小的值，所以第一倾斜角θa和第四倾斜角θd的和可以小于(例如，少于)180度。以上描述可以同样地适用于第二内堤420的第二侧表面PS2。
内堤410和420的侧表面PS1和PS2可以是凹进的，并且它们的斜率从内堤410和420的下表面朝向上表面增大。根据实施例，内堤410和420的侧表面PS1和PS2中的每个可以位于将两个侧部(或侧表面PS1和PS2中的每个的端部)连接的参考线RS(见图4)下方。
例如，第二内堤420的第二侧表面PS2可以包括接触第二内堤420的下表面的第三端部EP3和接触第二内堤420的上表面的第四端部EP4。另外，还可以限定延伸(例如，在一方向上延伸)以将第三端部EP3和第四端部EP4连接(例如，结合)的参考线RS。根据实施例，内堤410和420的侧表面PS1和PS2中的每个可以位于将各自的侧表面的两个端部连接的参考线RS下方。如上所述，侧表面PS1和PS2均可以从各自的内堤410和420的下表面朝向上表面在斜率上增加，并且可以朝向各自的内堤410和420的中心凹入。例如，第二内堤420的具有上述形状的第二侧表面PS2可以位于参考线RS下方，参考线RS在将第三端部EP3和第四端部EP4连接(例如，结合)的方向上延伸。
因为根据实施例的显示装置10包括具有根据本实施例的形状的内堤410和420，所以可以改善每个像素PX和/或子像素PXn的发光效率。
图5是示出了从根据实施例的显示装置10的发光元件300发射的光的传播的示意图。
参照图5，从发光元件300发射的光可以朝向内堤410和420的各自的侧表面PS1和PS2行进，并且可以被反射离开电极210和220的布置在侧表面PS1和PS2上的上表面ES1和ES2。从发光元件300发射然后被电极210和220反射的光可以在第一基底101和/或第一平坦化层109上方行进(例如，远离第一基底101和/或第一平坦化层109行进)。
在此，因为内堤410和420的侧表面PS1和PS2是弯曲的，所以由围绕开口区域HP的侧表面PS1和PS2形成的开口区域HP可以具有围绕发光元件300的形状。开口区域HP可以相对于第一基底101的上表面和/或第一平坦化层109的上表面凹进。由发光元件300产生的光可以通过发光元件300的两个暴露的端表面照射，从发光元件300发射的光中的大部分可以朝向内堤410和420的弯曲的侧表面PS1和PS2行进。根据实施例，在从发光元件300发射的光中，朝向每个侧表面PS1或PS2行进的光的量可以增加，并且被每个电极210或220反射的光的量可以增加。例如，在从发光元件300发射的光中，在第一基底101上方(例如，远离第一基底101)行进的光的量可以增加。
另外，因为内堤410和420的侧表面PS1和PS2被弯曲以具有凹进的形状，所以在从发光元件300发射之后被反射的光可以朝向开口区域HP的中心行进。因此，从发光元件300发射然后被电极210和220反射的光可以在设定或特定方向上会聚。在根据实施例的显示装置10中，内堤410和420的弯曲的侧表面PS1和PS2可以增加在从发光元件300发射之后被引导到第一基底101上方(例如，远离第一基底101)的光的量，同时也将发射的光在设定或特定方向上会聚，并且可以改善每个子像素PXn的发光效率。
内堤410和420中的每个可以具有从其下表面到上表面测量的高度HA，内堤410与420之间的开口区域HP可以具有从开口区域HP的下表面到内堤410和420的上表面测量的深度HB。开口区域HP的深度HB可以被限定为从第一绝缘层510的下表面到内堤410和420的上表面测量的距离。根据实施例，内堤410和420中的每个的高度HA可以等于开口区域HP的深度HB。
在一些实施例中，内堤410和420可以各自独立地包括与内堤410和420之下的第一平坦化层109和第二层间绝缘层108相同的材料，第一平坦化层109和第二层间绝缘层108也可以在显示装置10的制造工艺期间在用于形成内堤410和420的蚀刻工艺中被蚀刻。在一些实施例中，内堤410和420中的每个的高度HA和开口区域HP的深度HB可以彼此不同。在这种情况下，布置在开口区域HP中的发光元件300可以与第一平坦化层109之下的第二数据导电层或第一数据导电层在同一层上。
再次参照图3，第二绝缘层520可以部分地在布置在第一电极210与第二电极220之间的发光元件300上。例如，第二绝缘层520可以部分地覆盖发光元件300中的每个的外表面以保护发光元件300，同时在显示装置10的制造工艺期间固定(例如，紧固)发光元件300。第二绝缘层520的在发光元件300中的每个上的部分可以在平面图中在第一电极210与第二电极220之间沿第二方向DR2延伸。例如，第二绝缘层520可以在每个子像素PXn中形成条纹图案或岛状图案。
第二绝缘层520可以在发光元件300上，并且可以暴露发光元件300中的每个的两个端部。发光元件300中的每个的暴露的端(例如，端部)可以接触将在下文中更详细地描述的接触电极260。第二绝缘层520的这种形状可以通过使用合适的掩模工艺使形成第二绝缘层520的材料图案化来形成。用于形成第二绝缘层520的掩模可以具有比发光元件300中的每个的长度小的宽度(例如，开口或孔)，使得形成第二绝缘层520的材料可以被图案化以暴露发光元件300中的每个的两端。然而，实施例不限于这种情况。
在示例实施例中，形成第二绝缘层520的材料的一部分可以在每个发光元件300的下表面与第一绝缘层510之间。例如，第二绝缘层520可以填充在在显示装置10的制造工艺期间形成的第一绝缘层510与每个发光元件300之间的空间。因此，第二绝缘层520可以形成为覆盖每个发光元件300的外表面。
接触电极260和第三绝缘层530可以在第二绝缘层520上。
如图2中示出的，接触电极260可以在一方向(例如，第二方向DR2)上延伸。接触电极260可以接触发光元件300以及电极210和220，发光元件300中的每个可以通过接触电极260从第一电极210和第二电极220接收电信号。
接触电极260可以包括第一接触电极261和第二接触电极262。第一接触电极261和第二接触电极262可以分别在第一电极210和第二电极220上。第一接触电极261可以在第一电极210上，第二接触电极262可以在第二电极220上，第一接触电极261和第二接触电极262可以在第二方向DR2上延伸。第一接触电极261和第二接触电极262可以分隔开以在第一方向DR1上彼此面对，并且可以在每个子像素PXn的发射区域EMA中形成条纹图案。
在一些实施例中，第一接触电极261和第二接触电极262中的每个在一方向上(例如，在第一方向DR1上)测量的宽度可以等于或大于第一电极210和第二电极220中的每个在该方向上测量的宽度。第一接触电极261和第二接触电极262可以分别接触每个发光元件300的一个端部和另一端部，并且可以覆盖第一电极210和第二电极220的两个侧表面。如上所述，第一电极210和第二电极220的上表面可以(例如，被第一绝缘层510)部分地暴露，第一接触电极261和第二接触电极262可以分别接触第一电极210和第二电极220的暴露的上表面。例如，第一接触电极261可以接触第一电极210的位于第一内堤410上的部分，第二接触电极262可以接触第二电极220的位于第二内堤420上的部分。在一些实施例中，第一接触电极261和第二接触电极262可以分别具有比第一电极210和第二电极220小的宽度，并且可以仅覆盖第一电极210和第二电极220的上表面的暴露的部分。在一些实施例中，如图3中示出的，第一接触电极261和第二接触电极262中的每个的至少一部分可以在第一绝缘层510上。
根据实施例，半导体层可以在每个发光元件300的在每个发光元件300延伸所沿的方向(例如，第一方向DR1)的两个端表面处被暴露，第一接触电极261和第二接触电极262可以在暴露半导体层的端表面处接触每个发光元件300。在一些实施例中，每个发光元件300的两端的侧表面可以被部分地暴露。在显示装置10的制造工艺期间，围绕每个发光元件300的半导体层的外表面的绝缘膜380(见图7)可以在形成覆盖每个发光元件300的外表面的第二绝缘层520的工艺中被部分地去除，每个发光元件300的暴露的侧表面可以分别接触第一接触电极261和第二接触电极262。发光元件300中的每个的端部可以通过第一接触电极261电连接到第一电极210，发光元件300中的每个的另一端部可以通过第二接触电极262电连接到第二电极220。
虽然在附图中在一个子像素PXn中示出了一个第一接触电极261和一个第二接触电极262，但是实施例不限于这种情况。第一接触电极261和第二接触电极262的数量可以根据每个子像素PXn中的第一电极210和第二电极220的数量而变化。
如图3中示出的，第一接触电极261可以在第一电极210和第二绝缘层520上。第一接触电极261可以接触发光元件300中的每个的端部和第一电极210的暴露的上表面。发光元件300中的每个的端部可以通过第一接触电极261电连接到第一电极210。
第三绝缘层530在第一接触电极261上。第三绝缘层530可以使第一接触电极261和第二接触电极262彼此电绝缘。第三绝缘层530可以覆盖第一接触电极261，但是可以不在每个发光元件300的另一端部上，使得发光元件300可以通过另一端部接触第二接触电极262。第三绝缘层530可以在第二绝缘层520的上表面上部分地接触第一接触电极261和第二绝缘层520。第三绝缘层530的在布置有第二电极220的方向上(例如，在面对第二电极220的方向上)的侧表面可以与第二绝缘层520的侧表面对齐。另外，第三绝缘层530可以在非发射区域中，例如在布置在第一平坦化层109上的第一绝缘层510上。然而，实施例不限于这种情况。
第二接触电极262在第二电极220、第二绝缘层520和第三绝缘层530上。第二接触电极262可以接触每个发光元件300的另一端部和第二电极220的暴露的上表面。每个发光元件300的另一端部可以通过第二接触电极262电连接到第二电极220。
例如，第一接触电极261可以在第一电极210与第三绝缘层530之间，第二接触电极262可以在第三绝缘层530上。第二接触电极262可以部分地接触第二绝缘层520、第三绝缘层530、第二电极220和发光元件300。第二接触电极262的在布置有第一电极210的方向上(例如，在面对第一电极210的方向上)的端部可以在第三绝缘层530上。由于第二绝缘层520和第三绝缘层530，第一接触电极261和第二接触电极262可以彼此不接触。然而，实施例不限于这种情况。在一些实施例中，可以省略第三绝缘层530。
图6是根据实施例的显示装置10的局部剖视图。
参照图6，在根据实施例的显示装置10中，可以省略第三绝缘层530，第二接触电极262的一部分可以直接在第二绝缘层520上。第一接触电极261和第二接触电极262可以在第二绝缘层520上彼此分隔开。第二绝缘层520可以包括有机绝缘材料，第一接触电极261和第二接触电极262可以在同一工艺中一起形成。在此，第二绝缘层520的宽度(在第一方向DR1上)可以比发光元件300的长度小，第二绝缘层520的两个侧表面可以与发光元件300的两个端表面分隔开。例如，第二绝缘层520可以暴露发光元件300的两个端部的侧表面和上表面。
第一接触电极261和第二接触电极262的面对(例如，彼此面对)的侧表面可以在第二绝缘层520上以彼此分隔开(在第一方向DR1上)。第一接触电极261可以接触发光元件300的端部、第一电极210和第二绝缘层520，第二接触电极262可以接触发光元件300的另一端部、第二电极220和第二绝缘层520。其他元件与上述相同，因此将不提供其冗余描述。
接触电极260可以包括诸如ITO、IZO、ITZO和/或铝(Al)的导电材料。例如，接触电极260可以包括透明导电材料，从每个发光元件300发射的光可以穿过接触电极260且朝向电极210和220行进。如图5中示出的，每个电极210或220可以包括具有高反射率的材料，在内堤410和420的倾斜的侧表面上的电极210和220可以将入射光反射到第一基底101上方(例如，远离第一基底101)。然而，实施例不限于这种情况。
第四绝缘层550可以在第一基底101的整个表面上。第四绝缘层550可以起到保护第一基底101上的构件免受外部环境影响的作用。
上述第一绝缘层510、第二绝缘层520、第三绝缘层530和第四绝缘层550可以各自独立地包括无机绝缘材料或有机绝缘材料。在示例实施例中，第一绝缘层510、第二绝缘层520、第三绝缘层530和第四绝缘层550中的每个可以包括诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(Al2O3)和/或氮化铝(AlN)的无机绝缘材料。在一些实施例中，第一绝缘层510、第二绝缘层520、第三绝缘层530和第四绝缘层550中的每个可以包括诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯撑树脂、聚苯硫醚树脂、苯并环丁烯、卡多(cardo)树脂、硅氧烷树脂、倍半硅氧烷树脂、聚甲基丙烯酸甲酯、聚碳酸酯和/或聚甲基丙烯酸甲酯-聚碳酸酯合成树脂的有机绝缘材料。
发光元件300可以是LED。例如，发光元件300中的每个可以是具有微米或纳米的尺寸且由无机材料制成的无机LED。当在彼此面对的两个电极之间沿设定或特定方向形成电场时，无机LED可以在形成极性的两个电极之间排列。发光元件300可以通过形成在电极之间的电场在两个电极之间排列。
根据实施例的发光元件300可以在一个方向上延伸。发光元件300中的每个可以成形为类似于棒、线、管等。在示例实施例中，发光元件300中的每个可以成形为类似于圆柱体或棒。在一些实施例中，发光元件300中的每个可以具有包括诸如立方体、长方体形状和/或六棱柱形状的多棱柱形状的任何合适的形状，并且可以在一方向上延伸且具有部分地倾斜的外表面。包括在发光元件300中的每个中的多个半导体可以沿着发光元件300的延伸方向顺序地布置或堆叠，所述多个半导体将在下文中更详细地描述。
发光元件300中的每个可以包括掺杂有任何合适的导电类型(例如，p型或n型)的杂质的半导体层。半导体层可以从外部电源接收电信号，并且将电信号发射为设定或特定波长带的光。
图7是根据实施例的发光元件300的示意图。
参照图7，发光元件300可以包括第一半导体层310、第二半导体层320、活性层330、电极层370和绝缘膜380。
第一半导体层310可以是n型半导体。在示例中，如果发光元件300发射蓝色波长带的光，则第一半导体层310可以包括具有AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的化学式的半导体材料。例如，第一半导体层310可以是n型掺杂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的任何一种或更多种。第一半导体层310可以掺杂有n型掺杂剂，n型掺杂剂可以是例如Si、Ge和/或Sn。在示例实施例中，第一半导体层310可以是掺杂有n型Si的n-GaN。第一半导体层310的长度可以在但不限于1.5μm至5μm的范围内。
第二半导体层320可以在活性层330上。第二半导体层320可以是p型半导体。在示例中，如果发光元件300发射蓝色或绿色波长带的光，则第二半导体层320可以包括具有AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的化学式的半导体材料。例如，第二半导体层320可以是p型掺杂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的任何一种或更多种。第二半导体层320可以掺杂有p型掺杂剂，p型掺杂剂可以是例如Mg、Zn、Ca、Se和/或Ba。在示例实施例中，第二半导体层320可以是掺杂有p型Mg的p-GaN。第二半导体层320的长度可以在但不限于0.05μm至0.10μm的范围内。
虽然在图7中第一半导体层310和第二半导体层320中的每个被示出为由一个层组成，但是实施例不限于这种情况。在一些实施例中，根据活性层330的材料，第一半导体层310和第二半导体层320中的每个可以包括多于一个层，例如，还可以包括覆盖层(例如，包覆层)和/或拉伸应变势垒降低(TSBR)层。
活性层330可以在第一半导体层310与第二半导体层320之间。活性层330可以包括具有单量子阱结构或多量子阱结构的材料。当活性层330包括具有多量子阱结构的材料时，它可以具有其中多个量子层和多个阱层交替地堆叠的结构。活性层330可以根据通过第一半导体层310和第二半导体层320接收的电信号通过电子-空穴对的结合发光。例如，当活性层330发射蓝色波长带的光时，它可以包括诸如AlGaN和/或AlGaInN的材料。在一些实施例中，当活性层330具有其中量子层和阱层交替地堆叠的多量子阱结构时，量子层可以包括诸如AlGaN和/或AlGaInN的材料，阱层可以包括诸如GaN和/或AlInN的材料。在示例实施例中，活性层330可以包括作为量子层的AlGaInN和作为阱层的AlInN，并且可以发射具有在450nm至495nm的范围内的中心波长带的蓝光。
在一些实施例中，根据要发射的发射光的波长带，活性层330可以具有其中具有大带隙能量的半导体材料和具有小带隙能量的半导体材料交替地堆叠的结构，或者可以包括不同的3族至5族(例如，III族至V族)的半导体材料。从活性层330发射的光不限于蓝色波长带的光。在一些实施例中，活性层330可以发射红色或绿色波长带的光。活性层330的长度可以在但不限于0.05μm至0.10μm的范围内。
从活性层330发射的光不仅可以通过发光元件300的沿纵向方向的外表面照射，而且可以通过两个侧表面照射。从活性层330发射的光的方向不限于一个方向。
电极层370可以是欧姆接触电极。然而，电极层370不限于欧姆接触电极，也可以是例如肖特基接触电极，但是本实施例不限于此。发光元件300可以包括至少一个电极层370。虽然在图7中发光元件300包括一个电极层370，但是实施例不限于这种情况。在一些实施例中，发光元件300可以包括多于一个电极层370，或者可以省略电极层370。即使当发光元件300包括不同(例如，更大)数量的电极层370或还包括另一结构时，发光元件300的以下描述也可以同样地适用。
当发光元件300电连接到电极210和220和/或接触电极260时，电极层370可以减小发光元件300与电极210和220(和/或接触电极260)之间的电阻。电极层370可以包括导电金属。例如，电极层370可以包括铝(Al)、钛(Ti)、铟(In)、金(Au)、银(Ag)、氧化铟锡(ITO)、氧化铟锌(IZO)和氧化铟锡锌(ITZO)中的至少一种。在一些实施例中，电极层370可以包括n型或p型掺杂的半导体材料。电极层370可以包括相同的材料或多种不同的材料，但是实施例不限于这种情况。
绝缘膜380可以围绕上述半导体层和电极层的外表面。在示例实施例中，绝缘膜380可以围绕至少活性层330的外表面，并且可以在发光元件300延伸所沿的方向上延伸。绝缘膜380可以保护其围绕的构件。例如，绝缘膜380可以围绕上述构件的侧表面，但是可以暴露发光元件300的在纵向方向上(例如，在发光元件300的延伸方向上)的两端。
在图7中，绝缘膜380在发光元件300的纵向方向上从第一半导体层310的侧表面延伸到电极层370的侧表面，以覆盖发光元件300的侧表面。然而，实施例不限于这种情况，绝缘膜380可以覆盖活性层330和仅一些半导体层的外表面，或者可以覆盖电极层370的外表面的仅一部分以部分地暴露电极层370的外表面。在一些实施例中，绝缘膜380的上表面在与发光元件300的至少一个端部相邻的区域中的剖面可以是圆形的。
绝缘膜380的厚度可以在但不限于10nm至1.0μm的范围内。绝缘膜380的厚度可以是约40nm。
绝缘膜380可以包括诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlN)和/或氧化铝(Al2O3)的绝缘材料。因此，它可以防止或降低当活性层330直接接触将电信号传输到发光元件300的电极时可能会发生的电短路的风险。另外，由于绝缘膜380保护包括活性层330的发光元件300的外表面，因此可以防止或减少发光效率的降低。
在一些实施例中，可以处理绝缘膜380的外表面。当制造显示装置10时，可以将分散在设定或预定墨水中的发光元件300喷射到电极上，然后排列。在此，绝缘膜380的表面可以被疏水或亲水处理，使得发光元件300在墨水中保持分开，而不与其他相邻的发光元件300聚集。
发光元件300的长度h可以在1μm至10μm或2μm至6μm的范围内，并且可以在3μm至5μm的范围内。另外，发光元件300的直径可以在300nm至700nm的范围内，发光元件300的纵横比可以是1.2至100。然而，实施例不限于这种情况，包括在显示装置10中的多个发光元件300也可以根据活性层330的组成的差异具有不同的合适的直径。发光元件300的直径可以是约500nm。
现在将参照包括在此的其他附图描述根据实施例的制造显示装置10的工艺。
图8至图14是示出了根据实施例的制造显示装置10的工艺的剖视图。
首先，参照图8，制备第一基底101，在第一基底101上形成缓冲层102、半导体层、第一栅极绝缘层103、第一栅极导电层、第一保护层105、第二栅极导电层、第一层间绝缘层107、第一数据导电层、第二层间绝缘层108和第二数据导电层。可以通过任何合适的工艺形成半导体层、导电层和绝缘层，因此将不提供其详细描述。
接下来，参照图9，在第二数据导电层上形成第一平坦化层109以覆盖第二数据导电层。在图9中，尚未在第一平坦化层109中形成第一接触孔CT1和第二接触孔CT2。可以在后续工艺中形成第一内堤410和第二内堤420之后使第一平坦化层109图案化，或者可以在形成第一内堤410和第二内堤420的同时使第一平坦化层109图案化，可以在第一平坦化层109中形成第一接触孔CT1和第二接触孔CT2。
接下来，参照图10，在第一平坦化层109上形成堤绝缘层400'。可以在后续工艺中蚀刻或图案化堤绝缘层400'以形成上述第一内堤410和第二内堤420。在图10中，第一平坦化层109和堤绝缘层400'被示出为单独的层。然而，根据实施例的显示装置10也可以不包括第一平坦化层109，并且可以代之以包括第二数据导电层上的包括第一内堤410和第二内堤420的一个堤层。在这种情况下，在显示装置10的制造工艺期间，可以不形成第一平坦化层109，可以在第二数据导电层上直接形成比图10的堤绝缘层400'厚的堤绝缘层400'。然后，可以在第二数据导电层或第二层间绝缘层108上直接定位通过蚀刻堤绝缘层400'形成的第一内堤410和第二内堤420。将在下文中参照包括在此的其他附图更详细地描述该实施例。
接下来，参照图11和图12，蚀刻堤绝缘层400'的一部分以形成第一内堤410和第二内堤420。
首先，参照图11，在堤绝缘层400'上形成彼此分隔开的硬掩模层HDM1和HDM2以及分别在硬掩模层HDM1和HDM2上的光致抗蚀剂层PR1和PR2。硬掩模层HDM1和HDM2可以包括第一硬掩模层HDM1和第二硬掩模层HDM2，第一硬掩模层HDM1与要形成第一内堤410的区域对应，第二硬掩模层HDM2与要形成第二内堤420的区域对应。与内堤410和420类似，第一硬掩模层HDM1和第二硬掩模层HDM2可以分隔开以彼此面对(在第一方向DR1上)。例如，硬掩模层HDM1和HDM2可以各自独立地包括金属或诸如ITO和/或IZO的材料。
光致抗蚀剂层PR1和PR2可以包括第一硬掩模层HDM1上的第一光致抗蚀剂层PR1和第二硬掩模层HDM2上的第二光致抗蚀剂层PR2。光致抗蚀剂层PR1和PR2可以在与在后续工艺中蚀刻堤绝缘层400'的同时被去除，并且可以防止硬掩模层HDM1和HDM2被蚀刻或保护硬掩模层HDM1和HDM2不被蚀刻。
在形成硬掩模层HDM1和HDM2以及光致抗蚀剂层PR1和PR2之后，蚀刻堤绝缘层400'以形成第一内堤410和第二内堤420。参照图12，根据实施例，可以在显示装置10的制造工艺期间干蚀刻堤绝缘层400'以形成内堤410和420。当使用干蚀刻而不是使用光致抗蚀剂使堤绝缘层400'图案化时，可以各向同性地蚀刻形成堤绝缘层400'的材料。在这种情况下，如图12中示出的，可以在位于硬掩模层HDM1和HDM2之下的堤绝缘层400'中发生底切，内堤410和420的通过蚀刻堤绝缘层400'形成的侧表面可以是弯曲的。由于由干蚀刻引起的底切，内堤410和420的上表面的宽度可以比硬掩模层HDM1和HDM2的上表面的宽度小。在各向同性蚀刻期间，内堤410和420可以从内堤410和420的上表面朝向中间部分变窄，同时它们的侧表面PS1和PS2(见图4)朝向它们的中心凹入以具有弯曲的形状。
作为蚀刻堤绝缘层400'的结果，可以在内堤410和420之间形成的开口区域HP中放置发光元件300。从发光元件300发射的光可以朝向内堤410和420的弯曲的侧表面行进，并且可以以改善的效率会聚，如上面参照图5所描述的。
接下来，参照图13，分别在第一内堤410和第二内堤420上形成第一电极210和第二电极220。第一电极210和第二电极220与上述的第一电极210和第二电极220相同。可以在形成第一电极210和第二电极220之前执行形成穿透第一平坦化层109且暴露第二数据导电层的部分的第一接触孔CT1和第二接触孔CT2的工艺。可以通过首先形成电极导电层以覆盖第一平坦化层109以及内堤410和420，然后部分地使电极导电层图案化来形成第一电极210和第二电极220。
接下来，参照图14，形成第一绝缘材料层510'以覆盖第一电极210和第二电极220，在第一绝缘材料层510'上形成外堤450。然后，在形成在第一内堤410与第二内堤420之间的开口区域HP中排列发光元件300，在第一电极210与第二电极220之间在第一绝缘材料层510'上定位发光元件300。如上所述，可以在每个子像素PXn的边界处定位外堤450。第一绝缘材料层510'可以在第一平坦化层109上，以完全地覆盖第一电极210和第二电极220，并且可以在后续工艺中被部分地图案化以形成图3的第一绝缘层510。
根据实施例，可以通过喷墨工艺将分散在墨水中的发光元件300喷射到每个像素PX或子像素PXn上，并且可以通过在第一电极210与第二电极220之间形成电场的工艺在第一电极210与第二电极220之间排列分散在墨水中的发光元件300。当在将其中分散有发光元件300的墨水喷射到第一电极210和第二电极220上之后，将排列信号传输到第一电极210和第二电极220时，可以在电极210与220之间形成电场，并且可以通过电场将介电泳力施加到分散在墨水中的发光元件300。施加到发光元件300的介电泳力可以改变墨水中的发光元件300的取向方向和位置，从而使发光元件300在第一电极210与第二电极220之间排列。
在此，外堤450可以防止或减少喷射到第一电极210和第二电极220上的墨水溢出到其他子像素PXn。
接下来，在发光元件300上形成第二绝缘层520之后，使第一绝缘材料层510'图案化以形成第一绝缘层510。可以使第一绝缘材料层510'图案化以部分地暴露第一电极210和第二电极220的上表面，从而形成第一绝缘层510。然后，在发光元件300以及第一电极210和第二电极220上形成第一接触电极261、第三绝缘层530、第二接触电极262和第四绝缘层550，以完成显示装置10。
根据实施例，可以通过干蚀刻堤绝缘层400'形成显示装置10的第一内堤410和第二内堤420。可以使用干蚀刻各向同性地蚀刻形成堤绝缘层400'的材料，作为各向同性蚀刻的结果，可以在硬掩模层HDM1和HDM2之下发生底切。因此，第一内堤410和第二内堤420的面对的侧表面PS1和PS2可以是弯曲的，例如，可以分别朝向内堤410和420的中心凹进地凹入。在根据实施例的显示装置10中，发光元件300布置在具有上述形状的内堤410与420之间。因此，在从发光元件300发射的光中，由于内堤410和420中的每个的形状，由电极210和220反射的光的量可以增加，同时改善光会聚效率。
现在将更详细地描述显示装置10的各种实施例。
图15是根据实施例的显示装置10_1的剖视图。
参照图15，在根据实施例的显示装置10_1中，第一平坦化层109_1的上表面的一部分可以在形成内堤410_1和420_1的工艺期间被蚀刻，发光元件300可以朝向第一基底101进一步向下定位。除了第一平坦化层109_1的上表面的一部分被蚀刻之外，当前实施例与图3的实施例相同。虽然在图15中未示出形成有第二接触孔CT2的部分，但是第二接触孔CT2与上面参照图3描述的第二接触孔CT2相同。以下描述将集中于不同之处，并且将不提供任何冗余描述。
在图15的显示装置10_1中，除了定位有第一内堤410_1和第二内堤420_1的区域之外，第一平坦化层109_1的上表面的一部分可以被蚀刻。因此，形成在第一内堤410_1与第二内堤420_1之间的开口区域HP_1的深度HB_1可以比内堤410_1和420_1中的每个的高度HA_1大。
如上所述，内堤410_1和420_1可以包括与第一平坦化层109_1和第二层间绝缘层108相同的材料，第一平坦化层109_1的一部分可以在显示装置10_1的制造工艺期间通过干蚀刻(见图12)被蚀刻。堤绝缘层400'的形成在第一平坦化层109_1上的部分可以保留为内堤410_1和420_1，另一部分可以与第一平坦化层109_1的所述一部分同时被蚀刻。例如，其中形成有发光元件300的开口区域HP_1可以形成在第一内堤410_1与第二内堤420_1之间，开口区域HP_1的深度HB_1可以比内堤410_1和420_1中的每个的高度HA_1大。因此，第一绝缘层510的下表面的定位在开口区域HP_1中的部分可以直接接触第一平坦化层109_1。在一些实施例中，发光元件300可以与内堤410_1和420_1的下表面位于同一层上，或者可以位于比内堤410_1和420_1的下表面低的位置(例如，发光元件300的下表面可以比内堤410_1和420_1的下表面低)，并且还可以增加从发光元件300发射且朝向内堤410_1和420_1的侧表面行进的光的量。
在附图中，开口区域HP_1形成为直到第一平坦化层109_1，即，开口区域HP_1的下表面与第一平坦化层109_1位于同一层上。然而，实施例不限于这种情况。在一些实施例中，在显示装置10_1的制造工艺期间，可以蚀刻第一平坦化层109_1的上表面的一部分直到第二层间绝缘层108或第一层间绝缘层107，使得开口区域HP_1的下表面与第二层间绝缘层108或第一层间绝缘层107位于同一层上。
图16是根据实施例的显示装置10_2的剖视图。
参照图16，根据实施例的显示装置10_2可以不包括第一平坦化层109，并且可以包括堤层400_2，堤层400_2在第二数据导电层上且堤层400_2包括第一内堤410_2和第二内堤420_2。当前实施例与图3的实施例的不同之处在于省略了第一平坦化层109，并且设置了堤层400_2。虽然在图16中未示出形成有第二接触孔CT2的部分，但是第二接触孔CT2与上面参照图3描述的第二接触孔CT2相同。以下描述将集中于不同之处，并且将不提供任何冗余描述。
如上所述，内堤410_2和420_2可以包括与图3的实施例的第一平坦化层109相同的材料。因此，内堤410_2和420_2可以与第一平坦化层109成一体以形成一个堤层400_2。图16的显示装置10_2可以包括各自具有突出部分的第一内堤410_2和第二内堤420_2，作为直接在第二数据导电层和第二层间绝缘层108上的堤层400_2的一部分(例如，第一内堤410_2和第二内堤420_2可以从堤层400_2突出)。图16的显示装置10_2与图3的显示装置10的不同之处在于使图3的第一内堤410和第二内堤420与第一平坦化层109成一体。
堤层400_2可以完全在第二数据导电层和第二层间绝缘层108上，并且可以包括突出结构。突出结构可以是上述第一内堤410_2和第二内堤420_2，其可以具有与图3的第一内堤410和第二内堤420的形状基本上相同的形状。
在一些实施例中，第一内堤410_2和第二内堤420_2中的每个可以具有从第二层间绝缘层108的上表面测量的高度，内堤410_2和420_2中的每个的高度可以比内堤410_2与420_2之间的开口区域HP的深度大。然而，实施例不限于这种情况。
在图16的实施例中，因为省略了与堤层400_2分开的第一平坦化层109，所以可以减少制造工艺的数量。
图17是示出了制造图16的显示装置10_2的工艺的一部分的剖视图。
参照图17，在显示装置10_2的制造工艺期间，可以在第二数据导电层和第二层间绝缘层108上直接放置堤绝缘层400'_2。可以各向同性地蚀刻堤绝缘层400'_2的一部分以形成突出结构，即，第一内堤410_2和第二内堤420_2。
在此，通过蚀刻堤绝缘层400'_2形成的第一内堤410_2与第二内堤420_2之间的区域可以是开口区域HP，可以在开口区域HP中放置发光元件300。另外，如果在蚀刻堤绝缘层400'_2的工艺中将开口区域HP形成为与第二层间绝缘层108的上表面分隔开，则开口区域HP的深度HB可以比内堤410_2和420_2中的每个的高度HA小。其他细节和元件与上述的细节和元件相同。
在显示装置10中，当省略第一平坦化层109且在第二数据导电层上直接放置堤层400时，可以在显示装置10的制造工艺期间形成凹槽OP_3(见图18)，使得堤绝缘层400'的一部分凹入，可以在凹槽OP_3中放置发光元件300。在这种情况下，堤层400可以包括凹槽OP_3以及相对于凹槽OP_3彼此分隔开的内堤410和420，内堤410和420中的每个的仅一个侧表面可以具有弯曲的形状。
图18是根据实施例的显示装置10_3的剖视图。
参照图18，根据实施例的显示装置10_3可以包括第二数据导电层上的堤层400_3，堤层400_3可以包括凹槽OP_3(通过使堤层400_3的至少一部分凹入形成)以及被凹槽OP_3分开的第一内堤410_3和第二内堤420_3。当前实施例与图16的实施例的不同之处在于堤层400_3的形状。现在将描述当前实施例的不同之处，并且将不提供相同元件的冗余描述。
图18的显示装置10_3包括第二数据导电层上的堤层400_3。堤层400_3可以包括通过使堤层400_3的至少一部分凹入而形成的凹槽OP_3，并且可以包括相对于凹槽OP_3彼此分隔开的第一内堤410_3和第二内堤420_3。凹槽OP_3可以通过在显示装置10_3的制造工艺期间各向同性地蚀刻堤绝缘层400'的一部分来形成，并且可以接触第一内堤410_3和第二内堤420_3中的每个的侧表面。例如，凹槽OP_3的两个侧壁可以是第一内堤410_3和第二内堤420_3的各自的侧表面，并且可以具有弯曲的形状。凹槽OP_3的两个侧壁可以具有与上面参照图4描述的第一内堤410和第二内堤420的侧表面PS1和PS2基本上相同的形状。第一电极210_3和第二电极220_3可以分别布置在第一内堤410_3和第二内堤420_3上，第一电极210_3和第二电极220_3中的每个的至少一部分可以在凹槽OP_3中。
虽然在图18中未示出形成有第二接触孔CT2的部分，但是第二接触孔CT2与上面参照图3描述的第二接触孔CT2基本上相同。例如，第二接触孔CT2可以形成在堤层400_3的与外堤450叠置的部分(图3的区域IV-IV')中。其他细节和元件与上述的细节和元件相同，因此将不提供其冗余描述。
在图18的显示装置10_3中，内堤410_3和420_3可以通过蚀刻堤绝缘层400'的仅一部分形成。例如，内堤410_3和420_3可以不形成单独的结构，而是可以基本上是堤层400_3的部分(例如，包括在堤层400_3中)。
图19和图20是示出了制造图18的显示装置10_3的工艺的一部分的剖视图。
参照图19和图20，在显示装置10_3的制造工艺期间，在第二数据导电层上形成堤绝缘层400'_3，在堤绝缘层400'_3上放置硬掩模层HDM1_3和HDM2_3。在硬掩模层HDM1_3和HDM2_3上分别形成光致抗蚀剂层PR1_3和PR2_3。这些构件与上面参照图11描述的构件基本上相同。
第一硬掩模层HDM1_3和第二硬掩模层HDM2_3可以彼此分隔开，可以各向同性地蚀刻堤绝缘层400'_3的暴露在彼此分隔开的第一硬掩模层HDM1_3与第二硬掩模层HDM2_3之间的部分。如图20中示出的，各向同性蚀刻可以在硬掩模层HDM1_3与HDM2_3之间的区域中产生底切，从而形成具有弯曲的侧壁的凹槽OP_3。堤层400_3的在凹槽OP_3的一侧上的部分可以形成为第一内堤410_3，堤层400_3的在凹槽OP_3的相对侧上的另一部分可以形成为第二内堤420_3。
与图3的显示装置10中不同，内堤410_3和420_3的各自的侧表面可以相对于凹槽OP_3分隔开以彼此面对，除了凹槽OP_3之外，堤层400_3的上表面可以形成平坦表面。根据实施例，第一电极210_3和第二电极220_3可以在堤层400_3上且在凹槽OP_3中彼此分隔开，外堤450可以放置在堤层400_3的平坦的上表面上。例如，外堤450的上表面可以形成为比发光元件300高(例如，在发光元件300上方)。
在一些实施例中，第一电极210_3和第二电极220_3可以分别通过穿透堤层400_3的第一接触孔CT1和第二接触孔CT2接触第二数据导电层。根据实施例，在显示装置10_3的制造工艺期间，可以与凹槽OP_3在同一工艺中同时形成第一接触孔CT1和第二接触孔CT2。
图21和图22是示出了根据实施例的制造显示装置的工艺的一部分的剖视图。
参照图21和图22，在显示装置的制造工艺期间，在第二数据导电层上形成堤绝缘层400'_4，在堤绝缘层400'_4上放置更大(例如，比2大的)数量的硬掩模层HDM1_4、HDM2_4和HDM3_4。在硬掩模层HDM1_4、HDM2_4和HDM3_4上分别形成光致抗蚀剂层PR1_4、PR2_4和PR3_4。除了第一硬掩模层HDM1_4和第二硬掩模层HDM2_4之外，硬掩模层HDM1_4、HDM2_4和HDM3_4还可以包括与第一硬掩模层HDM1_4分隔开的第三硬掩模层HDM3_4。除了第一光致抗蚀剂层PR1_4和第二光致抗蚀剂层PR2_4之外，光致抗蚀剂层PR1_4、PR2_4和PR3_4还可以包括形成在第三硬掩模层HDM3_4上的第三光致抗蚀剂层PR3_4。这些构件与上面参照图19描述的构件基本上相同。
第一硬掩模层HDM1_4和第三硬掩模层HDM3_4可以在堤绝缘层400'_4上彼此分隔开，可以蚀刻堤绝缘层400'_4的暴露在彼此分隔开的第一硬掩模层HDM1_4与第三硬掩模层HDM3_4之间的部分以形成第一接触孔CT1_4。另外，第二硬掩模层HDM2_4可以与堤绝缘层400'_4上的另一硬掩模层分隔开，可以蚀刻堤绝缘层400'_4的暴露在第二硬掩模层HDM2_4与另一硬掩模层之间的部分以形成第二接触孔CT2。
如图22中示出的，可以蚀刻堤绝缘层400'_4的暴露在彼此分隔开的硬掩模层HDM1_4、HDM2_4与HDM3_4之间的部分以形成凹槽OP_4和第一接触孔CT1_4。在不包括第一平坦化层109而包括一个堤层400_4的显示装置中，可以在形成凹槽OP_4和/或内堤410_4和420_4的工艺中同时地(或同步地)形成穿透堤层400_4的接触孔CT1_4。
再次参照图18，堤层400_3的厚度可以等于第一内堤410_3和第二内堤420_3中的每个的高度HA_3。根据实施例，凹槽OP_3的深度HB_3可以比内堤410_3和420_3中的每个的高度HA_3小。因此，第一内堤410_3和第二内堤420_3可以彼此结合以形成一个堤层400_3，同时彼此部分地分隔开。
在形成堤层400_3的工艺中，凹槽OP_3的深度HB_3可以根据干蚀刻工艺的工艺条件变化。如图18中示出的，凹槽OP_3的深度HB_3可以比堤层400_3的厚度或内堤410_3和420_3中的每个的高度HA_3小，发光元件300可以位于第二数据导电层上。然而，实施例不限于这种情况，凹槽OP_3的深度HB_3也可以基本上等于或大于堤层400_3的厚度。在这种情况下，发光元件300可以与第二层间绝缘层108、第二数据导电层和/或第一数据导电层位于同一层上。
图23是根据实施例的显示装置10_5的剖视图。
参照图23，在根据实施例的显示装置10_5中，堤层400_5的凹槽OP_5的深度HB_5可以基本上等于堤层400_5的厚度和/或每个内堤410_5或420_5的高度HA_5。当前实施例与图18的实施例的不同之处在于凹槽OP_5的深度HB_5。以下描述将集中于不同之处，并且将不提供任何冗余描述。
在图23的显示装置10_5中，凹槽OP_5的下表面可以接触第二层间绝缘层108的上表面。当在形成堤层400_5的工艺中蚀刻堤绝缘层400'的一部分时，可以执行干蚀刻工艺以暴露第二层间绝缘层108的上表面的一部分。因此，所得凹槽OP_5的下表面可以接触第二层间绝缘层108的上表面，第一绝缘层510的下表面的一部分可以直接接触第二层间绝缘层108。另外，第一电极210_5和第二电极220_5中的每个的下表面的一部分可以直接接触第二层间绝缘层108。
另外，尽管在图23中凹槽OP_5的下表面接触第二层间绝缘层108，但是实施例不限于这种情况。第二层间绝缘层108的一部分也可以在显示装置10_5的制造工艺期间与堤绝缘层400'同时被蚀刻。在这种情况下，发光元件300可以与第二层间绝缘层108或第二层间绝缘层108上的第二数据导电层位于基本上同一层上。在一些实施例中，发光元件300可以在与第一基底101的上表面平行的方向上与第二数据导电层叠置。
当形成堤层400_5的材料和形成第二层间绝缘层108的材料相同时，即使第二层间绝缘层108的一部分在蚀刻堤绝缘层400'的工艺中被蚀刻，凹槽OP_5的下表面也可以形成为具有如图23中示出的弯曲的形状。由相同材料制成的堤绝缘层400'和第二层间绝缘层108可以具有相同的蚀刻选择性，并且可以被各向同性地蚀刻。然而，如果在形成堤层400_5的工艺中形成凹槽OP_5直到包括与堤层400_5的材料不同的材料的层，堤层400_5和该层(由不同的材料形成)可以具有不同的蚀刻选择性，因此凹槽OP_5的下表面可以形成平坦表面而不弯曲。
图24是根据实施例的显示装置10_6的剖视图。
参照图24，在根据实施例的显示装置10_6中，堤层400_6的凹槽OP_6可以穿透第二层间绝缘层108直到第一层间绝缘层107的上表面。当前实施例与图23的实施例的不同之处在于凹槽OP_6的深度HB_6。
在显示装置10_6的制造工艺期间，如果堤绝缘层400'和第二层间绝缘层108包括相同的材料，则它们可以在用于形成凹槽OP_6的蚀刻工艺中被同时地(或同步地)蚀刻。因此，凹槽OP_6可以形成为穿透第二层间绝缘层108直到第一层间绝缘层107的上表面。根据实施例，凹槽OP_6的深度HB_6可以比堤层400_6的厚度和/或每个内堤410_6或420_6的高度HA_6大。凹槽OP_6可以穿透第二层间绝缘层108以暴露第一层间绝缘层107的上表面的一部分，第一绝缘层510的下表面的布置在凹槽OP_6中的部分可以直接接触第一层间绝缘层107。另外，第一电极210_6和第二电极220_6可以直接接触第一层间绝缘层107。因此，发光元件300可以与第一数据导电层位于同一层上，并且可以位于比内堤410_6和420_6的上表面低的位置。这可以进一步改善会聚从发光元件300发射的光的效率。
在一些实施例中，如果堤层400_6和第一层间绝缘层107包括不同的材料，则它们可以具有不同的蚀刻选择性。在显示装置10_6的制造工艺期间，第一层间绝缘层107可以用作蚀刻停止件，而不在干蚀刻堤绝缘层400'的工艺中被蚀刻。因此，第一层间绝缘层107的上表面可以形成平坦表面，凹槽OP_6的下表面可以形成为平坦的而不弯曲。
当凹槽OP_6的深度HB_6与图24的显示装置10_6中一样大时，内堤410_6和420_6可以在显示装置10_6的制造工艺期间用作外堤450。即，可以省略外堤450。
图25是根据实施例的显示装置10_7的剖视图。
参照图25，根据实施例的显示装置10_7可以不包括外堤450。当前实施例与图24的实施例的不同之处在于省略了外堤450。
在图25的显示装置10_7的制造工艺期间，其中分散有发光元件300的墨水可以喷射到电极210_7和220_7上。然后，墨水可以位于堤层400_7的凹槽OP_7中。当凹槽OP_7的深度HB_7足够大时，内堤410_7和420_7可以防止或降低墨水溢出到其他子像素PXn的风险。因此，即使省略外堤450，发光元件300也可以在每个子像素PXn中选择性地排列。其他构件与上述的构件相同，因此将不提供其冗余描述。
根据实施例的显示装置可以包括多个内堤，多个内堤分隔开以彼此面对且多个内堤的面对的侧表面具有弯曲的(例如，凹进的)形状。多个电极可以分别布置在内堤上，发光元件可以定位在内堤之间且电连接到多个电极中的每个。内堤的弯曲的侧表面可以凹入到内堤中，从发光元件发射的光可以被定位在内堤的弯曲的侧表面上的电极反射。
根据实施例，显示装置中的内堤的弯曲的侧表面可以增加在从发光元件发射之后向上导向的光的量，同时也会聚光，并且可以改善每个子像素的发光效率。
如在此所使用的，术语“使用”及其变型可以被认为分别与术语“利用”及其变型同义。
另外，术语“基本上”、“约”和类似术语用作近似术语而不用作程度术语，并且旨在解释本领域普通技术人员将认识到的测量值或计算值中的固有偏差。
此外，在此所列举的任何数值范围旨在包括包含在所列举的范围内的相同数值精度的所有子范围。例如，范围“1.0至10.0”旨在包括所列举的最小值1.0与所列举的最大值10.0之间(并且包括所列举的最小值1.0和所列举的最大值10.0)的所有子范围，即，具有等于或大于1.0的最小值和等于或小于10.0的最大值，诸如以2.4至7.6为例。在此所列举的任何最大数值限度旨在包括其中包含的所有较低数值限度，本说明书中所列举的任何最小数值限度旨在包括其中包含的所有较高数值限度。因此，申请人保留修改本说明书(包括权利要求书)的权利以明确地列举包含在在此明确地列举的范围内的任何子范围。
在结束详细描述时，本领域技术人员将理解的是，在实质上不脱离本公开的原理的情况下，可以对示例实施例进行许多变化和修改。因此，本公开的公开的实施例仅以一般的和描述性的意义使用，而不是出于限制的目的。

Claims (22)

1.一种显示装置，所述显示装置包括：
基底；
第一内堤和第二内堤，各自位于所述基底上且彼此分隔开；
第一电极和第二电极，所述第一电极位于所述第一内堤上，所述第二电极位于所述第二内堤上；以及
发光元件，位于所述第一内堤与所述第二内堤之间，所述发光元件电连接到所述第一电极和所述第二电极，
其中，所述第一内堤包括面对所述第二内堤的第一侧表面，所述第二内堤包括面对所述第一侧表面的第二侧表面，并且
所述第一侧表面和所述第二侧表面分别凹入到所述第一内堤和所述第二内堤中以具有弯曲的形状。
2.根据权利要求1所述的显示装置，其中，所述第一内堤的所述第一侧表面包括接触所述第一内堤的下表面的第一端部和接触所述第一内堤的上表面的第二端部，并且
所述第一侧表面在连接所述第一端部和所述第二端部的参考线下方。
3.根据权利要求2所述的显示装置，其中，所述第一侧表面的斜率从所述第一内堤的所述下表面朝向所述第一内堤的所述上表面变化，并且所述第二侧表面的斜率从所述第二内堤的下表面朝向所述第二内堤的上表面变化。
4.根据权利要求3所述的显示装置，其中，所述第一内堤的所述下表面与相切于所述第一端部的线之间的第一倾斜角比所述第一内堤的所述上表面与相切于所述第二端部的线之间的第二倾斜角小。
5.根据权利要求4所述的显示装置，其中，所述第一倾斜角与所述第一内堤的所述上表面与所述第一侧表面之间的第四倾斜角的和小于180度。
6.根据权利要求1所述的显示装置，其中，所述第一侧表面和所述第二侧表面分别朝向所述第一内堤的下部的中点和所述第二内堤的下部的中点凹入以具有弯曲的形状。
7.根据权利要求1所述的显示装置，所述显示装置还包括位于所述基底上的第一平坦化层，
其中，所述第一内堤和所述第二内堤直接位于所述第一平坦化层上。
8.根据权利要求7所述的显示装置，其中，所述第一平坦化层的位于所述第一内堤与所述第二内堤之间的部分凹入，并且
所述显示装置还包括直接位于所述第一平坦化层的所述凹入的部分上的第一绝缘层。
9.根据权利要求8所述的显示装置，其中，所述第一内堤的高度比从所述第一绝缘层的下表面到所述第一内堤的上表面的距离小。
10.根据权利要求8所述的显示装置，其中，所述发光元件比所述第一内堤的下表面低。
11.根据权利要求1所述的显示装置，所述显示装置还包括与所述第一内堤和所述第二内堤分隔开的外堤，所述外堤围绕所述第一内堤和所述第二内堤，
其中，所述外堤的高度比所述第一内堤的高度大。
12.根据权利要求11所述的显示装置，所述显示装置还包括：
第一接触电极，接触所述发光元件的端部和所述第一电极；以及
第二接触电极，接触所述发光元件的另一端部和所述第二电极。
13.一种显示装置，所述显示装置包括：
第一基底；
堤层，位于所述第一基底上且包括通过使所述堤层的至少一部分凹入形成的凹槽以及相对于所述凹槽彼此分隔开的第一内堤和第二内堤；
第一电极，位于所述第一内堤上；
第二电极，位于所述第二内堤上；以及
发光元件，位于所述凹槽中且电连接到所述第一电极和所述第二电极，
其中，所述第一内堤的第一侧表面和所述第二内堤的第二侧表面形成所述凹槽的侧面，并且
所述第一侧表面和所述第二侧表面分别凹入到所述第一内堤和所述第二内堤中以具有弯曲的形状。
14.根据权利要求13所述的显示装置，其中，所述第一内堤的所述第一侧表面包括接触所述第一内堤的下表面的第一端部和接触所述第一内堤的上表面的第二端部，并且
所述第一侧表面在连接所述第一端部和所述第二端部的参考线下方。
15.根据权利要求14所述的显示装置，其中，所述凹槽的深度比所述第一内堤的高度小。
16.根据权利要求13所述的显示装置，所述显示装置还包括：
第一层间绝缘层，位于所述第一基底与所述堤层之间；以及
第二层间绝缘层，位于所述第一层间绝缘层与所述堤层之间，
其中，所述堤层直接位于所述第二层间绝缘层上。
17.根据权利要求16所述的显示装置，其中，所述凹槽穿透所述第二层间绝缘层以暴露所述第一层间绝缘层的上表面，并且
所述凹槽的深度比所述第一内堤的高度大。
18.根据权利要求17所述的显示装置，其中，所述凹槽的下表面是平坦的。
19.根据权利要求16所述的显示装置，其中，所述凹槽的下表面接触所述第二层间绝缘层的上表面，并且
所述凹槽的深度等于所述第一内堤的高度。
20.根据权利要求17所述的显示装置，其中，所述发光元件与所述第二层间绝缘层位于同一层上。
21.根据权利要求19所述的显示装置，其中，所述凹槽的所述下表面具有弯曲的形状。
22.根据权利要求13所述的显示装置，其中，所述第一侧表面和所述第二侧表面分别朝向所述第一内堤的下部的中点和所述第二内堤的下部的中点凹入以具有弯曲的形状。
CN202011327839.8A 2019-11-26 2020-11-24 显示装置 Pending CN112951879A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0153385 2019-11-26
KR1020190153385A KR20210065239A (ko) 2019-11-26 2019-11-26 표시 장치

Publications (1)

Publication Number Publication Date
CN112951879A true CN112951879A (zh) 2021-06-11

Family

ID=73013305

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011327839.8A Pending CN112951879A (zh) 2019-11-26 2020-11-24 显示装置

Country Status (4)

Country Link
US (2) US11302747B2 (zh)
EP (1) EP3828927A1 (zh)
KR (1) KR20210065239A (zh)
CN (1) CN112951879A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210065239A (ko) * 2019-11-26 2021-06-04 삼성디스플레이 주식회사 표시 장치
KR20210106046A (ko) * 2020-02-19 2021-08-30 삼성디스플레이 주식회사 전자 장치
KR20210142807A (ko) * 2020-05-18 2021-11-26 삼성디스플레이 주식회사 디스플레이 장치 제조방법
KR20220033537A (ko) * 2020-09-07 2022-03-17 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20220069186A (ko) * 2020-11-19 2022-05-27 삼성디스플레이 주식회사 표시 장치

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011024331A1 (ja) * 2009-08-31 2011-03-03 パナソニック株式会社 発光素子とその製造方法、および発光装置
WO2012017488A1 (ja) * 2010-08-06 2012-02-09 パナソニック株式会社 発光素子とその製造方法、および発光装置
JP5543600B2 (ja) * 2010-08-06 2014-07-09 パナソニック株式会社 発光素子、発光素子を備えた発光装置および発光素子の製造方法
JP5620495B2 (ja) * 2010-08-06 2014-11-05 パナソニック株式会社 発光素子、発光素子を備えた発光装置および発光素子の製造方法
WO2012017497A1 (ja) * 2010-08-06 2012-02-09 パナソニック株式会社 有機ｅｌ素子
US9281451B2 (en) 2012-02-17 2016-03-08 Industrial Technology Research Institute Light emitting element and fabricating method thereof
KR102021027B1 (ko) * 2013-02-28 2019-09-16 삼성디스플레이 주식회사 유기발광표시장치
KR102064392B1 (ko) * 2013-06-04 2020-01-10 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
JP6284346B2 (ja) * 2013-11-25 2018-02-28 株式会社ジャパンディスプレイ 有機ｅｌ表示装置
KR102506532B1 (ko) * 2015-12-17 2023-03-03 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102631260B1 (ko) * 2016-04-08 2024-01-31 삼성디스플레이 주식회사 표시장치 및 표시장치 제조방법
KR102592276B1 (ko) 2016-07-15 2023-10-24 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
JP2018049209A (ja) * 2016-09-23 2018-03-29 株式会社ジャパンディスプレイ 表示装置
US10304375B2 (en) 2016-09-23 2019-05-28 Hong Kong Beida Jade Bird Display Limited Micro display panels with integrated micro-reflectors
CN106941113B (zh) 2017-05-15 2020-04-21 京东方科技集团股份有限公司 一种oled显示面板及其制备方法、显示装置
CN107680960B (zh) 2017-09-26 2019-07-16 上海天马微电子有限公司 一种显示面板及其制造方法、显示装置
KR102444287B1 (ko) 2017-11-15 2022-09-16 삼성전자주식회사 디스플레이 장치 및 그 제조방법
KR102446139B1 (ko) 2017-12-06 2022-09-22 삼성디스플레이 주식회사 발광 다이오드 장치 및 이의 제조 방법
CN108649050B (zh) * 2018-04-24 2021-11-23 京东方科技集团股份有限公司 一种oled显示基板及制作方法、显示装置
KR102299992B1 (ko) * 2018-04-25 2021-09-10 삼성디스플레이 주식회사 발광 장치, 이를 구비한 표시 장치, 및 그의 제조 방법
KR102600602B1 (ko) * 2018-07-09 2023-11-10 삼성디스플레이 주식회사 발광 장치, 그의 제조 방법, 및 이를 포함한 표시 장치
KR102582613B1 (ko) * 2018-07-10 2023-09-26 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
KR102591056B1 (ko) * 2018-07-20 2023-10-20 삼성디스플레이 주식회사 발광 장치, 그의 제조 방법, 및 이를 포함한 표시 장치
KR102559097B1 (ko) * 2018-07-27 2023-07-26 삼성디스플레이 주식회사 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
KR102650273B1 (ko) * 2018-07-31 2024-03-22 삼성디스플레이 주식회사 유기발광 표시 장치 및 그 제조방법
KR102607698B1 (ko) 2018-08-06 2023-11-29 삼성디스플레이 주식회사 표시 장치
KR102574913B1 (ko) * 2018-08-07 2023-09-07 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR102652645B1 (ko) * 2018-09-03 2024-04-02 삼성디스플레이 주식회사 발광 장치 및 이를 구비하는 표시 장치
KR102608987B1 (ko) * 2018-09-07 2023-12-05 삼성디스플레이 주식회사 발광 소자, 그의 제조 방법, 및 발광 소자를 구비한 표시 장치
KR102663635B1 (ko) * 2018-09-19 2024-05-14 삼성디스플레이 주식회사 발광 장치 및 이를 구비하는 표시 장치
KR102531406B1 (ko) * 2018-10-02 2023-05-15 삼성디스플레이 주식회사 표시 장치
KR102654268B1 (ko) * 2018-10-10 2024-04-03 삼성디스플레이 주식회사 표시 장치
KR20200041430A (ko) * 2018-10-11 2020-04-22 삼성디스플레이 주식회사 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
KR102602621B1 (ko) * 2018-10-16 2023-11-17 삼성디스플레이 주식회사 표시 장치
KR102553231B1 (ko) * 2018-11-27 2023-07-11 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR102619291B1 (ko) * 2018-11-28 2023-12-28 엘지디스플레이 주식회사 표시장치
KR102666834B1 (ko) * 2018-12-07 2024-05-21 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20200085977A (ko) * 2019-01-07 2020-07-16 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR102580167B1 (ko) * 2019-01-09 2023-09-21 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20200088962A (ko) * 2019-01-15 2020-07-24 삼성디스플레이 주식회사 발광 장치 및 이를 포함하는 표시 장치
KR20200088954A (ko) * 2019-01-15 2020-07-24 삼성디스플레이 주식회사 표시 장치
KR20200102615A (ko) * 2019-02-21 2020-09-01 삼성디스플레이 주식회사 발광 소자 및 이를 구비한 표시 장치
KR20200102607A (ko) * 2019-02-21 2020-09-01 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20200123900A (ko) 2019-04-22 2020-11-02 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20200145900A (ko) 2019-06-19 2020-12-31 삼성디스플레이 주식회사 표시 장치
KR20210065239A (ko) * 2019-11-26 2021-06-04 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
KR20210065239A (ko) 2021-06-04
US20220238598A1 (en) 2022-07-28
US11302747B2 (en) 2022-04-12
US11749709B2 (en) 2023-09-05
EP3828927A1 (en) 2021-06-02
US20210159268A1 (en) 2021-05-27

Similar Documents

Publication Publication Date Title
CN112951879A (zh) 显示装置
CN112951867A (zh) 显示装置
US20220336527A1 (en) Light emitting device, manufacturing method therefor, and display device comprising same
US11670628B2 (en) Display device
KR20210022799A (ko) 표시 장치
CN114365297A (zh) 发光元件、用于发光元件的制造方法和包括该发光元件的显示装置
KR20210111919A (ko) 표시 장치 및 이의 제조 방법
TW202245291A (zh) 發光元件、包含發光元件之發光單元以及顯示裝置
US20220376144A1 (en) Light-emitting diode and display device comprising same
CN114788023A (zh) 发光元件和包括该发光元件的显示装置
CN114651326A (zh) 显示装置
US11811010B2 (en) Display device and method of fabricating the same
CN114122047A (zh) 显示装置
KR20210152086A (ko) 발광 소자, 이의 제조 방법 및 표시 장치
CN115244697A (zh) 发光器件及包括其的显示器
KR20220014388A (ko) 발광 소자, 이의 제조 방법 및 표시 장치
CN115552610A (zh) 显示装置
CN115427877A (zh) 显示装置及其制造方法
KR20210132271A (ko) 표시 장치
EP3866195B1 (en) Display device
US12033993B2 (en) Display device having plurality of light emitting elements between a bank structure
CN115485863A (zh) 发光器件和包括该发光器件的显示设备
CN114664877A (zh) 显示装置
KR20210077864A (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination