CN112947656A - 具有动态优化电源抑制比的低静态电流无片外电容ldo - Google Patents
具有动态优化电源抑制比的低静态电流无片外电容ldo Download PDFInfo
- Publication number
- CN112947656A CN112947656A CN202110111730.9A CN202110111730A CN112947656A CN 112947656 A CN112947656 A CN 112947656A CN 202110111730 A CN202110111730 A CN 202110111730A CN 112947656 A CN112947656 A CN 112947656A
- Authority
- CN
- China
- Prior art keywords
- current
- ldo
- power tube
- circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 34
- 238000005457 optimization Methods 0.000 claims abstract description 31
- 230000001419 dependent effect Effects 0.000 claims abstract description 5
- 230000003321 amplification Effects 0.000 claims description 19
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 19
- 230000033228 biological regulation Effects 0.000 claims description 11
- 230000008878 coupling Effects 0.000 claims description 8
- 238000010168 coupling process Methods 0.000 claims description 8
- 238000005859 coupling reaction Methods 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 3
- 230000001276 controlling effect Effects 0.000 claims description 2
- 229910044991 metal oxide Inorganic materials 0.000 claims description 2
- 150000004706 metal oxides Chemical class 0.000 claims description 2
- 230000001105 regulatory effect Effects 0.000 claims description 2
- 230000009125 negative feedback regulation Effects 0.000 claims 1
- 230000008901 benefit Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 11
- 230000003071 parasitic effect Effects 0.000 description 7
- 238000004458 analytical method Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 239000003623 enhancer Substances 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 3
- 238000000605 extraction Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
Abstract
本发明公开了一种具有动态优化电源抑制比的低静态电流无片外电容LDO，所述LDO电路包括LDO主模块和PSR优化模块；所述LDO主模块，用于在负载电流或输入电压发生变化时提供一个稳定的输出电压；所述PSR优化模块，在所述LDO主模块中的功率管栅极注入一个频率相关的补偿电流，用于优化LDO中频PSR。所述本发明的具有动态优化电源抑制比的低静态电流无片外电容LDO无需功率管拷贝管，具有低静态电流的优势；通过监测功率管工作状态，对前馈补偿电流进行动态调节，更具灵活性。
Description
技术领域
本发明属于半导体集成电路技术领域，具体涉及一种具有动态优化电源抑制比的低静态电流无片外电容LDO。
背景技术
稳压器作为电源管理的关键组件，提供了可调节的、稳定的和低噪声的电压，广泛应用于片上***(SoC，System on Chip)。线性低压差稳压器(LDO，Low-DropoutRegulator)是稳压器的一种，相比开关电容或开关稳压器来说，具有更好的抗电源噪声能力。根据主极点位置，LDO分为外部补偿和内部补偿两类。前者主极点位于LDO输出端，后者位于LDO内部。内部补偿LDO，也可称为CL-LDO(Capacitor-less LDO)，由于输出端无需负载大电容，因而具有小面积、高集成度的优势。但是，CL-LDO面临着瞬态响应差、稳定性差及PSR差(Power Supply Rejection)的问题。
CL-LDO一般有以下两种PSR优化方案：第一种是预调电源电压，在功率管与电源之间***一个NMOS作为共栅(cascode)管，增大电源与LDO输出之间的阻抗。但这种方式既提高了压差，又增加了面积。第二种是前馈电源噪声消除(FFRC，Feedforward RippleCanceller)。在电源和功率管栅极之间提供一条具有适当增益的前馈通路，让功率管栅极电压跟随电源电压，使得输出噪声电流约等于0。该方法不但不会提高压差，而且结构相对简单，可行性强。但PSR优化效果依赖于前馈增益，增益最优值对压差和负载电流以及PVT变化十分敏感，难以成为一个可靠的PSR优化方案。
发明内容
针对上述PSR优化方案存在的面积大、功耗高、结构复杂等问题，本发明提出一种适用于CL-LDO的PSR自适应优化方案。该方案无需功率管拷贝管，具有低静态电流的优势；通过监测功率管工作状态，对前馈补偿电流进行动态调节，更具灵活性。
本发明解决上述技术问题所采取的技术方案如下：
一种具有动态优化电源抑制比的低静态电流无片外电容LDO，包括LDO主模块(Core)和PSR优化模块(PSR Enhancer)。
所述LDO主模块，包括push-pull放大器(Push-Pull Amplifier)、功率管(Mpass，Pass Transistor)以及基准源缓冲器(Reference Buffer)。本发明采用push-pull放大器作为LDO的反馈放大器，该结构具有静态电流小、高压摆率，以及高稳定性(输出阻抗小)的优点。但该结构存在最小负载电流限制和低环路增益的问题，后者限制了PSR。因此，在本发明中，push-pull放大器采用四个差分共栅跨导MOS管，以增加LDO主模块的环路增益。所述push-pull放大器的输出阻抗值较小，用于使主极点位于所述LDO主模块的输出端。
所述PSR优化模块采取前馈噪声消除的思路，具体是在功率管栅极注入一个频率相关的补偿电流sCcompvin，其中s为s域分析中的复频率，Ccomp为补偿电容，vin为输入电压，以优化LDO中频PSR。PSR优化模块包括，精确可靠的电流放大电路(CAC，Current AmplifierCircuit)和PSR动态调节电路。
对于电流放大电路来说，在最坏情况下，补偿电容Ccomp最优值达到了十几pF。大电容不仅意味着大面积，而且会产生更低频的极点，衰减优化性能。因此，需要一个精确可靠的无低频极点的CAC，既能放大中高频电流，又不会引入过大的误差电流。
所述电流放大电路为两级串联结构，包括第一级电流放大电路(Stage1)和第二级电流放大电路(Stage2)，Stage1的输出与Stage2的输入相连接，最终的补偿电流放大倍数为两级放大倍数的乘积。Stage1和Stage2的放大倍数分别可以为20倍和2.5倍，共放大50倍。(本领域技术人可根据需要来确定补偿电流放大倍数)。其中，两级放大电路均采用差分对称的结构，以减小直流失配。同时，所述Stage2的输出端与所述LDO主模块中功率管的栅极相连接。
所述Stage1主要由电流转电压转换器(I-V，Current-to-voltage)和电压转电流转换器(V-I，Voltage-to-current)、跨导增益增强电路(TGE，Transconductance GainEnhancer)构成，其中：
为在达到指定放大倍数的同时，不增加静态电流，所述Stage1使用了电流转电压转换器和电压转电流转换器来替代电流镜，在放大补偿电流的同时，保持低静态电流。其中，所述电流转电压转换器通过工作在线性区的NMOS管将补偿电流转化成电压信号。所述电压转电流转换器，将所述电压信号通过作为共源级的PMOS管转化并放大为电流信号。
所述TGE的目的是为了避免产生低频极点，衰减PSR优化性能。所述TGE由电源噪声耦合电路、跨导增益放大器(OTA，Operational Transconductance Amplifier)、源跟随器(SF，Source Follower)构成；其中：
所述电源噪声耦合电路由一个二极管连接的PMOS构成，用于耦合电源噪声，其输出接入跨导增益放大器的正向输入端。所述跨导增益放大器用于减小补偿电流输入端的等效阻抗，避免低频极点的产生，从而提高PSR优化频率范围。同时，为了避免TGE中环路的不稳定问题，在OTA输出端添加一个电容，将极点推至低频。同时，添加一个电阻与所述电容串联，将产生一个左半平面零点，抵消第二极点。所述源跟随器采用NMOS，用于满足共模输入范围；跨导增益放大器的输出端接源跟随器的输入端。
所述PSR动态调节电路的最优Ccomp与Mpass工作状态有关，所以其电流增益需要依据Mpass工作状态，并做出动态调节。PSR动态调节电路的目的是判断Mpass工作状态，并将其工作状态分成多段区间，针对每个区间对Ccomp进行动态调节，进而达到自适应动态优化PSR的目的。其中Mpass工作状态根据Mpass三端的电压及其阈值电压来确定。
所述PSR动态调节电路分为三部分，分别为Part1、Part2和Part3；通过将所述PSR动态调节电路中的Part2和Part3作为整体进行多组并联，可实现Mpass的多段工作区间。(本领域技术人可根据需要来确定并联组数，功率管工作区间个数＝并联组数+1)。如当并联组数为4时，可以将Mpass工作状态分为五段区间。其中：
所述Part1采用PMOS管，用于提取Mpass工作状态的阈值电压；将PMOS管的源端与所述LDO主模块的输出端相连接，所述PMOS管的沟道长度与Mpass沟道长度相同，PMOS管工作在线性区与饱和区临界点，该PMOS的输出电压即为判断功率管工作状态的阈值电压：
所述Part2用于生成Mpass工作区间的临界开关信号；所述Part2包括：单极共源放大器、电流镜以及缓冲器；其中：
所述单极共源放大器用于将所述Part1中提取的阈值电压信号转化为电流信号；所述电流镜为一组PMOS和NMOS电流镜，用于获得功率管工作区间的临界开关信号，通过调节所述NMOS电流镜宽长比的数值来确定功率管工作区间的范围；所述缓冲器，用于将所述临界开关信号转化成数字信号，缓冲器的输出与所述Part3的输入相连接；
所述Part3用于动态调节补偿电容；所述Part3包括PMOS开关和MOS电容；其中：
所述PMOS开关的源端与Mpass的栅极相连接；所述PMOS开关的栅端与所述Part2中缓冲器输出端相连接，用于控制所述MOS电容的接入或断开，进而实现PSR优化模块对补偿电流的动态调节；所述MOS电容作为补偿电容，与PMOS开关串联，用于提供所述电流放大电路放大前的补偿电流。
相对于现有技术，本发明的有益效果如下：
本发明设计了一种具有自适应优化PSR的小静态电流CL-LDO。首先采用低功耗、高稳定性的push-pull放大器，避免了复杂的频率补偿电路与片外大电容，减小了面积。同时采用了一对相同的共栅放大器，提高了放大器的跨导，从而增加LDO的环路增益。接着在功率管栅极注入一个自适应动态调整的前馈补偿电流，优化了中频段PSR，同时减小压差和负载电流对PSR优化性能的影响。该补偿电流经过电流放大电路进行电流放大，减小了补偿电容，缩小了面积。并且，补偿电容根据功率管的工作状态做出动态调节，达到自适应优化PSR的目的。本发明基于此方案，采用0.11μm CMOS工艺实现了一种高PSR的CL-LDO，具有以下优点：
小面积：本发明采用内部补偿的LDO，即主极点在功率管栅极，避免在输出端负载大电容，减小了面积。另一方面，在PSR优化模块中，采用了小面积、无大电阻的电流放大电路，补偿电容采用的是MOS电容，进一步缩小了面积。
低静态电流：本发明在LDO主模块中，采用push-pull放大器，具有低静态电流的特点，同时，当负载或线性瞬态响应发生时，能够快速在功率管栅极产生动态充放电电流，提高瞬态响应性能。对于PSR优化模块来说，没有使用功率管拷贝管，因此当负载大电流的时候，LDO的静态电流不会随负载电流而增大。
负载电流范围大：本发明中采用内部补偿的LDO，输出端为次极点，当负载电流减小，输出端极点会逐渐移向低频，与主极点相近，可能导致***的不稳定，故存在最小负载电流限制。但当负载电流增大，次极点不断移向高频，主次极点相距甚远，***保持稳定。因此，CL-LDO可负载较大电流。同时由于本发明提出的是动态优化PSR的方案，因此，即使是在大负载电流，如80mA下，依旧能够保持较好的PSR优化效果。
PSR自适应调节：本发明利用简单的电流比较电路检测功率管的工作状态，根据其工作状态，对PSR的补偿电容进行动态调节，进而达到PSR自适应调节的目的。
附图说明
图1为LDO电源-输出噪声耦合路径示意图；
图2为LDO小信号等价模型示意图；
图3为Mpass的Cgd,Vdsat,Vds,Vgs与Ccomp随负载电流变化曲线图(Vdrop＝200mV,Vth＝-640mV)；
图4为Mpass在不同Vdrop下，Ccomp随负载电流变化曲线图；
图5为所述LDO整体结构框图；
图6为LDO主模块结构示意框图；
图7为LDO主模块开环交流响应图(Cload＝100pF)；
图8为电流放大电路Stage1原理图；
图9为电流放大电路Stage2原理图；
图10为Cvar＝300fF下电流放大电路交流仿真图；
图11为PSR动态调节电路结构示意图；
图12为Ccomp,VG,P和f(KMDi)随负载电流变化曲线图(VIN＝2V,VOUT＝1.8V)；
图13为CL-LDO有无PSR Enhancer的PSR后仿对比图(Cload＝200pF)(a)不同负载电流下(Vdrop＝200mV)(b)不同Vdrop下(Iload＝80mA)；
图14为CL-LDO在不同压差下静态电流随负载电流变化曲线。
具体实施方式
下面结合附图来对本发明做进一步的说明：
下面先进行PSR的分析与优化。电源与LDO输出之间有多条路径，使得电源噪声耦合到输出端，从而限制PSR。图1的示意图中，一共有3条噪声耦合主路径：(1)误差放大器(EA，ErrorAmplifier)；(2)功率管栅源寄生电容(Cgs)；(3)功率管的漏体寄生电容(Cdb)与漏源电导(gds)。前两路径的电源噪声先耦合到Mpass栅极，再被Mpass跨导(gm)放大并转化成噪声电流。
在图2的小信号模型中，将寄生电容拆分为两个对地分电容和两个压控电流源。为优化PSR，电源噪声通过各路径耦合到LDO输出端的噪声电流(itot)应尽量小。现考虑PSR优化模块(图2虚线框)，即在Mpass栅极添加一个与频率相关的补偿电流sCcompVin，其中s为s域分析中的复频率，Ccomp为补偿电容，vin为输入电压。补偿后的电源-Mpass栅极噪声电压公式如下：
其中Cgd为Mpass的栅漏寄生电容。补偿后的路径2电源-输出噪声电流公式如下：
路径3电源-输出噪声电流公式如下：ip3(s)＝(gds+sCdb)Vin≈gdsVin。令itot(s)＝ip2&comp(s)+ip3(s)≈0，解得：
如令Ccomp满足上式，PSR将进一步优化。
如图3所示，当Mpass在亚阈值(Subthreshold)区A和饱和(Saturation)区B时，Ccomp变化不大；当Mpass进入线性(Linear)区C后，Ccomp增长速率变快。由图4可知，压差(Vdrop)越大，Mpass越容易趋向于饱和，Ccomp变化越小。因此，Ccomp与Mpass工作状态有关。假如能够判断Mpass的工作状态，再对Ccomp进行动态调节，使其接近于理想值，就能进一步优化PSR。
下面具体介绍LDO的结构和实现：
图5展示了LDO整体结构框图。所述LDO电路包括LDO主模块与PSR优化模块；其中：所述LDO主模块包括push-pull放大器、功率管和基准源缓冲器；所述PSR优化模块包括电流放大电路和PSR动态调节电路。其中，PSR优化模块在所述LDO主模块的功率管栅极注入一个与频率相关的补偿电流icomp(s)，通过上述信号分析，只要补偿电容满足最优值，即可使LDO输出端噪声电流itot(s)≈0，从而达到优化PSR的目的。
由图6可推出，LDO输出阻抗约等于(1/gds)||(1/GmH)||Zload，GmH＝1.5gm，AH2，其中Zload是负载阻抗，GmH为共栅差分输入跨导，gm，AH2为PMOS管MAH2的跨导，||为并联符号。当负载电流较大，Zloadl极小，可将输出极点推至极高的频率处(＞10MHz)。因此，主极点位于Mpass的栅极，输出极点成为非主极点。但当负载电流极小，1/gds与Zload增大，输出极点向低频移动，靠近主极点，使得相位裕度不够，***不稳定。因此，与许多传统结构的无片外电容LDO类似，该结构存在最小负载电流限制的问题。为了让LDO尽可能驱动更小的负载电流，在本发明中，PMOS管MAP2与NMOS管MAN1应保持小尺寸。由图7可知，负载电流为100μA(最差情况)、1mA、20mA、40mA和80mA时，相位裕度分别为42°、72°、81°、85°、88°。由此可知，当负载电流在100μA到80mA范围内，所述LDO电路保持稳定。
在图8中，电源噪声通过跨导增益增强电路耦合到NX1点，再通过作为源跟随器的NMOS管MBN7耦合到NX3点(PMOS管MBP6和PMOS管MBP7栅端)。接着sCvarvin(Cvar可调电容)从N1点注入，经过工作在线性区的NMOS管MBN6，转换成电压vN2(s)＝ro，BN6(sCvarvin)，ro，BN6为NMOS管MBN6等效电阻。然后vN2(s)被作为共源极的PMOS管MBP9放大转换成电流istg1(s)＝gm，BP9ro，BN6(sCvarvin)，gm，BP9为PMOS管MBP9跨导。最终Stage1电流的放大倍数k1＝gm，BP9ro，BN6。右侧电路N1和N2处明显有两个极点：
和
其中，ZN1为N1处的输入阻抗，gm，BP7为PMOS管MBP7的跨导，ro，BP7、ro，BP5分别为PMOS管MBP7、PMOS管MBP5的等效电阻，CP，N2为N2处的寄生电容。为使得补偿电流在中频有效，ωp，N1和ωp，N2必须位于10MHz及以上频率处。令NMOS管MBN6工作在线性区，减小ro，BN6，可使ωp，N2推至高频。本发明利用TGE，提高跨导，减小ZN1，将ωp，N1推向更高频。本发明将Cvar放在与NX2对称的N1处，由于NX3与MBP7的栅极相连，所以TGE效果是相同的。并且TGE环路稳定性不受Cvar大小影响。
同时，在OTA和PMOS管MBP6之间，***一级SF作为缓冲级，目的是为了降低NX1处的电位，以满足PMOS管MBP6的输入共模范围。但TGE环路总共存在3个极点，其中两个极点很接近，环路容易不稳定。因此在NX1处添加一个电容CX1，以将ωp，NX1推至低频，使其远离ωp，NX2。为了避免过小的带宽，在NX1处串联一个电阻RX1，产生一个左半平面零点抵消ωp，NX2。补偿后的ωp，NX1′和新产生ωz，NX1如下：
和
其中，CX1和RX1分别为NX1点的频率补偿电容和电阻。可得新的ZN1如下，
在低频下，zN1缩小了gOTARP，NX1倍。为在高频处保持低阻抗，RX1与CX1应尽可能小。
图9的Stage2采用了对称的电流镜结构，以减小直流失配。
由图10可知，CAC在10Hz到10MHz下可以正常放大，放大倍数为33.8dB≈49。
由图3可知，Ccomp最优值在亚阈值与饱和区变化不大，在线性区增长速率加快。设Mpass工作在线性区与饱和区边缘，临界点如下所示：VSD，P＝VSG，P-|VTH，P|＝VTRIG，得到VG，P＝VD，P-|VTH，P|＝VOUT-|VTH，P|＝VTRIG，令ΔVTRIG，G＝VTRIG-VG，P。其中VSD，P，VSG，P和|VTH，P|分别代表Mpass的源漏电压、源栅电压和阈值电压绝对值，ΔVTRIG，G表示VTRIG与VG，P之间的差值，差值越大，说明Mpass偏离饱和区越远。但在集成电路设计中，电压差比电流差更难获得。所以，本发明利用单级共源放大器，实现简单的电压转电流功能，降低设计复杂度。PSR动态调节电路的设计目的有三点：(1)Part1：提取VTRIG，P；(2)Part2：生成临界开关信号VSWBi；(3)Part3：Cvar可调电路。
图11左侧部分为Part1，中间部分为Part2，右侧为Part3。其中Part2和Part3作为整体可进行多组并联，可实现Mpass的多段工作区间。(本领域技术人可根据需要来确定并联组数，功率管工作区间个数＝并联组数+1)。同时调节Part2中的NMOS管MDN3i宽长比来设置Mpass工作区间的范围。本实施例中共有四组并联结构，其中i表示并联序号(本领域技术人可根据需要确定并联数量)。
(1)Part1：提取VTRIG，P。
PMOS管MDP1源端接LDO的输出端VOUT，其沟道长度与Mpass相同，工作在线性区与饱和区临界点，令VGS，DP1≈VTH，DP1≈VTH，P。最终MDP1输出电压为VTRIG，P≈VOUT-|VTH，DP1|。
(2)Part2：生成临界开关信号VSWBi。
MDP2和MDP3i作为共源级，MDP2和MDP3i栅极输入分别为VG，P与VTRIG，流过MDP2与MDP3i的电流如下式所示：
其中，kp＝μpCox，μp为电子迁移率，Cox为栅极氧化层单位电容，(W/L)MDP2和(W/L)MDP3i分别是MDP2和MDP3i的宽长比。令电流镜中NMOS管MDN2与PMOS管MDN3i宽长比相等。当IMDP3i≥IMDP2，MDP3i处于线性区，VSWBi为高电平；否则，MDN3i处于线性区，VSWBi为低电平。令IMDP2＝IMDP3i，可得VSWBi电平转换的临界点如下式所示：VG，P＝f(KMDi)＝KMDiVTRIG+(VIN-|VTH，P|)(1-KMDi)＝KMDi(VOUT-VIN)+VIN-|VTH，P|。VSWBi取值如下式所示：
其中，
若将KMDi看作自变量，VOUT-VIN值小于0，故f(KMDi)随KMDi增大而减小。通过调节MDP3i与MDP2的大小比例，可以获得多个KMDi不同的不等式。
由图12可知，在本实施例中，Mpass工作状态分成五段区间(Phase1-5)，同时，图中展示了每个区间临界点，Ccomp所对应的值。在本实施例中，NMOS管MDP5i寄生电容值如下所示：CMDN50＝50fF，CMDN51＝10fF，CMDN52＝40fF，CMDN53＝80fF，CMDN54＝100fF。其中，CMDN50，CMDN51，CMDN522，CMDN53，CMDN54分别为NMOS管MDN50，MDN51，MDN52，MDN53，MDN54的寄生电容值。假设Mpass进入了第四区间(Phase4)，即VSW1＝VSW2＝VSW3＝0，
Ccomp＝50Cvar＝9pF。
(3)Part3：Cvar可调电路。
图11中PMOS管MDP4i为PMOS开关，MDN5i为MOS电容，四组并联电路共同构成Cvar，VcAP为CAC的输入端。采用MOS电容，一方面因为优化PSR对Cvar精度要求不高，另一方面可节省面积。当Mpass进入新的状态区间时，VSWBi会转变高低电平，开启或关闭PMOS管MDP4i，动态调节Cvar。
本发明提出的CL-LDO采用0.11μm的CMOS工艺设计与实现。CL-LDO输出电压为1.8V，压差为200mV，输入电压最小值为2V。图13为后仿结果。由图13(a)可知，在0.1mA到80mA的宽负载电流范围下，使用本发明所提出的PSR优化方案后，在100Hz到2MHz频率范围内，PSR带宽均拓展了100倍。其中，当负载电流为80mA，频率在6KHz下，PSR最大优化值为54dB。图13(b)也验证了本结构在不同的压差下(VOUT＝1.8V)保持同样的PSR优化效果。
从图14中可见，LDO静态电流不随负载电流的增大而显著增大。由图可见，曲线上会有几个尖峰电流，与PSR优化电路中的动态调节电路有关，尖峰意味着IMDP2＝IMDP3i，PMOS管MDP2和PMOS管MDP3i均处于饱和态，耗电流增加。当Vdrop＝1V时，无尖峰电流，说明功率管始终位于图11中的Phase1。在Vdrop＝200mV下，负载电流从0变化到100mA，最大静态电流仅为41μA。
Claims (4)
1.一种具有动态优化电源抑制比的低静态电流无片外电容LDO，其特征在于，所述LDO电路包括LDO主模块和PSR优化模块；
所述LDO主模块，用于在负载电流或输入电压发生变化时提供一个稳定的输出电压；
所述PSR优化模块，用于在所述LDO主模块中的功率管栅极注入一个频率相关的补偿电流以优化LDO中频PSR；
所述PSR优化模块包括：用于放大补偿电流的电流放大电路和用于对补偿电流进行动态调节的PSR动态调节电路；其中：
所述电流放大电路，用于在中频处放大补偿电流；所述电流放大电路为两级串联结构，第一级放大电路的输出与第二级放大电路的输入相连接；最终的补偿电流放大倍数为两级放大倍数的乘积；其中，所述第二级电流放大电路的输出端与所述LDO主模块中功率管的栅极相连接；
所述PSR动态调节电路，用于判断所述LDO主模块中功率管的工作状态，并将功率管工作状态分为若干工作区间，针对每个工作区间对补偿电流进行动态调节；所述LDO主模块中的功率管的工作状态是根据功率管三端的电压及其阈值电压来确定的；所述PSR动态调节电路利用单极共源放大器，将电压转为电流，从而将电压差转化为电流差。
2.根据权利要求1所述具有动态优化电源抑制比的低静态电流无片外电容LDO，其特征在于，所述LDO主模块包括：push-pull放大器、功率管以及基准源缓冲器；其中：
所述push-pull放大器，用于对所述LDO主模块的输出电压和参考电压的差值进行放大，从而调整功率管，实现负反馈的调节；所述push-pull放大器用于使主极点位于所述LDO主模块的输出端；所述push-pull放大器由四个差分共栅跨导MOS管，以及一个电流求和电路构成；
所述功率管采用PMOS，用于为整个电路提供驱动电流；
所述基准源缓冲器，用于为基准源提供电流驱动能力；所述基准源缓冲器的输出，与所述push-pull放大器的输入相连接。
3.根据权利要求1所述具有动态优化电源抑制比的低静态电流无片外电容LDO，其特征在于，所述电流放大电路为两级串联结构，包括：第一级电流放大电路Stage1和第二级电流放大电路Stage2，其中：
所述Stage1用于对补偿电流进行第一级放大；所述Stage1采用差分对称的结构，用于降低直流失配；所述Stage1包括电流转电压转换器、电压转电流转换器和跨导增益增强电路；其中：
所述电流转电压转换器和电压转电流转换器用于放大补偿电流和保持低静态电流；其中，所述电流转电压转换器通过工作在线性区的NMOS管将补偿电流转化成电压信号；所述电压转电流转换器，将所述电压信号通过作为共源级的PMOS管转化并放大为电流信号；所述跨导增益增强电路包括电源噪声耦合电路、跨导增益放大器、源跟随器；其中：所述电源噪声耦合电路由一个二极管连接的PMOS构成，用于耦合电源噪声，其输出接入跨导增益放大器的正向输入端；所述跨导增益放大器的输出端***一个电容和电阻，用于保持所述跨导增益增强电路的稳定；所述源跟随器采用NMOS，用于满足共模输入范围，跨导增益放大器的输出端接源跟随器的输入端；
所述Stage2采用对称的电流镜结构，Stage2的输出端与所述LDO主模块中功率管的栅极相连接，用于对补偿电流进行第二级放大。
4.根据权利要求1所述具有动态优化电源抑制比的低静态电流无片外电容LDO，其特征在于，所述PSR动态调节电路分为三部分，分别为Part1、Part2和Part3；将Part2和Part3作为整体进行多组并联，并联之后再与Part1相连，并联组数+1即为功率管工作区间的个数；其中：
所述Part1采用PMOS管，用于提取判断功率管工作状态的阈值电压；将PMOS管的源端与所述LDO主模块的输出端相连接，所述PMOS管的沟道长度与所述LDO主模块中的功率管沟道长度相同，PMOS管工作在线性区与饱和区临界点，其输出电压即为判断功率管工作状态的阈值电压；
所述Part2用于生成功率管工作区间的临界开关信号；所述Part2包括：单极共源放大器、电流镜以及缓冲器；其中：
所述单极共源放大器用于将所述Part1中的判断功率管工作状态的阈值电压转化为电流信号；所述电流镜为一组PMOS和NMOS电流镜，用于获得功率管工作区间的临界开关信号，通过调节所述NMOS电流镜宽长比的数值来确定功率管工作区间的范围；所述缓冲器用于将所述临界开关信号转化成数字信号，缓冲器的输出与所述Part3的输入相连接；
所述Part3用于动态调节补偿电容；所述Part3包括PMOS开关和MOS电容；其中：
所述PMOS开关的源端与所述LDO主模块中功率管的栅极相连接；所述PMOS开关的栅端与所述Part2中缓冲器输出端相连接，用于控制所述MOS电容的接入或断开，进而实现PSR优化模块对补偿电流的动态调节；所述MOS电容作为补偿电容，与PMOS开关串联，用于提供所述电流放大电路放大前的补偿电流。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110111730.9A CN112947656B (zh) | 2021-01-27 | 2021-01-27 | 具有动态优化电源抑制比的低静态电流无片外电容ldo |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110111730.9A CN112947656B (zh) | 2021-01-27 | 2021-01-27 | 具有动态优化电源抑制比的低静态电流无片外电容ldo |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112947656A true CN112947656A (zh) | 2021-06-11 |
| CN112947656B CN112947656B (zh) | 2022-09-27 |
Family
ID=76237892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110111730.9A Active CN112947656B (zh) | 2021-01-27 | 2021-01-27 | 具有动态优化电源抑制比的低静态电流无片外电容ldo |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112947656B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113672019A (zh) * | 2021-08-18 | 2021-11-19 | 成都华微电子科技有限公司 | 动态偏置高psrr低压差线性稳压器 |
| CN115097894A (zh) * | 2022-07-08 | 2022-09-23 | 北京理工大学 | 一种高电源抑制比的无片外电容的推拉型ldo |
| CN116719382A (zh) * | 2023-08-09 | 2023-09-08 | 成都通量科技有限公司 | 一种高psr的无片外电容ldo电路 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101853040A (zh) * | 2010-07-05 | 2010-10-06 | 复旦大学 | 一种带前馈跨导的高电源抑制比低压差线性稳压器 |
| CN102298407A (zh) * | 2010-06-28 | 2011-12-28 | 中国人民解放军国防科学技术大学 | 基于电流控制环路的低输出电压快速响应ldo电路 |
| US20130106389A1 (en) * | 2011-10-28 | 2013-05-02 | Dillip Kumar Routray | Low power high psrr pvt compensated bandgap and current reference with internal resistor with detection/monitoring circuits |
| CN103399607A (zh) * | 2013-07-29 | 2013-11-20 | 电子科技大学 | 集成摆率增强电路的高psr低压差线性稳压器 |
| CN103838287A (zh) * | 2013-12-10 | 2014-06-04 | 珠海全志科技股份有限公司 | 一种补偿零点动态调整的线性稳压器 |
| CN104181972A (zh) * | 2014-09-05 | 2014-12-03 | 电子科技大学 | 一种具有高电源抑制比特性的低压差线性稳压器 |
| TW201830899A (zh) * | 2017-02-14 | 2018-08-16 | 旺宏電子股份有限公司 | 電流平坦化電路、電流補償電路與其相關的控制方法 |
-
2021
- 2021-01-27 CN CN202110111730.9A patent/CN112947656B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102298407A (zh) * | 2010-06-28 | 2011-12-28 | 中国人民解放军国防科学技术大学 | 基于电流控制环路的低输出电压快速响应ldo电路 |
| CN101853040A (zh) * | 2010-07-05 | 2010-10-06 | 复旦大学 | 一种带前馈跨导的高电源抑制比低压差线性稳压器 |
| US20130106389A1 (en) * | 2011-10-28 | 2013-05-02 | Dillip Kumar Routray | Low power high psrr pvt compensated bandgap and current reference with internal resistor with detection/monitoring circuits |
| CN103399607A (zh) * | 2013-07-29 | 2013-11-20 | 电子科技大学 | 集成摆率增强电路的高psr低压差线性稳压器 |
| CN103838287A (zh) * | 2013-12-10 | 2014-06-04 | 珠海全志科技股份有限公司 | 一种补偿零点动态调整的线性稳压器 |
| CN104181972A (zh) * | 2014-09-05 | 2014-12-03 | 电子科技大学 | 一种具有高电源抑制比特性的低压差线性稳压器 |
| TW201830899A (zh) * | 2017-02-14 | 2018-08-16 | 旺宏電子股份有限公司 | 電流平坦化電路、電流補償電路與其相關的控制方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113672019A (zh) * | 2021-08-18 | 2021-11-19 | 成都华微电子科技有限公司 | 动态偏置高psrr低压差线性稳压器 |
| CN115097894A (zh) * | 2022-07-08 | 2022-09-23 | 北京理工大学 | 一种高电源抑制比的无片外电容的推拉型ldo |
| CN115097894B (zh) * | 2022-07-08 | 2023-05-30 | 北京理工大学 | 一种高电源抑制比的无片外电容的推拉型ldo |
| CN116719382A (zh) * | 2023-08-09 | 2023-09-08 | 成都通量科技有限公司 | 一种高psr的无片外电容ldo电路 |
| CN116719382B (zh) * | 2023-08-09 | 2023-11-03 | 成都通量科技有限公司 | 一种高psr的无片外电容ldo电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112947656B (zh) | 2022-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112947656B (zh) | 具有动态优化电源抑制比的低静态电流无片外电容ldo | |
| US9389620B2 (en) | Apparatus and method for a voltage regulator with improved output voltage regulated loop biasing | |
| US20040046532A1 (en) | Low dropout voltage regulator using a depletion pass transistor | |
| EP2652872B1 (en) | Current mirror and high-compliance single-stage amplifier | |
| CN101951236B (zh) | 一种数字可变增益放大器 | |
| CN111522389A (zh) | 宽输入低压差线性稳压电路 | |
| CN107852137B (zh) | 用于自适应放大器偏置的放大器电路和方法 | |
| CN110729995B (zh) | 一种电平转换电路及电平转换方法 | |
| CN110808714B (zh) | 一种实现多频段切换和抗饱和的射频功率放大器 | |
| US10571942B2 (en) | Overcurrent limiting circuit, overcurrent limiting method, and power supply circuit | |
| CN115328254B (zh) | 一种基于多种频率补偿方式的高瞬态响应ldo电路 | |
| CN101739051A (zh) | 双极低压差线性稳压器的动态阻容补偿装置 | |
| CN110808720B (zh) | 一种抗饱和的射频功率放大器 | |
| US9130521B2 (en) | Operational amplifier circuit | |
| US20050007195A1 (en) | Low voltage high gain amplifier circuits | |
| CN211878488U (zh) | 宽输入低压差线性稳压电路 | |
| CN201846315U (zh) | 一种数字可变增益放大器 | |
| US20080290945A1 (en) | Class ab output stage and method for providing wide supply voltage range | |
| CN114564067B (zh) | 一种具有高电源抑制比的低压差线性稳压器 | |
| CN115993867A (zh) | 一种可调输出电压的低功耗高压线性稳压器及其稳压方法 | |
| US9473122B1 (en) | Rail-to-rail input stage circuit with constant transconductance | |
| CN111756235A (zh) | 电源电路 | |
| US7109794B2 (en) | Differential gain stage for low voltage supply | |
| CN113885641B (zh) | 一种用于带隙基准源的高低温补偿电路 | |
| CN115097894A (zh) | 一种高电源抑制比的无片外电容的推拉型ldo |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |