CN104181972A - 一种具有高电源抑制比特性的低压差线性稳压器 - Google Patents

Abstract

本发明属于电子电路技术领域，具体涉及到一种具有高电源抑制比特性的低压差线性稳压器。本发明的低压差线性稳压器，与现有类似的LDO相比，采用在功率管栅端加入电压跟随器的方案，将传统LDO结构中功率管栅端的低频极点分离成两个高频极点，拓展了前馈和反馈带宽，并利用动态偏置的超级源随器作为电压跟随器的输出，极大地降低了重载下功率管栅端的等效电阻，提高了低压差线性稳压器对于高频电源噪声干扰的抑制性能。本发明所提出的电路结构保持LDO高效率、低噪声、电路结构简单的同时，提高了高频情况下的电源抑制比。本发明尤其适用于低压差线性稳压器。

Description

一种具有高电源抑制比特性的低压差线性稳压器

技术领域

本发明属于电子电路技术领域，具体涉及到一种具有高电源抑制比特性的低压差线性稳压器。

背景技术

低压差线性稳压器具有输出噪声小、电路结构简单、占用芯片面积小和电压纹波小等优点，已成为电源管理芯片中的一类重要电路。低压差线性稳压器能够为模拟电路和射频电路等噪声敏感电路提供低输出纹波的电源，而且由于结构相对简单，***元器件少，因而被广泛应用于片上***芯片中。

LDO是电源管理中的核心模块，主要为模拟电路和射频电路提供低噪声电源，因此电源抑制比是LDO的关键性参数之一。但是随着集成电路的快速发展，芯片工作频率在不断提高，LDO的PSR(电源抑制比)性能也随之降低，从而电源噪声就会通过LDO影响整个***的性能，不能满足高频工作环境的应用要求。比如在DC-DC级联LDO中，后级的LDO如果高频PSR性能不够好，则可能会受到前级高频输出纹波的影响，对***输出产生较大的高频干扰，从而影响了LDO负载电路的性能，比如ADC、RF等噪声敏感模块，因此提高高频情况下的电源抑制比已经成为LDO的一个重要研究方向。目前，传统的高电源抑制比LDO芯片大多在低频段有比较好的PSR特性，但是由于受到环路带宽的限制，传统LDO在中高频段PSR性能通常不够理想，因此提高LDO中高频的PSR性能成为目前的研究热点，比如文献“A low noise,highpower supply rejection low dropout regulator for wireless system-on-chipapplications”中采用二极管连接型的前馈技术来提高LDO的电源抑制比，但这种方法由于在功率管栅端的寄生电容比较大，使得前馈带宽比较低，从而使LDO在中高频段的PSR性能不够理想。

发明内容

本发明的目的，就是针对目前低压差线性稳压器中高频段下的电源抑制比较低的问题，提供了一种具有高电源抑制比特性的低压差线性稳压器。

本发明的技术方案：如图2所示，一种具有高电源抑制比特性的低压差线性稳压器，其特征在于，包括误差放大器、动态偏置电路、LDO调整电路、输出电路、第一电容CEA和第一电阻REA；其中，

所述误差放大器的正向输入端接基准电压；

所述动态偏置电流由PMOS管MPB5和NMOS管MNB4构成；其中，MPB5的源极接电源，其栅极与漏极互连，其漏极接MNB4的漏极；MNB4的栅极接误差放大器的输出端，其源极接地；

所述LEDO调整电路由PMOS管MPB0、MPB1、MPB2，NMOS管MNB1，第一运算放大器，第二运算放大器，第二电阻RFA，第三电阻RFB构成；其中，MPB1的源极接电源，其栅极接第一运算放大器的正向输入端，其漏极接MPB2的源极；第一运算放大器的反向输入端与其输出端互连，其输出端接MPB0的栅极；MPB0的源极接电源，其漏极依次通过第二电阻RFA和第三电阻RFB后接地；MPB2的栅极接第二运算放大器的输出端，其漏极接MNB1的漏极；MNB1的栅极依次通过第一电容CEA和第一电阻REA后接误差放大器的输出端，其源极接地；第二运算放大器的反向输入端接MPB1漏极与MNB1源极的连接点，其正向输入端接MPB0漏极和第二电阻RFA的连接点；第二电阻RFA和第三电阻RFB的连接点接误差放大器的反向输入端；

所述输出电路由第四电阻RLO和第二电容CLO构成；其中，第四电阻RLO的一端和第二电容CLO的一端接MPB0漏极和第二电阻RFA的连接点作为输出端；第四电阻RLO的另一端和第二电容CLO的另一端均接地。

本发明的有益效果为，本发明的低压差线性稳压器，与现有类似的LDO相比，采用在功率管栅端加入电压跟随器的方案，将传统LDO结构中功率管栅端的低频极点分离成两个高频极点，拓展了前馈和反馈带宽，并利用动态偏置的超级源随器作为电压跟随器的输出，极大地降低了重载下功率管栅端的等效电阻，提高了低压差线性稳压器对于高频电源噪声干扰的抑制性能。本发明所提出的电路结构保持LDO高效率、低噪声、电路结构简单的同时，提高了高频情况下的电源抑制比。

附图说明

图1为传统的二极管前馈型低压差线性稳压器电路结构示意图；

图2为本发明的高电源抑制比的低压差线性稳压电路；

图3为本发明中栅端跟随运算放大器结构示意图；

图4为本发明对功率管栅端极点拓宽前后的对比波特曲线示意图。

具体实施方式

下面结合附图对本发明进行详细的描述

传统的低压差线性稳压电路的原理，如图1所示，该结构通过误差放大器调整NMOS管MNA1的电流，控制二极管连接的PMOS管MPA1上的电流，从而通过镜像调整输出电流。不考虑误差放大器对于电源抑制比的影响，考虑A1点寄生电容的影响，计算小信号v_in耦合到功率管MP0栅端A1的增益为：

$\begin{array}{c}{A}_{A1}\left(s\right)=\frac{v_{A1}}{v_{\mathrm{in}}}=\frac{\frac{r_{\mathrm{ds}\_\mathrm{NA}1}}{r_{\mathrm{ds}\_\mathrm{NA}1}{C}_{A1}+1}}{1/g_{m\_\mathrm{PA}1}+\frac{r_{\mathrm{ds}\_\mathrm{NA}1}}{r_{\mathrm{ds}\_\mathrm{NA}1}{C}_{A1}+1}}\\ =\frac{g_{m\_\mathrm{PA}1}{r}_{\mathrm{ds}\_\mathrm{NA}1}}{(1+g_{m\_\mathrm{PA}1}{r}_{\mathrm{ds}\_\mathrm{NA}1})}\×\frac{1}{(1+\frac{r_{\mathrm{ds}\_\mathrm{NA}1}{C}_{A1}s}{1+g_{m\_\mathrm{PA}1}{r}_{\mathrm{ds}\_\mathrm{NA}1}})}\\ \≈\frac{g_{m\_\mathrm{PA}1}{r}_{\mathrm{ds}\_\mathrm{NA}1}}{(1+g_{m\_\mathrm{PA}1}{r}_{\mathrm{ds}\_\mathrm{NA}1})}\×\frac{1}{(1+\frac{C_{A1}s}{g_{m\_\mathrm{PA}1}})}\end{array}---\left(1\right)$

式中，v_in为等效输入小信号电压，v_A1为A1端的小信号电压，r_{ds_NA1}为MNA1管等效漏源阻抗，g_{m_PA1}为MPA1管的等效跨导，C_A1为A1点的等效电容，易得C_A1≈C_{gs_PA1}+C_{gs_PA0}。由上式可得，通常情况下，g_{m_PA1rds_NA}>>1，所以低频下A_A1≈1，LDO电源抑制比A_PSR≈0。当考虑中高频率段的电源抑制比时，A1处极点p_A1＝1/C_A1g_{m_PA1}会使增益衰减，A_A1(s)<1，LDO的PSR特性变差。

另一个方面，考虑C_A1后环路增益为：

$\begin{array}{c}\mathrm{LG}\left(s\right)=\frac{R_{F2}}{R_{F1}+R_{F2}}\&times;\frac{A_{\mathrm{EA}0}(1+\frac{s}{z_{\mathrm{EA}}})}{1+\frac{s}{p_{\mathrm{EA}}}}\&times;\frac{g_{m\_\mathrm{NA}1}\&times;r_{A1}}{1+s{C}_{A1}\&times;r_{A1}}\&times;\frac{g_{m\_\mathrm{PA}0}\&times;R_{\mathrm{ot}}}{1+s{C}_{L1}\&times;R_{\mathrm{ot}}}\\ =\frac{R_{F2}}{R_{F1}+R_{F2}}\&times;\frac{A_{\mathrm{EA}0}(1+\frac{s}{z_{\mathrm{EA}}})}{1+\frac{s}{p_{\mathrm{EA}}}}\&times;\frac{g_{m\_\mathrm{NA}1}\&times;r_{A1}}{1+\frac{s}{p_{A1}}}\&times;\frac{g_{m\_\mathrm{PA}0}\&times;R_{\mathrm{ot}}}{1+\frac{s}{p_d}}\end{array}---\left(2\right)$

式中，R_F1、R_F2为反馈分压电阻，A_EA0为误差放大器的直流增益，z_EA、p_EA分别为误差放大器的零极点，g_{m_NA1}为NMOS管MNA1的跨导，r_A1为A1点的等效阻抗，C_A1为A1点的等效电容，C_A1≈C_{gs_PA1}+C_{gs_PA0}，C_L1为输出电容，p_d为输出主极点，p_A1为A1处极点，在该LDO中，设置z_EA在p_EA附近，则p_d为负反馈环路主极点，p_A1为负反馈环路的次级点。

在LDO电路中，输出功率管的尺寸通常比较大，即C_{gs_PA0}会比较大，因此A1点的等效电容C_A1也比较大，这会导致p_A1比较小，会逼近或者低于环路的次极点，从而减小了环路带宽，影响LDO的中高频段特性。

针对这个问题，本发明提出，在功率管栅端加入电压跟随器的方案，将传统LDO结构中功率管栅端的低频极点p_A1分离成两个高频极点，同时拓展前馈和负反馈带宽，并利用动态偏置的超级源随器作为电压跟随器的输出，极大地降低了重载下功率管栅端的等效电阻，提高了低压差线性稳压器对于中高频电源噪声干扰的抑制性能。

下面对本发明的LDO在高频情况下能够实现高PSRR的原理进行具体说明：

如图2所示，NMOS管MNB4与PMOS管MPB5构成动态偏置电流电路，给运算放大器OPG及OPD提供偏置，其电流与输出电流成正比，运算放大器OPG的作用是分离电路中的大电容与高阻抗节点，其连接成电压跟随器的运算放大器具有低输出阻抗的特性，而电压跟随器输入端的寄生等效电容又非常小，可以忽略，因此可得原来电路中的低频极点被栅端电压跟随器分割成了两个高频极点A1’和A2’。为了保证LDO环路的稳定性，应该使跟随放大器OPG的带宽远大于LDO的环路GBW，同时应该保证电压跟随器的稳定性。为了进一步降低电压跟随器的输出阻抗并且提高LDO电路的输出驱动能力，本发明中的运算放大器OPG采用了带有动态偏置的超级源极跟随器的输出结构，如图3所示，该结构连接为电压跟随器的形式后闭环等效输出阻抗R_A2’为：

$\begin{array}{c}{R}_{A{2}^{\&prime;}}=\frac{R_{\mathrm{OL},\mathrm{OPG}}}{1+A_{\mathrm{OL},\mathrm{OPG}}}=\frac{\frac{1}{g_{m,\mathrm{PC}3}+g_{m,\mathrm{PC}3}{g}_{m,\mathrm{NC}5}{R}_{\mathrm{BC}1}}}{1+A_{\mathrm{OL},\mathrm{OPG}}}\\ =\frac{1}{(g_{m,\mathrm{PC}3}+g_{m,\mathrm{PC}3}{g}_{m,\mathrm{NC}5}{R}_{\mathrm{BC}1})(1+A_{\mathrm{OL},\mathrm{OPG}})}\end{array}---\left(3\right)$

其中，R_OL,OPG为电压跟随器OPG的开环输出阻抗，A_OL,OPG为OPG的开环增益，g_m,PC3及g_m,NC5分别为图3中PMOS管MPC3和NMOS管MNC5的跨导，R_BC1为图3中电阻R_BC1的阻值。因为g_m,NC5R_BC1>>1，A_OL,OPG>>1，所以有

$R_{A{2}^{\&prime;}}\&ap;\frac{1}{g_{m,\mathrm{PC}3}{g}_{m,\mathrm{NC}5}{R}_{\mathrm{BC}1}\&times;A_{\mathrm{OL},\mathrm{OPG}}}---\left(4\right)$

又因为在传统LDO结构中，R_A1＝1/g_m,PA1，易得R_A2’<<R_A1，另外由分析可得，在传统LDO结构中，

$R_{A1}=\frac{1}{g_{m,\mathrm{PA}1}}=\frac{1}{\sqrt{{2\mathrm{kI}}_{\mathrm{PA}1}}}=\frac{1}{\sqrt{2\mathrm{k\&alpha;}{I}_O}}---\left(5\right)$

式中，k为PMOS管饱和区电流公式的常数项，I_PA1为MPA1上的电流，I_O为功率管的输出电流，α为MPA1与MPA0的宽长比。由上式可得，R_A1随着输出电流的增大而减小，为了确保在重载时也满足R_A2’<<R_A1，在OPG的输出级通过MPC4引入动态偏置电流，即输出级的偏置电流I_B＝I_B1+I_AIB，从而使R_A2’也随着输出电流的增大而减小。

则可得本发明中的环路增益为：

$\begin{array}{c}\mathrm{LG}\left(s\right)=\frac{R_{\mathrm{FB}}}{R_{\mathrm{FA}}+R_{\mathrm{FB}}}\&times;\frac{{A^{\&prime;}}_{\mathrm{EA}0}(1+\frac{s}{{z^{\&prime;}}_{\mathrm{EA}}})}{1+\frac{s}{{p^{\&prime;}}_{\mathrm{EA}}}}\&times;\frac{g_{m\_\mathrm{NB}2}\&times;R_{{A1}^{\&prime;}}}{1+s{C}_{{A1}^{\&prime;}}\&times;R_{{A1}^{\&prime;}}}\&times;\frac{g_{m\_\mathrm{PB}0}\&times;R_{\mathrm{ot}}}{1+s{C}_{\mathrm{LO}}\&times;R_{\mathrm{ot}}}\&times;\frac{R_{{A2}^{\&prime;}}}{1+s{C}_{{A2}^{\&prime;}}\&times;R_{{A2}^{\&prime;}}}\\ =\frac{R_{\mathrm{FB}}}{R_{\mathrm{FA}}+R_{\mathrm{FB}}}\&times;\frac{{A^{\&prime;}}_{\mathrm{EA}0}(1+\frac{s}{{z^{\&prime;}}_{\mathrm{EA}}})}{1+\frac{s}{{p^{\&prime;}}_{\mathrm{EA}}}}\&times;\frac{g_{m\_\mathrm{NB}2}\&times;R_{{A1}^{\&prime;}}}{1+\frac{s}{p_{{A1}^{\&prime;}}}}\&times;\frac{g_{m\_\mathrm{PB}0}\&times;R_{\mathrm{ot}}}{1+\frac{s}{p_{d^{\&prime;}}}}\&times;\frac{R_{{A2}^{\&prime;}}}{1+\frac{s}{p_{{A2}^{\&prime;}}}}\end{array}---\left(6\right)$

式中，式中，R_FA、R_FB为反馈分压电阻，A’_EA0为误差放大器的直流增益，z’_EA、p’_EA分别为误差放大器的零极点，g_{m_NB2}为NMOS管MNB2的跨导，C_A1’为A1’点的等效电容，C_LO为输出电容，p_d’为输出主极点，p_A1’为A1处极点,C_A2’为A2’点的等效电容，p_A2’为A2’处极点。

与上文(2)式中提到的传统二极管前馈型LDO环路相比，电路中其他参数没有改变，所以有p_d＝p_d’，p’_EA＝p_EA，z’_EA＝z_EA，又因为有C_A1’≈C_{gs_PB1}<<C_A1，R_A1’≈R_A1，所以p_A1’>>p_A1，C_A2’≈C_{gs_PB0}≈C_A1，R_A2’<<R_A1，所以p_A2’>>p_A1。本发明对功率管栅端极点拓宽前后的对比波特曲线示意图如图4所示，图中，虚线表示传统LDO增益响应，实线表示本发明LDO的环路增益响应。综合上述分析可得，传统二极管连接型LDO功率管栅端的极点p_A1被推高并且分离为两个高频极点p_A1’和p_A2’，从而增大了环路带宽，提高了LDO电路中高频PSR的性能。

Claims (1)

1.一种具有高电源抑制比特性的低压差线性稳压器，其特征在于，包括误差放大器、动态偏置电路、LDO调整电路、输出电路、第一电容CEA和第一电阻REA；其中，

所述误差放大器的正向输入端接基准电压；

所述动态偏置电流由PMOS管MPB5和NMOS管MNB4构成；其中，MPB5的源极接电源，其栅极与漏极互连，其漏极接MNB4的漏极；MNB4的栅极接误差放大器的输出端，其源极接地；

所述LEDO调整电路由PMOS管MPB0、MPB1、MPB2，NMOS管MNB1，第一运算放大器，第二运算放大器，第二电阻RFA，第三电阻RFB构成；其中，MPB1的源极接电源，其栅极接第一运算放大器的正向输入端，其漏极接MPB2的源极；第一运算放大器的反向输入端与其输出端互连，其输出端接MPB0的栅极；MPB0的源极接电源，其漏极依次通过第二电阻RFA和第三电阻RFB后接地；MPB2的栅极接第二运算放大器的输出端，其漏极接MNB1的漏极；MNB1的栅极依次通过第一电容CEA和第一电阻REA后接误差放大器的输出端，其源极接地；第二运算放大器的反向输入端接MPB1漏极与MNB1源极的连接点，其正向输入端接MPB0漏极和第二电阻RFA的连接点；第二电阻RFA和第三电阻RFB的连接点接误差放大器的反向输入端；

所述输出电路由第四电阻RLO和第二电容CLO构成；其中，第四电阻RLO的一端和第二电容CLO的一端接MPB0漏极和第二电阻RFA的连接点作为输出端；第四电阻RLO的另一端和第二电容CLO的另一端均接地。