CN112838011B - 散热芯片及其制作方法 - Google Patents
散热芯片及其制作方法 Download PDFInfo
- Publication number
- CN112838011B CN112838011B CN202110386144.5A CN202110386144A CN112838011B CN 112838011 B CN112838011 B CN 112838011B CN 202110386144 A CN202110386144 A CN 202110386144A CN 112838011 B CN112838011 B CN 112838011B
- Authority
- CN
- China
- Prior art keywords
- chip
- substrate
- heat dissipation
- metal column
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000017525 heat dissipation Effects 0.000 title claims abstract description 81
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 115
- 229910052751 metal Inorganic materials 0.000 claims abstract description 94
- 239000002184 metal Substances 0.000 claims abstract description 94
- 238000000034 method Methods 0.000 claims abstract description 61
- 239000002131 composite material Substances 0.000 claims abstract description 20
- 238000001816 cooling Methods 0.000 claims description 12
- 238000002161 passivation Methods 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 238000004026 adhesive bonding Methods 0.000 claims description 7
- 230000004913 activation Effects 0.000 claims description 6
- 239000007788 liquid Substances 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 18
- 238000010438 heat treatment Methods 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 44
- 238000010586 diagram Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 239000012634 fragment Substances 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010329 laser etching Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 229910052716 thallium Inorganic materials 0.000 description 1
- BKVIYDNLLOSFOA-UHFFFAOYSA-N thallium Chemical compound [Tl] BKVIYDNLLOSFOA-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3672—Foil-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4871—Bases, plates or heatsinks
- H01L21/4882—Assembly of heatsink parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
- H01L23/467—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing gases, e.g. air
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
- H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本发明提供一种散热芯片及其制作方法，包括第一基底、第二基底及转接板，其中，第一基底包括金属柱及显露金属柱的第二端的凹槽，通过键合第一基底及第二基底形成复合结构，且倒置的待散热的芯片与金属柱的第一端具有预设距离，由于芯片的发热点位于芯片的上部，从而倒置的芯片能够有效缩短金属柱的第一端与芯片上部的发热点之间的距离，且由于金属具有良好的热传导能力，因此芯片发热点的热量能够通过金属柱快速的传导至第一基底，且通过散热微流道，可使金属柱传导的热量能够与散热微流道中的散热介质进行良好的热交换，以实现热量的有效散出，本发明无需在芯片正面形成空腔，从而可降低工艺复杂度，且可制备具有高散热性能的散热芯片。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及一种散热芯片及其制作方法。
背景技术
毫米波射频技术在半导体行业发展迅速，其在高速数据通信、汽车雷达、机载导弹跟踪***以及空间光谱检测和成像等领域都得到广泛应用，成为新兴产业。新的应用对产品的电气性能、紧凑结构和***可靠性提出了新的要求，对于无线发射和接收***，目前还不能集成到同一颗芯片上（SOC），因此需要把不同的芯片包括射频单元、滤波器、功率放大器等集成到一个独立的***中，以实现发射和接收信号的功能。
对于一些大功率芯片，如射频芯片而言，需要及时把芯片的热量导出，不然会对整个集成模组造成损坏。然而对于芯片而言，通常厚度在200μm以上，且芯片的有源区即发热点通常位于芯片的上部，从而芯片中较厚的衬底，会阻碍芯片的散热。为解决芯片散热的问题，传统的芯片散热方式包括以下几种：一种是通过将芯片减薄，并将芯片贴在PCB板的嵌铜上面，利用铜金属将芯片的热量及时的传递到终端上；一种是通过在集成模组底部设置散热通道，以将芯片的热量通过散热介质实现热量的传导，进一步的，为了让散热介质更接近芯片的发热点，有的工艺还会在芯片底部刻蚀微流道，以让集成模组的散热通道跟芯片的微流道互联，使散热介质能够更快的跟芯片的发热点进行热交换，以提高散热效率。如在CN110010570A中，芯片的散热是通过将芯片正置后，在芯片的正面及背面同时设置空腔，以通过位于芯片正/背两面的空腔中的散热介质实现芯片散热，该方法无疑增加了工艺复杂度，且由于正置的芯片需考虑碎片等风险，从而正置的芯片仍具有较厚的衬底，难以缩短芯片背面的金属柱与芯片的发热点的距离，从而通过芯片背面的金属柱及空腔进行散热的效果不理想。现有技术中，当在对芯片进行减薄或对芯片的底部进行刻蚀形成芯片的微流道的工艺中，由于芯片需要支撑，因此，当减薄芯片或在芯片中形成芯片的微流道时，不能使芯片的微流道无限的接近芯片的发热点，如一般会在芯片中预留约50μm厚的材质，以作为芯片的支撑层，用以支撑芯片的强度，避免碎片等缺陷。因此，在进行热传时，芯片的发热点的热量会先通过厚为50μm的预留材质层的传导，如硅、碳化硅或者砷化镓等材质的传导，然后才能与微流道中的散热介质实现热交换，从而，该方式使得芯片的散热性能大打折扣。
因此，提供一种新型的散热芯片及其制作方法，实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种散热芯片及其制作方法，用于解决现有芯片的散热的问题。
为实现上述目的及其他相关目的，本发明提供一种散热芯片的制作方法，包括以下步骤：
提供第一基底，并在所述第一基底中形成金属柱，所述金属柱包括第一端及相对的第二端；
提供第二基底，并键合所述第一基底及第二基底，形成复合结构；
减薄所述第二基底，其中，所述第二基底包括倒置的待散热的芯片，且倒置的所述芯片与所述金属柱的第一端具有预设距离；
图形化所述第一基底形成凹槽，所述凹槽显露所述金属柱的第二端；
提供具有通孔的转接板，并键合所述复合结构及转接板，且所述通孔与所述凹槽相连通，以形成散热微流道。
可选地，所述芯片在减薄所述第二基底前已位于所述第二基底中，或所述芯片在减薄所述第二基底后通过键合的方式形成于所述第二基底的表面上。
可选地，所述第一基底与所述第二基底的键合方法包括热压键合、表面活化键合、阳极键合及胶粘中的一种；所述复合结构与所述转接板的键合方法包括热压键合、表面活化键合、阳极键合及胶粘中的一种。
可选地，所述第二基底与所述第一基底之间具有钝化层，所述钝化层包括氧化硅层或氮化硅层中的一种或组合。
可选地，所述预设距离为10μm~700μm；所述芯片位于对应设置的所述金属柱的正上方；所述凹槽的深度为100μm~500μm；所述凹槽显露的所述金属柱高度为10μm ~300μm。
可选地，所述散热芯片包括液冷散热芯片或气冷散热芯片。
本发明还提供一种散热芯片，所述散热芯片包括：
第一基底，所述第一基底中具有金属柱及凹槽，所述金属柱包括第一端及相对的第二端，且所述凹槽显露所述金属柱的第二端；
第二基底，所述第二基底与所述第一基底相键合构成复合结构，且所述第二基底包括倒置的待散热的芯片，倒置的所述芯片与所述金属柱的第一端具有预设距离；
转接板，所述转接板与所述复合结构相键合，且所述转接板具有通孔，所述通孔与所述凹槽相连通构成散热微流道。
可选地，所述预设距离为10μm~700μm；所述芯片位于对应设置的所述金属柱的正上方；所述凹槽的深度为100μm~500μm；所述凹槽显露的所述金属柱高度为10μm ~300μm。
可选地，所述第二基底与所述第一基底之间具有钝化层，所述钝化层包括氧化硅层或氮化硅层中的一种或组合。
可选地，所述散热芯片包括液冷散热芯片或气冷散热芯片。
如上所述，本发明的散热芯片及其制作方法，包括第一基底、第二基底及转接板，其中，第一基底包括金属柱及显露金属柱的第二端的凹槽，通过键合第一基底及第二基底形成复合结构，且倒置的待散热的芯片与金属柱的第一端具有预设距离，其中由于芯片的发热点位于芯片的上部，从而本发明中倒置的芯片能够有效缩短金属柱的第一端与芯片上部的发热点之间的距离，且由于金属具有良好的热传导能力，因此芯片发热点的热量能够通过金属柱快速的传导至第一基底，且通过由第一基底中的凹槽与转接板中的通孔所构成的散热微流道，可使金属柱传导的热量能够与散热微流道中的散热介质进行良好的热交换，以实现热量的有效散出，从而本发明无需在芯片正面形成空腔，即可实现芯片的良好散热，可降低工艺的复杂度，且可制备具有高散热性能的散热芯片。
附图说明
图1显示为本发明实施例中制备散热芯片的工艺流程示意图。
图2显示为本发明实施例中在第一基底中形成TSV盲孔后的结构示意图。
图3显示为本发明实施例中在第一基底中形成金属柱后的结构示意图。
图4显示为本发明实施例中提供的第二基底的结构示意图。
图5显示为本发明实施例中形成待散热的芯片后的结构示意图。
图6显示为本发明实施例中在第一基底中形成凹槽后的结构示意图。
图7显示为本发明实施例中显露金属柱的第二端后的结构示意图。
图8显示为本发明实施例中提供的具有通孔的转接板的结构示意图。
图9显示为本发明实施例中形成的散热芯片的结构示意图。
元件标号说明
100-第一基底；101-TSV盲孔；102-绝缘层；103-金属柱；104-凹槽； 200-第二基底；201-钝化层；202-芯片；300-转接板；301-通孔；400-散热介质；h-预设距离；H-高度；D-深度。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。本文使用的“介于……之间”表示包括两端点值。
在本申请的上下文中，所描述的第一特征在第二特征 “之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。
如图1，显示为本实施例中制备散热芯片的工艺流程示意图，有关所述散热芯片的具体制备可参阅图2~图9，显示为在制备所述散热芯片的过程中，各步骤所呈现的结构示意图。
参阅图2及图3，提供第一基底100，并在所述第一基底100中形成金属柱103，所述金属柱103包括第一端及相对的第二端。
首先，参阅图2，提供的所述第一基底100可包括硅片、绝缘衬底上硅片（SOI）等，关于所述第一基底100的具体种类此处不作过分限制，本实施例中仅以硅片作为示例。
接着，在所述第一基底100中制作TSV盲孔101，其中，制备所述TSV盲孔101的方法可采用干法刻法、湿法刻蚀或激光刻蚀等，具体制备方法此处不作过分限制。形成的所述TSV盲孔101的直径范围可为1μm~1000μm，如10μm、50μm、100μm、500μm、1000μm等任何范围内的值，所述TSV盲孔101的深度范围可为10μm~1000μm，如10μm、50μm、100μm、500μm、1000μm等任何范围内的值，有关所述TSV盲孔101的数量、分布、形貌及尺寸等，可根据具体的需要进行选择，此处不作过分限制。
接着，参阅图3，在形成所述TSV盲孔101后，可在所述TSV盲孔101的内壁形成绝缘层102，其中，形成所述绝缘层102的方法可包括原子层沉积、化学气相沉积、溅射、旋涂等工艺或直接进行热氧化法制备，具体可根据需要进行选择。形成的所述绝缘层102的材质可以为氧化硅、氮化硅等，所述绝缘层102可以为单层或两层以上，其中，所述绝缘层102的厚度范围可为10nm~100μm，如10nm、10μm、25μm、50μm、75μm、100μm等任何范围内的值，有关所述绝缘层102的具体材质及厚度的选择此处不作过分限制。
接着，可通过物理溅射、磁控溅射或者蒸镀工艺等，在所述绝缘层102上制作种子层（未图示），所述种子层的材质可包括如钛金属、铜金属、铝金属、银金属、钯金属、金金属、铊金属、锡金属、镍金属等。其中，所述种子层的厚度的范围可为1nm~100μm，如1nm、10nm、50nm、100nm、10μm、50μm、100μm等任何范围内的值，且所述种子层可以是单层也可以是多层结构，具体可根据需要进行选择。
接着，形成所述金属柱103，以填充所述TSV盲孔101，其中，由于本实施例中，所述TSV盲孔101内具有所述种子层，从而形成所述金属柱103的方法可采用电镀法，即可以采用自底向上电镀的方式形成所述金属柱103，但形成所述金属柱103的方法并非局限于此。本实施例中，所述金属柱103的材质采用铜金属，但根据需要也可采用如金金属、铝金属、银金属等导电材质，此处不作过分限制。
进一步的，还可包括在200℃~500℃的温度下进行加热，如200℃、400℃、500℃等，以使所述金属柱103致密化，从而提高电性能。
接着，可采用研磨法去除位于所述第一基底100表面的金属层，以显露所述金属柱103的第一端，其中，所述研磨法可采用如机械研磨法及CMP法中的一种或组合。
接着，位于所述第一基底100表面的所述绝缘层102可以用干法刻蚀或者湿法腐蚀工艺去除，当然所述绝缘层102也可以保留，具体可根据需要进行选择。
参阅图4，提供第二基底200，并键合所述第一基底100及第二基底200，形成复合结构。
具体的，所述第二基底200可包括具有有源器件的晶圆或为硅片等，此处不作过分限制，具体可根据需要进行选择，本实施例中，所述第二基底200采用表面具有钝化层201的硅片，但并非局限于此，其中，所述钝化层201可包括氧化硅层或氮化硅层中的一种或组合。
作为示例，所述第一基底100与所述第二基底200的键合方法可包括热压键合、表面活化键合、阳极键合及胶粘中的一种。本实施例中，所述第一基底100与所述第二基底200的键合方法采用热压键合，以形成具有良好结合力的所述复合结构，但键合方法并非局限于此。
参阅图5，减薄所述第二基底200，所述第二基底200包括倒置的待散热的芯片202，且倒置的所述芯片202与所述金属柱103的第一端具有预设距离h，其中，所述预设距离h可为10μm~700μm，如10μm、20μm、50μm、100μm、200μm、700μm等。
具体的，本实施例通过先将所述第一基底100与所述第二基底200相键合，而后对所述第二基底200进行减薄，可在进行减薄的工艺中，通过所述第一基底100作为所述第二基底200的支撑，以形成具有较小的所述预设距离h，避免碎片的风险，且较小的所述预设距离h可使得倒置的所述芯片202与所述金属柱103的第一端距离较小，从而可提高所述金属柱103的散热效果。
作为示例，所述芯片202在减薄所述第二基底200前已位于所述第二基底200中，或所述芯片202在减薄所述第二基底200后通过键合的方式形成于所述第二基底200的表面上。
具体的，在减薄工艺前当所述第二基底200中具有所述芯片202时，如所述第二基底200可视为射频芯片晶圆，即所述第二基底200可包括较厚的衬底、位于所述衬底上的所述芯片202以及位于所述芯片202表面上的互联层。当将所述第二基底200与所述第一基底100键合后，可视为所述第二基底200倒置，从而可减小所述第二基底200中的发热点即位于所述第二基底200上部的所述芯片202与所述金属柱103的第一端的所述预设距离h，以便于传热。在进行减薄工艺后，所述第二基底200中的较厚的所述衬底被去除，显露所述互联层，可便于后续电连接，其中减薄工艺如CMP、机械研磨等。优选所述芯片202的表面预留有保护层，以避免后续工艺对所述芯片202的损伤，但并非局限于此。在另一实施例中，所述第二基底200也可不包括所述芯片202，而在减薄所述第二基底200后，采用贴片工艺，将所述芯片202倒置贴合于已减薄的所述第二基底200上，其中，所述芯片202的贴合方法不作限定。
作为示例，优选所述芯片202位于对应的所述金属柱103的正上方，以便缩短热传输距离，提高散热效果。
作为示例，减薄所述第二基底200的方法可包括机械研磨法、CMP法及刻蚀法中的一种或组合，具体可根据需要进行选择。
参阅图6及图7，图形化所述第一基底100形成凹槽104，所述凹槽104显露所述金属柱103的第二端。
作为示例，所述凹槽104的深度D为100μm~500μm；所述凹槽104显露的所述金属柱103的高度H为10μm ~300μm。
具体的，图形化所述第一基底100形成所述凹槽104的方法可包括刻蚀法，其中，形成的所述凹槽104的深度D可为100μm、200μm、500μm等。去除显露于所述凹槽104内的所述金属柱103的表面的所述绝缘层102，可采用湿法刻蚀的方式，以使所述金属柱103的第二端露出，以便于通过所述金属柱103进行热传输。其中，显露的所述金属柱103的高度H可为10μm、50μm、100μm、300μm等。
参阅图8及图9，提供具有通孔301的转接板300，并键合所述复合结构及转接板300，且所述通孔301与所述凹槽104相连通，以形成散热微流道。
具体的，所述转接板300可为硅转接板、玻璃转接板等，具体种类此处不作过分限制，本实施例中，所述转接板300采用硅转接板，但并非局限于此。其中，制作具有所述通孔301的所述转接板300的步骤可包括：
提供转接板300，并采用光刻法，在所述转接板300上形成TSV孔，所述TSV孔的直径范围可为10μm~10000μm，如10μm、50μm、100μm、1000μm及10000μm等，深度可在10μm~1000μm，如10μm、50μm、100μm及1000μm等；
沉积氧化硅或者氮化硅，或者直接进行热氧化以形成氧化硅的保护层，其中所述保护层的厚度的范围可为10nm~100μm，如10μm、20μm 、50μm等；
减薄所述转接板300，使所述TSV孔的底部露出，以形成具有所述通孔301的所述转接板300。
有关所述转接板300的种类，通孔301的形貌、分布、数量及形成方法等，此处不作过分限制。
作为示例，所述复合结构与所述转接板300的键合方法包括热压键合、表面活化键合、阳极键合及胶粘中的一种。
具体的，本实施例中，通过胶粘的方式使所述复合结构与所述转接板300结合在一起，但键合方法并非局限于此，且在键合工艺完成后，所述通孔301与所述凹槽104相连通，从而形成所述散热微流道，以制备形成所述散热芯片。
作为示例，所述散热芯片可包括液冷散热芯片或气冷散热芯片。
具体的，参阅图9，所述通孔301至少包括散热介质进口及散热介质出口，以便为散热介质400提供运行路径。其中，所述散热介质400可采用液冷散热介质或气冷散热，此处不作过分限制。
本实施例，所述金属柱103的第一端到达倒置的所述芯片202的表面的发热点的预设距离h可达20μm以内，且由于金属的热传导能力是硅、碳化硅或者砷化镓的数倍，因此，所述芯片202的发热点的热量能够先通过所述金属柱103快速的传导到所述第一基底100，然后通过所述散热微流道，可使所述金属柱103传导的热量能够跟所述散热微流道中的所述散热介质进行热交换，以实现热量的散出。
如图9，本实施例还提供一种散热芯片，本实施例中的所述散热芯片可采用上述制备工艺形成，但并非局限于此。
具体的，所述散热芯片包括第一基底100、第二基底200及转接板300，其中，所述第一基底100中具有金属柱103及凹槽104，所述金属柱103包括第一端及相对的第二端，且所述凹槽104显露所述金属柱103的第二端；所述第二基底200与所述第一基底100相键合构成复合结构，且所述第二基底200包括倒置的待散热的芯片202，倒置的所述芯片202与所述金属柱103的第一端具有预设距离h；所述转接板300与所述复合结构相键合，且所述转接板300具有通孔301，所述通孔301与所述凹槽104相连通构成散热微流道。
作为示例，倒置的所述芯片202与所述金属柱103的第一端之间的所述预设距离h为10μm~700μm，如10μm、20μm、50μm、100μm、200μm、700μm等。
具体的，本实施例通过与所述第一基底100相键合的所述第二基底200，可在进行所述第二基底200的减薄的工艺中，通过所述第一基底100作为支撑，以形成具有较小的所述预设距离h，避免碎片的风险，且较小的所述预设距离h还可提高所述金属柱103的散热效果。
作为示例，所述芯片202位于对应设置的所述金属柱103的正上方，以进一步的提高所述金属柱103对所述芯片202的散热面积，提高散热效果。
作为示例，所述凹槽104的深度D为100μm~500μm，如100μm、200μm、500μm等；所述凹槽104显露的所述金属柱103高度H为10μm ~300μm，如10μm、50μm、100μm、300μm等。其中，倒置的所述芯片202的发热点的热量能够先通过所述金属柱103快速的传导到所述第一基底100，然后通过所述凹槽104与所述通孔301构成的所述散热微流道，可使所述金属柱103传导的热量能够跟所述散热微流道中的所述散热介质进行热交换，以实现热量的散出。
作为示例，所述第二基底200与所述第一基底100之间具有钝化层201，所述钝化层201包括氧化硅层或氮化硅层中的一种或组合。
作为示例，所述散热芯片包括液冷散热芯片或气冷散热芯片。
具体的，所述通孔301至少包括散热介质进口及散热介质出口，以便为散热介质400提供运行路径。其中，所述散热介质400可采用液冷散热介质或气冷散热，此处不作过分限制。
综上所述，本发明的散热芯片及其制作方法，包括第一基底、第二基底及转接板，其中，第一基底包括金属柱及显露金属柱的第二端的凹槽，通过键合第一基底及第二基底形成复合结构，且倒置的待散热的芯片与金属柱的第一端具有预设距离，其中由于芯片的发热点位于芯片的上部，从而本发明中倒置的芯片能够有效缩短金属柱的第一端与芯片上部的发热点之间的距离，且由于金属具有良好的热传导能力，因此芯片发热点的热量能够通过金属柱快速的传导至第一基底，且通过由第一基底中的凹槽与转接板中的通孔所构成的散热微流道，可使金属柱传导的热量能够与散热微流道中的散热介质进行良好的热交换，以实现热量的有效散出，从而本发明无需在芯片正面形成空腔，即可实现芯片的良好散热，可降低工艺的复杂度，且可制备具有高散热性能的散热芯片。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (9)
1.一种散热芯片的制作方法，其特征在于，包括以下步骤：
提供第一基底，并在所述第一基底中形成金属柱，所述金属柱包括第一端及相对的第二端；
提供第二基底，所述第二基底包括衬底、位于所述衬底上的芯片以及位于所述芯片表面上的互联层，并键合所述第一基底及第二基底，形成复合结构；
减薄所述第二基底，去除所述衬底，显露所述互联层，位于所述第二基底上部的所述芯片倒置，且倒置的所述芯片与所述金属柱的第一端具有预设距离，所述预设距离为10μm~20μm；
图形化所述第一基底形成凹槽，所述凹槽显露所述金属柱的第二端；
提供具有通孔的转接板，并键合所述复合结构及转接板，且所述通孔与所述凹槽相连通，以形成散热微流道。
2.根据权利要求1所述的散热芯片的制作方法，其特征在于：所述第一基底与所述第二基底的键合方法包括热压键合、表面活化键合、阳极键合及胶粘中的一种；所述复合结构与所述转接板的键合方法包括热压键合、表面活化键合、阳极键合及胶粘中的一种。
3.根据权利要求1所述的散热芯片的制作方法，其特征在于：所述第二基底与所述第一基底之间具有钝化层，所述钝化层包括氧化硅层或氮化硅层中的一种或组合。
4.根据权利要求1所述的散热芯片的制作方法，其特征在于：所述芯片位于对应设置的所述金属柱的正上方；所述凹槽的深度为100μm~500μm；所述凹槽显露的所述金属柱高度为10μm ~300μm。
5.根据权利要求1所述的散热芯片的制作方法，其特征在于：所述散热芯片包括液冷散热芯片或气冷散热芯片。
6.一种散热芯片，其特征在于，所述散热芯片包括：
第一基底，所述第一基底中具有金属柱及凹槽，所述金属柱包括第一端及相对的第二端，且所述凹槽显露所述金属柱的第二端；
第二基底，所述第二基底与所述第一基底相键合构成复合结构，且所述第二基底包括倒置的待散热的芯片及位于所述芯片表面上的互联层，倒置的所述芯片与所述金属柱的第一端具有预设距离，所述预设距离为10μm~20μm；
转接板，所述转接板与所述复合结构相键合，且所述转接板具有通孔，所述通孔与所述凹槽相连通构成散热微流道。
7.根据权利要求6所述的散热芯片，其特征在于：所述芯片位于对应设置的所述金属柱的正上方；所述凹槽的深度为100μm~500μm；所述凹槽显露的所述金属柱高度为10μm ~300μm。
8.根据权利要求6所述的散热芯片，其特征在于：所述第二基底与所述第一基底之间具有钝化层，所述钝化层包括氧化硅层或氮化硅层中的一种或组合。
9.根据权利要求6所述的散热芯片，其特征在于：所述散热芯片包括液冷散热芯片或气冷散热芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110386144.5A CN112838011B (zh) | 2021-04-12 | 2021-04-12 | 散热芯片及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110386144.5A CN112838011B (zh) | 2021-04-12 | 2021-04-12 | 散热芯片及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112838011A CN112838011A (zh) | 2021-05-25 |
| CN112838011B true CN112838011B (zh) | 2021-08-24 |
Family
ID=75929792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110386144.5A Active CN112838011B (zh) | 2021-04-12 | 2021-04-12 | 散热芯片及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112838011B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113161306B (zh) * | 2021-04-15 | 2024-02-13 | 浙江集迈科微电子有限公司 | 芯片的高效散热结构及其制备工艺 |
| CN117038629A (zh) * | 2023-10-09 | 2023-11-10 | 之江实验室 | 基于玻璃载板的无塑封嵌入式晶上***结构及制备方法 |
| CN117080352B (zh) * | 2023-10-16 | 2024-02-13 | 之江实验室 | 一种晶上***封装结构及其制备方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004022914A (ja) * | 2002-06-19 | 2004-01-22 | Hitachi Ltd | 絶縁回路基板とその冷却構造及ぴパワー半導体装置とその冷却構造 |
| US8502362B2 (en) * | 2011-08-16 | 2013-08-06 | Advanced Analogic Technologies, Incorporated | Semiconductor package containing silicon-on-insulator die mounted in bump-on-leadframe manner to provide low thermal resistance |
| JP5122194B2 (ja) * | 2007-07-09 | 2013-01-16 | 小島プレス工業株式会社 | 冷却装置 |
| US7964951B2 (en) * | 2009-03-16 | 2011-06-21 | Ati Technologies Ulc | Multi-die semiconductor package with heat spreader |
| CN110010563B (zh) * | 2018-10-10 | 2021-01-15 | 浙江集迈科微电子有限公司 | 一种底部散热型射频芯片转接板封装工艺 |
| CN110010565B (zh) * | 2018-12-25 | 2020-08-28 | 浙江集迈科微电子有限公司 | 一种射频微***中大功率组件的双层相变散热器制作方法 |
| CN111081660B (zh) * | 2019-12-12 | 2021-05-25 | 上海交通大学 | 一种堆叠型微通道散热装置及其制作方法 |
-
2021
- 2021-04-12 CN CN202110386144.5A patent/CN112838011B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN112838011A (zh) | 2021-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110010570B (zh) | 一种液体浸没散热的射频微***组件制作工艺 | |
| CN112838011B (zh) | 散热芯片及其制作方法 | |
| CN110010546B (zh) | 一种竖立放置射频模块的相变散热结构的制作工艺 | |
| CN111293078B (zh) | 一种转接板正反两面空腔嵌入芯片的方法 | |
| CN110010491B (zh) | 一种多层堆叠射频微***立方体结构的制作工艺 | |
| CN110010574B (zh) | 一种多层堆叠型纵向互联的射频结构及其制作方法 | |
| CN101189718B (zh) | 用于增强微波和毫米波***的电感减小的互连 | |
| CN111952194B (zh) | 一种射频芯片液冷散热工艺 | |
| CN111952243B (zh) | 一种凹槽芯片嵌入工艺 | |
| CN111968943B (zh) | 一种射频模组超薄堆叠方法 | |
| CN111968944A (zh) | 一种射频模组超薄堆叠工艺 | |
| CN111243970A (zh) | 一种空腔中芯片嵌入工艺 | |
| CN110010567B (zh) | 一种大功率***级射频模块的液冷散热互联结构及其制作方法 | |
| CN111968921B (zh) | 一种具有液态散热功能的pcb组装方式 | |
| CN112203398B (zh) | 一种pcb板液冷散热工艺 | |
| CN113066771A (zh) | 一种多层堆叠微***结构 | |
| CN110010504B (zh) | 一种具有电磁屏蔽功能的射频模块制作工艺 | |
| CN110190376B (zh) | 一种天线结合液冷散热结构的射频***级封装模块及其制作方法 | |
| CN111341668A (zh) | 一种射频芯片在硅空腔中的嵌入方法 | |
| CN113161306B (zh) | 芯片的高效散热结构及其制备工艺 | |
| CN110648962A (zh) | 一种弯管互联金属填充方法 | |
| CN111769088B (zh) | 基于背部液冷导入的堆叠封装结构及其制备方法 | |
| CN111968919B (zh) | 一种射频模组散热工艺 | |
| CN111653534B (zh) | 一种基于石墨烯做散热涂层的三维异构模组的制作方法 | |
| CN110010543B (zh) | 一种射频芯片扇出型***级封装工艺 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |