CN112802742A - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN112802742A
CN112802742A CN202110314445.7A CN202110314445A CN112802742A CN 112802742 A CN112802742 A CN 112802742A CN 202110314445 A CN202110314445 A CN 202110314445A CN 112802742 A CN112802742 A CN 112802742A
Authority
CN
China
Prior art keywords
oxide layer
semiconductor device
manufacturing
gate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110314445.7A
Other languages
English (en)
Inventor
李娜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202110314445.7A priority Critical patent/CN112802742A/zh
Publication of CN112802742A publication Critical patent/CN112802742A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28238—Making the insulator with sacrificial oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供了一种半导体器件的制造方法，包括：提供衬底，在所述衬底上形成沟槽；进行工艺温度为950℃～1100℃的热氧化生长工艺，以在所述沟槽的内壁形成牺牲氧化层；去除所述牺牲氧化层；进行工艺温度为1100℃～1200℃的热氧化生长工艺，以在所述沟槽的内壁形成栅氧化层。本发明所述的半导体器件的制造方法通过改进热氧化生长工艺形成牺牲氧化层和栅氧化层时的工艺参数使得沟槽的底部更加圆滑，同时提高了所述栅氧化层的厚度均匀性，从而优化了半导体器件的性能。

Description

半导体器件的制造方法
技术领域
本发明涉及集成电路制造技术领域，尤其涉及一种半导体器件的制造方法。
背景技术
绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)是由双极型三极管(Bipolar Junction Transistor，BJT)和绝缘栅型场效应管(Metal OxideSemiconductor，MOS)组成的复合全控型电压驱动式功率半导体器件，兼有金属氧化物半导体场效应管(Metal Oxide Semiconductor Field Effect Transistor，MOSFET)的高输入阻抗和电力晶体管(Giant Transistor，GTR)的低导通压降的优点。
IGBT器件的背面工艺经历了从穿通型(Punch Through，PT)，到非穿通型(Non-punch Through，NPT)，再到场截止型(Field Stop，FS)的发展历程。IGBT器件的正面工艺从平面型(planar)到沟槽栅型(trench gate)的发展历程。近年来IGBT器件更是由大尺寸的精细沟槽(trench pitch)往小尺寸的精细沟槽的方向快速发展，极大地提高了所述IGBT器件的功率密度，从而减少所述IGBT器件的导通损耗以及开关损耗。
然而，随着IGBT器件的尺寸不断减小，现有技术无法满足日益严格的工艺需求。参阅图1，当IGBT器件中沟槽的宽度缩小至1um以下时，沟槽100的底部变尖，从而影响IGBT器件形貌的稳定性，进而影响产品性能。此外，在传统的IGBT器件的栅氧化层制作工艺中，热氧化生长工艺的工艺温度通常在950℃～1100℃之间，生长在沟槽100底部的栅氧化层110比生长在沟槽100侧壁上的栅氧化层110薄，所述栅氧化层110的厚度不均匀，可能影响IGBT器件的击穿电压。
因此，需要一种方法改善精细沟槽IGBT器件的性能。
发明内容
本发明的目的在于提供一种半导体器件的制造方法，通过改进牺牲氧化层和栅氧化层的生长工艺参数使得沟槽的底部更加圆滑，同时提高所述栅氧化层的厚度均匀性。
为了达到上述目的，本发明提供了一种半导体器件的制造方法，包括：
提供衬底，在所述衬底内形成沟槽；
进行工艺温度为950℃～1100℃的热氧化生长工艺，以在所述沟槽的内壁形成牺牲氧化层；
去除所述牺牲氧化层；
进行工艺温度为1100℃～1200℃的热氧化生长工艺，以在所述沟槽的内壁形成栅氧化层。
可选的，所述沟槽的宽度包括0.5um～1.5um。
可选的，采用湿法刻蚀工艺去除所述牺牲氧化层。
可选的，所述牺牲氧化层的厚度范围包括
Figure BDA0002991151920000021
可选的，所述栅氧化层的厚度范围包括
Figure BDA0002991151920000022
可选的，形成所述栅氧化层之后，还包括：
在所述沟槽内形成栅极材料层，所述栅极材料层填充所述沟槽并延伸覆盖所述衬底的表面；
刻蚀以去除所述衬底的表面的栅极材料层，剩余的所述栅极材料层构成栅极。
可选的，所述栅极材料层的材料包括多晶硅。
可选的，所述牺牲氧化层和所述栅氧化层的材料相同且均包括二氧化硅。
可选的，所述衬底包括硅衬底。
可选的，所述半导体器件的制造方法用于制造IGBT器件。
综上所述，本发明提供一种半导体器件的制造方法，包括：提供衬底，在所述衬底内形成沟槽；进行工艺温度为950℃～1100℃的热氧化生长工艺，以在所述沟槽的内壁形成牺牲氧化层；去除所述牺牲氧化层；进行工艺温度为1100℃～1200℃的热氧化生长工艺，以在所述沟槽的内壁形成栅氧化层。本发明所述的半导体器件的制造方法通过改进热氧化生长工艺形成牺牲氧化层和栅氧化层时的工艺参数使得沟槽的底部更加圆滑，同时提高了所述栅氧化层的厚度均匀性，从而优化了半导体器件的性能。
附图说明
图1为一沟槽宽度为1um的IGBT器件的沟槽形貌示意图；
图2为950℃～1100℃的热氧化生长工艺形成的栅氧化层的形貌示意图；
图3为本发明一实施例提供的半导体器件的制备方法的流程图；
图4-图8为本实施例所述的半导体器件的制备方法中各个步骤对应的结构图；
其中，附图标记如下：
100-沟槽；110-栅氧化层；
200-衬底；210-沟槽；220-牺牲氧化层；230-栅氧化层；240-栅极。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图3为本发明一实施例提供的半导体器件的制备方法的流程图。参阅图3，所述半导体器件的制备方法，包括：
步骤S01：提供衬底，在所述衬底内形成沟槽；
步骤S02：进行工艺温度为950℃～1100℃的热氧化生长工艺，以在所述沟槽的内壁形成牺牲氧化层；
步骤S03：去除所述牺牲氧化层；
步骤S04：进行工艺温度为1100℃～1200℃的热氧化生长工艺，以在所述沟槽的内壁形成栅氧化层。
图4-图8为本实施例提供的半导体器件的制备方法中各个步骤对应的结构图，下面将结合图4-图8详细说明本实施例所述的半导体器件的制备方法。
首先，参阅图4，执行步骤S01，提供衬底200，在所述衬底200内形成沟槽210。具体的，在所述衬底200的表面形成一图案化的光刻胶层(图4中未示出)，以所述图案化的光刻胶层为掩模层刻蚀所述衬底200，以形成沟槽210。在本发明的其他实施例中，可以采用其他工艺方法形成所述沟槽210，此为本领域人员所熟知的公知常识，在此不一一列举。本实施例中，所述衬底200为硅衬底。可选的，所述沟槽210的宽度包括0.5μm～1.5μm。
接着，参阅图5，执行步骤S02，进行工艺温度为950℃～1100℃的热氧化生长工艺，以在所述沟槽210的内壁形成牺牲氧化层220。具体的，在温度为950℃～1100℃的反应腔中通入工艺气体，所述工艺气体中包含的氧气与所述衬底100(即硅衬底)发生反应，使得所述沟槽210的内壁形成二氧化硅层(即牺牲氧化层220)。可选的，所述牺牲氧化层220的厚度范围包括
Figure BDA0002991151920000041
由于热氧化生长工艺形成的氧化层的厚度均匀性与工艺温度有关，因此，步骤S02中，所述牺牲氧化层220覆盖所述沟槽210底壁的部分的厚度薄于覆盖所述沟槽210侧壁的部分。
随后，参阅图6，执行步骤S03，去除所述牺牲氧化层220。本实施例中，采用湿法刻蚀工艺去除所述牺牲氧化层220，在本发明的其他实施例中，可以采用其他方法去除所述牺牲氧化层220，本发明对此不作限制。
对比图4和图6可知，进行工艺温度为950℃～1100℃的热氧化生长工艺时，生成的牺牲氧化层220覆盖沟槽210底壁的部分的厚度薄于覆盖所述沟槽210侧壁的部分，去除所述牺牲氧化层220后，所述沟槽210的底部变得圆滑，从而有效改善了所述沟槽的底部相貌，有助于提高半导体器件的性能。
接着，参阅图7，执行步骤S04，进行工艺温度为1100℃～1200℃的热氧化生长工艺，以在所述沟槽210的内壁形成厚度均匀的栅氧化层230。由于所述栅氧化层230的形貌及厚度均匀性与热氧化生长工艺的温度有关，因此，所述栅氧化层230具有很好的厚度均匀性。可选的，所述栅氧化层230的厚度范围包括
Figure BDA0002991151920000042
可选的，所述牺牲氧化层220和所述栅氧化层230的材料相同且均包括二氧化硅。
此外，参阅图8，在形成所述栅氧化层230之后，所述半导体器件的制造方法还包括：在所述沟槽210内形成栅极材料层(图中未示出)，所述栅极材料层填充所述沟槽210并延伸覆盖所述衬底200的表面；刻蚀以去除所述衬底200的表面的栅极材料层，剩余的所述栅极材料层构成栅极240。本实施例中，所述栅极材料层的材料包括多晶硅。需要说明的是，在本发明的其他实施例中，可以通过其他方法来形成所述栅极240，例如对所述栅极材料层进行平坦化处理以形成所述栅极240，本发明对此不作限制。
对比图2和图8可知，对于沟槽的宽度小于1μm的半导体器件而言，进行工艺温度为950℃～1100℃的热氧化生长工艺时，生成的栅氧化层110覆盖沟槽100底壁的部分的厚度薄于覆盖所述沟槽100侧壁的部分，可能导致半导体器件的击穿电压减小，从而影响所述半导体器件的性能；而进行工艺温度为1100℃～1200℃的热氧化生长工艺时，生成的栅氧化层230具有良好的厚度均匀性，提高了所述栅氧化层230的抗压能力，进而提高了所述半导体器件的性能。
因此，本发明所述的半导体器件的制备方法制成的半导体器件(尤其是沟槽宽度小于1μm的半导体器件)中沟槽及栅氧化层的形貌更接近于设计中的理想形貌，相应的，采用工艺参数优化后的所述半导体结构的制备方法制成的半导体器件的性能也更能满足设计需求，所述半导体器件的性能也更稳定。本实施例中，所述半导体器件为IGBT器件，在本发明的其他实施例中，所述半导体器件可以为其他具有相同结构的半导体器件，本发明对此不作限制。
综上，本发明提供一种半导体器件的制造方法，包括：提供衬底，在所述衬底内形成沟槽；进行工艺温度为950℃～1100℃的热氧化生长工艺，以在所述沟槽的内壁形成牺牲氧化层；去除所述牺牲氧化层；进行工艺温度为1100℃～1200℃的热氧化生长工艺，以在所述沟槽的内壁形成栅氧化层。本发明所述的半导体器件的制造方法通过改进热氧化生长工艺形成牺牲氧化层和栅氧化层时的工艺参数使得沟槽的底部更加圆滑，同时提高了所述栅氧化层的厚度均匀性，从而优化了半导体器件的性能。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (10)

1.一种半导体器件的制造方法，其特征在于，包括：
提供衬底，在所述衬底内形成沟槽；
进行工艺温度为950℃～1100℃的热氧化生长工艺，以在所述沟槽的内壁形成牺牲氧化层；
去除所述牺牲氧化层；
进行工艺温度为1100℃～1200℃的热氧化生长工艺，以在所述沟槽的内壁形成栅氧化层。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述沟槽的宽度包括0.5um～1.5um。
3.如权利要求1所述的半导体器件的制造方法，其特征在于，采用湿法刻蚀工艺去除所述牺牲氧化层。
4.如权利要求1所述的半导体器件的制造方法，其特征在于，所述牺牲氧化层的厚度范围包括
Figure FDA0002991151910000011
5.如权利要求1所述的半导体器件的制造方法，其特征在于，所述栅氧化层的厚度范围包括
Figure FDA0002991151910000012
6.如权利要求1所述的半导体器件的制造方法，其特征在于，形成所述栅氧化层之后，还包括：
在所述沟槽内形成栅极材料层，所述栅极材料层填充所述沟槽并延伸覆盖所述衬底的表面；
刻蚀以去除所述衬底的表面的栅极材料层，剩余的所述栅极材料层构成栅极。
7.如权利要求6所述的半导体器件的制造方法，其特征在于，所述栅极材料层的材料包括多晶硅。
8.如权利要求1所述的半导体器件的制造方法，其特征在于，所述牺牲氧化层和所述栅氧化层的材料相同且均包括二氧化硅。
9.如权利要求1所述的半导体器件的制造方法，其特征在于，所述衬底包括硅衬底。
10.如权利要求1所述的半导体器件的制造方法，其特征在于，所述半导体器件的制造方法用于制造IGBT器件。
CN202110314445.7A 2021-03-24 2021-03-24 半导体器件的制造方法 Pending CN112802742A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110314445.7A CN112802742A (zh) 2021-03-24 2021-03-24 半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110314445.7A CN112802742A (zh) 2021-03-24 2021-03-24 半导体器件的制造方法

Publications (1)

Publication Number Publication Date
CN112802742A true CN112802742A (zh) 2021-05-14

Family

ID=75817346

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110314445.7A Pending CN112802742A (zh) 2021-03-24 2021-03-24 半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN112802742A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113643997A (zh) * 2021-07-30 2021-11-12 天津环鑫科技发展有限公司 一种沟槽形貌监控方法、结构器件
CN113782589A (zh) * 2021-08-31 2021-12-10 上海华虹宏力半导体制造有限公司 沟槽型功率mosfet器件的工艺方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000025138A (ko) * 1998-10-08 2000-05-06 김덕중 반도체 소자의 제조방법
US20010006836A1 (en) * 1994-02-04 2001-07-05 Katsumi Nakamura Method of forming a trench mos gate on a power semiconductor device
US20020006704A1 (en) * 2000-07-17 2002-01-17 Mosel Vitelic Inc. Process for forming gate oxide layer
US20060160306A1 (en) * 2005-01-17 2006-07-20 Min-San Huang Method for forming trench gate dielectric layer
CN101442074A (zh) * 2007-11-19 2009-05-27 美格纳半导体有限会社 沟槽金属氧化物场效应晶体管及其制造方法
CN102130161A (zh) * 2010-01-19 2011-07-20 中芯国际集成电路制造(上海)有限公司 功率场效应管及其制造方法
CN103021869A (zh) * 2012-12-21 2013-04-03 上海宏力半导体制造有限公司 沟槽功率器件的制作方法
CN103632939A (zh) * 2012-08-15 2014-03-12 上海华虹宏力半导体制造有限公司 优化功率器件沟槽顶部圆角的方法
CN104347397A (zh) * 2013-07-23 2015-02-11 无锡华润上华半导体有限公司 注入增强型绝缘栅双极型晶体管的制造方法
CN104465754A (zh) * 2013-09-25 2015-03-25 北大方正集团有限公司 一种沟槽型dmos单元及其制备方法和dmos器件
CN109904223A (zh) * 2019-01-23 2019-06-18 上海华虹宏力半导体制造有限公司 栅极沟槽顶部倒角的工艺方法
CN111933527A (zh) * 2019-05-13 2020-11-13 上海先进半导体制造股份有限公司 沟槽igbt和其制作方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010006836A1 (en) * 1994-02-04 2001-07-05 Katsumi Nakamura Method of forming a trench mos gate on a power semiconductor device
EP1160852A2 (en) * 1994-02-04 2001-12-05 Mitsubishi Denki Kabushiki Kaisha Method of fabricating a trenched semiconductor device
KR20000025138A (ko) * 1998-10-08 2000-05-06 김덕중 반도체 소자의 제조방법
US20020006704A1 (en) * 2000-07-17 2002-01-17 Mosel Vitelic Inc. Process for forming gate oxide layer
US20060160306A1 (en) * 2005-01-17 2006-07-20 Min-San Huang Method for forming trench gate dielectric layer
CN101442074A (zh) * 2007-11-19 2009-05-27 美格纳半导体有限会社 沟槽金属氧化物场效应晶体管及其制造方法
CN102130161A (zh) * 2010-01-19 2011-07-20 中芯国际集成电路制造(上海)有限公司 功率场效应管及其制造方法
CN103632939A (zh) * 2012-08-15 2014-03-12 上海华虹宏力半导体制造有限公司 优化功率器件沟槽顶部圆角的方法
CN103021869A (zh) * 2012-12-21 2013-04-03 上海宏力半导体制造有限公司 沟槽功率器件的制作方法
CN104347397A (zh) * 2013-07-23 2015-02-11 无锡华润上华半导体有限公司 注入增强型绝缘栅双极型晶体管的制造方法
CN104465754A (zh) * 2013-09-25 2015-03-25 北大方正集团有限公司 一种沟槽型dmos单元及其制备方法和dmos器件
CN109904223A (zh) * 2019-01-23 2019-06-18 上海华虹宏力半导体制造有限公司 栅极沟槽顶部倒角的工艺方法
CN111933527A (zh) * 2019-05-13 2020-11-13 上海先进半导体制造股份有限公司 沟槽igbt和其制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113643997A (zh) * 2021-07-30 2021-11-12 天津环鑫科技发展有限公司 一种沟槽形貌监控方法、结构器件
CN113782589A (zh) * 2021-08-31 2021-12-10 上海华虹宏力半导体制造有限公司 沟槽型功率mosfet器件的工艺方法

Similar Documents

Publication Publication Date Title
CN102637720B (zh) 用于间隙填充的隔离结构外观
US9646871B2 (en) Semiconductor structure with shallow trench isolation and manufacturing method thereof
CN112802742A (zh) 半导体器件的制造方法
US6291310B1 (en) Method of increasing trench density for semiconductor
JP4178789B2 (ja) 半導体装置およびその製造方法
JPH08250746A (ja) 半導体装置の作製方法
CN111883430B (zh) 半导体器件制备方法
CN109103106B (zh) 横向扩散金属氧化物半导体的制备方法
US7285457B2 (en) Heterojunction bipolar transistor and manufacturing method thereof
JP2008311260A (ja) 半導体装置の製造方法
CN110931347B (zh) 半导体结构及其制造方法
CN112164647A (zh) 沟槽刻蚀的方法
TWI241719B (en) Self-aligned bipolar transistor having recessed spacers and method for fabricating same
US7282418B1 (en) Method for fabricating a self-aligned bipolar transistor without spacers
CN115360193B (zh) 一种半导体结构及其制造方法
KR100267396B1 (ko) 반도체 소자의 게이트 전극 형성을 위한 게이트 폴리실리콘 식각 방법
JP4874119B2 (ja) Ｂｉｃｍｏｓプロセスにおいてシード層トポグラフィを軽減する方法
KR100652361B1 (ko) 자기정렬 방식에 의한 반도체 소자의 제조방법
JPH08335554A (ja) 半導体素子の製造方法
KR100670663B1 (ko) 반도체 소자의 게이트 형성 방법
CN114586134A (zh) 形成非对称厚度氧化物沟槽的方法
CN113270547A (zh) 一种pip电容及其制作方法
KR20040006424A (ko) 반도체 소자의 제조 방법
US7033898B1 (en) Method for fabricating a self-aligned bipolar transistor having recessed spacers
CN117316760A (zh) 一种半导体器件及其制备方法、电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination