CN1127761C - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN1127761C
CN1127761C CN96122089A CN96122089A CN1127761C CN 1127761 C CN1127761 C CN 1127761C CN 96122089 A CN96122089 A CN 96122089A CN 96122089 A CN96122089 A CN 96122089A CN 1127761 C CN1127761 C CN 1127761C
Authority
CN
China
Prior art keywords
mentioned
semiconductor device
heating panel
face
encapsulant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN96122089A
Other languages
English (en)
Other versions
CN1160931A (zh
Inventor
富田至洋
上田直人
平井达也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN1160931A publication Critical patent/CN1160931A/zh
Application granted granted Critical
Publication of CN1127761C publication Critical patent/CN1127761C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

在现有装置中，密封材料的成型性低、得不到高散热性，另外，当使芯片底座露出来时，将发生界面剥离，使可靠性降低。本发明的散热板10被配设于芯片底座2的下侧，使之与芯片底座2之间具有规定的间隙。该散热板10用密封材料6镜框状地把边缘附近10a密封起来。而用于抑制密封材料6流动的凹洼11被框状地设于散热板10上，使之跨于边缘附近10a与露出面10b之间。

Description

半导体装置
本发明涉及半导体装置，特别是涉及把散热板配置于载置半导体器件的芯片底座的下表面一侧的半导体装置。
图6的侧断面图示出了现有的半导体装置的一个例子。
在图6中，半导体器件1用粘结剂3固定于作为搭载部分的芯片底座2的上边。而半导体器件1的电极焊盘与内部引线5用作为导通机构的导线4相连，使之相互电气导通。再用环氧树脂之类的密封材料6把半导体器件1、芯片底座2、粘结剂3、导线4和内部引线5密封起来。另外，内部引线5从密封材料6向外伸出形成了外部引线(管腿)7。
图中，D表示半导体装置的密封部分总厚度，d1表示半导体器件1的厚度、d2是芯片底座2的下边的密封材料6的厚度。
在这样地构成的现有的半导体装置中，人们曾尝试过用减薄密封部分总厚度D的办法使半导体装置薄型化。但是，当企图使密封部分总厚度减薄时，将伴之以密封材料的厚度d2的变薄，在树脂密封工序中密封材料6不能达到芯片底座2的整个背面，因而存在着密封材料6的成型性受到了损坏这样的问题。
另外，采用减薄半导体器体1本身的厚度d1的办法也可以使半导体装置薄型化。但是，当使半导体器件1的厚度d1变薄时。由于半导体器件1的可靠性将下降，故减薄半导体器件1本身的厚度是困难的。
此外，根据最近市场方面的要求，具有高散热性的半导体装置是需要的。但是，要是用示于图6的现有的半导体装置的话，由于在半导体器件1中所产生的热不能经由密封材料向外部散热，故得不到高散热性。
作为其改善办法，如图7所示，人们考虑了一种使芯片底座2露到外部的半导体装置的结构。
具有这种芯片底座外露构造的现有的半导体装置，去掉了芯片底座2的下边的密封材料6，因而可使密封部分总厚度D变薄一个相应的量，可以谋求薄型化。此外，在半导体器件1中所产生的热可经由芯片底座2的外部露出面向外散热，因而可以得到高散热性。
但是，由于芯片底座2的整个背面都露了出来。故应力将集中于芯片底座2的端面2a上。这样一来，由于应力向芯片底座2的端面2a集中，在密封材料6与芯片底座2之间将产生界面剥离，因而存在使半导体装置的可靠性降低这样的问题。
在示于图6的现有的半导体装置中，存在着伴随薄型化而产生的芯片底座2下边的密封材料6的成型性降低，或者得不到高散热性的问题。
而在示于图7的现有的半导体装置中则存在着由于芯片底座2的底面整个露出，在芯片底座2与密封材料6之间产生界面剥离，使可靠性降低的问题。
本发明就是为了解决上述那样的问题而创造出来的，目的是得到一种成型性良好且散热性和可靠性高的半导体装置。
为了达到上述目的，根据本发明的一个方面，提供了一种第1发明的半导体装置，它具有半导体器件，牢固地搭载该半导体器件的搭载部分，与半导体器件电导通的内部引线，使半导体器件与内部引线电导通的导通机构，隔着搭载部分与半导体器件相向并与搭载部分之间具有规定间隙的散热板，把半导体器件、搭载部分、内引线、导通机构及散热板密封起来的密封材料，使内部引线从密封材料向外部伸出而形成的外部引线(管腿)，其中散热板的边缘附近用密封材料密封成镜框状，散热板的反面，即不对着安装部分的一面有一个未用密封材料进行密封而露出于外部形成了露出面的中央部分，中央部分不属于散热板边缘附近的一部分。
另外，第2发明的半导体装置，是在上述第1发明中，用于抑制密封材料流动的凹洼，框状地形成于散热板的与搭载部分不相对的面上，使之跨于边缘附近与露出面之间的装置。
此外，第3发明的半导体装置是这样的装置，在上述第1发明中，用于抑制密封材料流动的凹洼形成于散热板的与搭载部分不相对的面的整个面上。
还有，第4发明的半导体装置是这样一种半导体装置：在上述第1～第3发明中的任一发明中，散热板被电连到半导体器件的接地端子上，且该散热板的露出面被设于绝缘材料上。
此外，第5发明的半导体装置是这样一种半导体装置：在上述第1～第3发明中的任一个发明中，具备有装配基板，散热板被电连到半导体器件的接地端子上，而且该散热板的露出面用导电性材料固定于装配基板的接地图形上。
另外，第6发明的半导体装置是这样一种半导体装置：在上述第1～第3发明中的任一个发明中，散热体被设置于散热体的露出面上。
图1是从背面看的本发明的实施方式1的半导体装置的局部剖开平面图。
图2是图1的沿II-II线切开的剖面图。
图3的剖面图示出了本发明的实施方式2的半导体装置。
图4的剖面图示出了本发明的实施方式3的半导体装置。
图5的剖面图示了本发明的实施方式4的半导体装置。
图6的剖面图示出的是现有的半导体装置的一个例子。
图7的剖面图示出的是现有的半导体装置的另一个例子。
以下，根据附图来说明本发明的实施方式。
实施方式1
图1的局部剖开平面图示出了从背面看过去的本发明的实施方式1的半导体装置。图2是图1中沿II-II线切开的剖面图。在图中与已示于图6和图7的现有的半导体装置相同或相当的部分赋予相同的标号且免予说明。
在图中，半导体器件1被粘结剂3固定于芯片底座2上边，半导体器件1的电极焊盘与内部引线5用导线4连接起来。在芯片底座2的下侧还配设有散热板10。接着，用密封材料6把半导体器件1、芯片底座2、粘结剂3、导线4、内部引线5和散热板10密封起来。这时散热板10的边缘附近10a用密封材料6密封成镜框状，而散热板10的反面的中央部分则不用密封材料6密封，使之露出来形成露出面10b。另外，在散热板10的背面上形成框状的用于抑制密封材料6流动的凹洼11，使之跨接于边缘附近10a与露出面10b之间。
在该实施方式1中，由于被构成为用密封材料6把散热板10密封成镜框状，故即使伴随着半导体装置的薄型化使密封部分总厚度D变薄且把散热板10下边的密封材料厚度d3作得极薄，但只要按散热板10的边缘附近10a的宽度d4来成型密封材料就可以。该密封材料厚度d3小于0.2mm，理想的是小于等于0.15mm。
因此，在进行树脂密封时，不需要使密封材料6流进散热板10的整个背面，因而树脂密封的成型性改善。在这种情况下，可用使密封材料6与散热板10之间粘结力足够满意的最小厚度的宽度d4进行树脂密封。
此外，如果减小散热板10的边缘附近10a的宽度d4，就可以增大露出面10b。由于散热特性依赖于露出面积，故可以增加散热效果。
此外，由于散热板10的边缘附近10a被密封材料6封了起来，故可以缓和散热板10的端面上的应力集中。因而可以抑制在密封材料6与散热板10之间的界面产生的剥离的发生。
这样一来，倘采用该实施方式1，则可以得到树脂密封的成型性良好，可靠性出色且具有高散热性的薄型半导体装置。
此外，凹洼11被框状地形成于散热板10的背面上并使之跨于边缘附近10a与露出面10b之间。这样一来，在进行树脂密封的时候，那些要侵入到散热板10与用于进行树脂密封的模具(没有画出来)之间中去的密封材料6就会流入凹洼11之内而阻止它们向别处侵入。结果是可以得到精度良好的密封材料6的密封外形形状，同时不会在散热板10的背面形成妨碍放热性的树脂溢料，因而可以确保优良的散热性。
在此，对使芯片底座2露出来的情况与使散热板10露出来的情况之间的不同进行说明。
芯片底座2用压力加工法在铜框架内与内部引线5和外部引线7同时形成。所以，当增大芯片底座2的外形形状时，内部引线就与此增大的量相应地往外侧移动，搭载于芯片底座2上的半导体器件1与内部引线5之间的距离也与此增大的量相应地变长了。其结果是导线4的长度变长，导线压焊性下降，同时，在导线压焊的后工序中，存在着易于产生因挂上导线4而切断之类的事故或使成品率降低等在处理上需要注意的一些问题。
为了消除这类的问题，应把芯片底座2形成为与半导体器件1的外形形状相平衡的形状。就是说，不能把芯片底座2的形状做得较大。
另一方面，散热板10可以用与芯片底座2不同的铜框架来制作，因而不受上述芯片底座2那样的制约。
这样一来就可以借助于使散热板10大型化而谋求露出面积的大面积化，因而可以实现高散热性。
实施方式2
图3的侧剖面图示出了本发明的实施方式2的半导体装置。
在该实施方式2中，散热板10与半导体器件1的GND电极端子电连接，在散热板10的露出面10b上还设有作为绝缘材料的绝缘树脂15。
至于其他的构成被构成为与上述实施方式1相同。
该绝缘树脂15可在露出面10b上用浇注封装(Potting)法，网印法(Screening)或浸蘸法(dipping)形成。在把该半导体装置装配到基板上的时候，由于散热板10已露了出来，故有可能与基板上的电源线和信号线进行接触。
而在本实施方式2中，由于在散热板10的露出面10b上设有绝缘树脂15，故可以防止散热板10与外部构件之间的电短路，即可以防止半导体器件1电短路或漏电、因而可使半导体器件1的工作稳定化。
另外，作为绝缘树脂15，采用薄薄地形成环氧树脂之类的液状绝缘树脂的办法，可以确保热传导性，并维持高散热性。
实施方式3
图4的侧剖面图示出了本发明的实施方式3的半导体装置。
在该实施方式3中，在把半导体装置装配到装配基板16上的时候，在散热板10的露出面10b与装配基板16的GND图形16b之间配设导电性材料17、再用导线等等把散热板10与芯片底座2或半导体器件1的GND电极端子连起来。
至于其余的构成被构成为与上述实施方式1相同。
该导电性材料17可以使用例如低熔点的焊锡。这样一来，在要把半导体装置装配到装配基板16上去的时候，就可以用VSP(Vapor PhasedSurface Mount：汽相表面装配法)法或IR回流法等方法把外部引线7安装到装配基板16的布线部分16a上去。这时，把散热板10用导电性材料17电连到装配基板16的GND图形16b上并进行固定，从而半导体器件1可直接从装配基板16获得接地电位。
再者，半导体器件1中所产生的热，通过散热板10和导电性材料17被传往装配基板16，因而可以改善高散热性。
还有，在上述实施方式3中，在把半导体装置装配到装配基板16上的时候，取为用导电性材料17把散热板10的露出面10b与装配基板16的GND图形16b连接起来。但是在不需要把散热板10接地的情况下，可以不用导电性材料17而代之以用热传导性粘结剂。在这种情况下，在半导体器件1中所产生的热，经过热传导性粘结剂从散热板10传往装配基板16，确保了高散热性。
实施方式4
图5的侧剖面图示出了本发明的实施方式4的半导体装置。
在该实施方式4中，形成外部引线7，使得散热板10的露出面10b成为半导体装置的上表面，且作为散热体的散热片18被用粘结剂19固定于露出面10b上。此外，其余的构成被构成为与上述实施方式1相同。
倘采用实施方式4，则在半导体器件1中所产生的热将通过散热板10和散热片18而散热，故可以改善高散热性。
此外，采用以粘结剂19为绝缘材料的办法，还可以得到与上述实施方式2相同的绝缘效果。
另外，也可以把散热板10与散热片18形成为一个整体。
实施方式5
在上述实施方式1中，在散热板10的背面上框状地形成凹洼11，使之跨于边缘附近10a与露出面10b之间，但在本实施方式中，在散热板10的整个背面上形成凹洼11。
在这种情况下，在进行树脂密封时，可以防止密封材料6流入露出面10a一侧，因而还可增大散热面积，确保高散热性。
此外，在上述实施方式2～4中，即使在散热板10的整个背面上形成凹洼11，也可得到同样的效果。
由于本发明被构成上述那样，故可收到下述那样的效果。
倘采用第1发明，则由于具备半导体器件，牢固地搭载该半导体器件的搭载部分，与半导体器件电导通的内部引线，使半导体器件与内部引线电导通的导通机构，被配设为把搭载部分夹在中间且与半导体器件相对并与搭载部分有一规定间隙的散热板，把半导体器件、搭载部分、内部引线、导通机构和散热板密封起来的密封材料，和使内部引线从密封材料中间外伸出而形成的外引线(管腿)，并用密封材料把散热板的边缘附近密封成镜框状，而散热板的除了边缘附近之外的与搭载部分不相对的面的中央则不用密封材料密封而是露了出来以形成露出面，所以可以得到成型性良好、且散热性和可靠性高的半导体装置。
此外，倘采用第2发明，则由于在上述第1发明中用于抑制密封材料流动的凹洼在散热板的与搭载部分不相对的面上被形成为框状，并使之跨于边缘附近与露出面之间，故在用密封材料对散热板的边缘附近周围进行密封的时候，可以阻止密封材料向露出面一侧流入，因而可以得到精度良好的密封材料的密封外形形状，同时还可防止在露出面上产生树脂溢料。
另外，倘采用第3发明，由于在上述第1发明中用于抑制密封材料流动的凹洼在散热板的与搭载部分不相对的面的整个面上形成，故除去上述第2发明的效果之外，还可以谋求因凹洼而形成的散热面积的增大，因而与此增大量相应地提高了散热性。
此外，倘采用第4发明，由于在上述第1到第3发明中的任一发明中散热板都将被电连到半导体器件的接地端子上，且该散热板的露出面上设有绝缘材料，故可以使半导体器件绝缘。
另外，倘采用第5发明，由于在上述第1到第3发明中的任一发明中都将具有装配基板，散热板被电连到半导体器件的接地子上，且该散热板的露出面被导电性材料固定于装配基板的接地图形上，故可以使半导体器件在装配基板上直接接地。
此外，倘采用第6发明，由于在上述第1至第3发明的任一发明中都在散热板的露出面上设有散热体，故可以提高半导体装置的散热性。

Claims (6)

1.一种半导体装置，其特征是：包含半导体器件(1)、牢固地搭载该半导体器件的搭载部分(2)、与上述半导体器件电导通的内引线(5)、使上述半导体器件与上述内部引线电导通的导通机构(4)、被配设为把上述搭载部分夹在中间，与上述半导体器件相对且与上述搭载部分具有规定间隙的散热板(10)、把上述半导体器件，上述搭载部分，上述内部引线，上述导通机构和上述散热板密封起来的密封材料(6)、使上述内部引线从上述密封材料中伸出来而形成的外部引线(管腿)(7)、与上述散热板设置成一体用来支持该散热板的支持引线，把上述散热板的边缘附近用上述密封材料密封成镜框状，把上述散热板的除边缘附近(10a)之外的与上述搭载部分不相对的面的中央不用上述密封材料密封而使之在外部露出来以形成露出面(10b)，同时，位于上述密封材料侧壁一侧的上述支持引线的端部一侧和上述内部引线的端部一侧在同一平面上配置为相互隔开，且上述搭载部分和上述内部引线的端部配置在同一平面内。
2.根据权利要求1所述的半导体装置，其特征是：用于抑制密封材料流动的凹洼(11)在散热板的与搭载部分不相对的面上被形成为框状，使之跨于边缘附近和露出面之间。
3.根据权利要求1所述的半导体装置，其特征是：用于抑制密封材料流动的凹洼被形成于散热板的与搭载部分不相对的面的整个面上。
4.根据权利要求1～3的任一项所述的半导体装置，其特征是：散热板被电连接到半导体器件的接地端子上，而且在该散热板的露出面上设有绝缘材料(15)。
5.根据权利要求1～3的任一项所述的半导体装置，其特征是：装配基板，散热板被电连到半导体器件的接地端子上，而且，该散热板的露出面用导电性材料(17)固定于上述装配基板(16)的接地图形(16b)上。
6.权利要求1～3的任一项所述的半导体装置，其特征是：在散热板的露出面上设有散热体(18)。
CN96122089A 1996-03-22 1996-10-30 半导体装置 Expired - Fee Related CN1127761C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP66608/1996 1996-03-22
JP66608/96 1996-03-22
JP8066608A JPH09260550A (ja) 1996-03-22 1996-03-22 半導体装置

Publications (2)

Publication Number Publication Date
CN1160931A CN1160931A (zh) 1997-10-01
CN1127761C true CN1127761C (zh) 2003-11-12

Family

ID=13320797

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96122089A Expired - Fee Related CN1127761C (zh) 1996-03-22 1996-10-30 半导体装置

Country Status (6)

Country Link
US (1) US5986336A (zh)
JP (1) JPH09260550A (zh)
KR (1) KR100229858B1 (zh)
CN (1) CN1127761C (zh)
DE (1) DE19700056A1 (zh)
TW (1) TW351006B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19639025C2 (de) * 1996-09-23 1999-10-28 Siemens Ag Chipmodul und Verfahren zur Herstellung eines Chipmoduls
US6001672A (en) * 1997-02-25 1999-12-14 Micron Technology, Inc. Method for transfer molding encapsulation of a semiconductor die with attached heat sink
JP4286465B2 (ja) 2001-02-09 2009-07-01 三菱電機株式会社 半導体装置とその製造方法
US7220615B2 (en) 2001-06-11 2007-05-22 Micron Technology, Inc. Alternative method used to package multimedia card by transfer molding
US6444501B1 (en) * 2001-06-12 2002-09-03 Micron Technology, Inc. Two stage transfer molding method to encapsulate MMC module
US6734552B2 (en) 2001-07-11 2004-05-11 Asat Limited Enhanced thermal dissipation integrated circuit package
US7015072B2 (en) * 2001-07-11 2006-03-21 Asat Limited Method of manufacturing an enhanced thermal dissipation integrated circuit package
JP4549171B2 (ja) * 2004-08-31 2010-09-22 三洋電機株式会社 混成集積回路装置
EP1635386A1 (en) * 2004-09-09 2006-03-15 STMicroelectronics S.r.l. Method of removing molding residues from lead-frames
US7582951B2 (en) 2005-10-20 2009-09-01 Broadcom Corporation Methods and apparatus for improved thermal performance and electromagnetic interference (EMI) shielding in leadframe integrated circuit (IC) packages
CN101449371B (zh) * 2006-05-30 2010-09-29 国产电机株式会社 树脂密封型半导体器件以及用该半导体器件的电子装置
US7808087B2 (en) 2006-06-01 2010-10-05 Broadcom Corporation Leadframe IC packages having top and bottom integrated heat spreaders
JP2008118067A (ja) * 2006-11-08 2008-05-22 Hitachi Ltd パワーモジュール及びモータ一体型コントロール装置
TW201011869A (en) * 2008-09-10 2010-03-16 Cyntec Co Ltd Chip package structure
JP5344888B2 (ja) * 2008-11-06 2013-11-20 三菱電機株式会社 半導体装置
JP5279632B2 (ja) * 2009-06-25 2013-09-04 三菱電機株式会社 半導体モジュール
JP5306171B2 (ja) * 2009-12-25 2013-10-02 三菱電機株式会社 半導体装置
JP2011181787A (ja) * 2010-03-03 2011-09-15 Hitachi Automotive Systems Ltd パワー系半導体装置
US9129949B2 (en) 2011-02-09 2015-09-08 Mitsubishi Electric Corporation Power semiconductor module
JP5936310B2 (ja) * 2011-03-17 2016-06-22 三菱電機株式会社 パワー半導体モジュール及びその取り付け構造
KR101477392B1 (ko) * 2013-05-21 2014-12-29 삼성전기주식회사 전자 소자 모듈
WO2016092938A1 (ja) * 2014-12-08 2016-06-16 株式会社村田製作所 パッケージ型パワー半導体、および、パッケージ型パワー半導体の実装構造
JP6016965B2 (ja) * 2015-03-02 2016-10-26 三菱電機株式会社 電子機器ユニット及びその製造金型装置
JP6526323B2 (ja) * 2016-04-04 2019-06-05 三菱電機株式会社 パワーモジュール、パワー半導体装置及びパワーモジュール製造方法
JP6891904B2 (ja) * 2017-02-06 2021-06-18 富士電機株式会社 半導体モジュール、電気自動車およびパワーコントロールユニット
JP7178978B2 (ja) * 2019-10-24 2022-11-28 三菱電機株式会社 半導体装置および半導体装置の製造方法
CN114902400A (zh) * 2020-01-08 2022-08-12 三菱电机株式会社 半导体装置及半导体装置的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5334872A (en) * 1990-01-29 1994-08-02 Mitsubishi Denki Kabushiki Kaisha Encapsulated semiconductor device having a hanging heat spreading plate electrically insulated from the die pad
US5440169A (en) * 1993-01-08 1995-08-08 Mitsubishi Denki Kabushiki Kaisha Resin-packaged semiconductor device with flow prevention dimples

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2582013B2 (ja) * 1991-02-08 1997-02-19 株式会社東芝 樹脂封止型半導体装置及びその製造方法
JP2677632B2 (ja) * 1988-09-30 1997-11-17 株式会社東芝 超薄型表面実装樹脂封止半導体装置
US5208188A (en) * 1989-10-02 1993-05-04 Advanced Micro Devices, Inc. Process for making a multilayer lead frame assembly for an integrated circuit structure and multilayer integrated circuit die package formed by such process
US5139969A (en) * 1990-05-30 1992-08-18 Mitsubishi Denki Kabushiki Kaisha Method of making resin molded semiconductor device
US5202288A (en) * 1990-06-01 1993-04-13 Robert Bosch Gmbh Method of manufacturing an electronic circuit component incorporating a heat sink
US5147821A (en) * 1990-09-28 1992-09-15 Motorola, Inc. Method for making a thermally enhanced semiconductor device by holding a leadframe against a heatsink through vacuum suction in a molding operation
US5172213A (en) * 1991-05-23 1992-12-15 At&T Bell Laboratories Molded circuit package having heat dissipating post
JPH05304226A (ja) * 1991-08-16 1993-11-16 Mitsubishi Electric Corp 半導体装置の製造方法および製造装置
JPH05190721A (ja) * 1992-01-08 1993-07-30 Fujitsu Ltd 半導体装置及びその製造方法
US5387554A (en) * 1992-09-10 1995-02-07 Vlsi Technology, Inc. Apparatus and method for thermally coupling a heat sink to a lead frame
JP2934357B2 (ja) * 1992-10-20 1999-08-16 富士通株式会社 半導体装置
JPH06151657A (ja) * 1992-11-06 1994-05-31 Sanken Electric Co Ltd 半導体装置及びその製造方法
US5485037A (en) * 1993-04-12 1996-01-16 Amkor Electronics, Inc. Semiconductor device having a thermal dissipator and electromagnetic shielding
US5430331A (en) * 1993-06-23 1995-07-04 Vlsi Technology, Inc. Plastic encapsulated integrated circuit package having an embedded thermal dissipator
US5397746A (en) * 1993-11-03 1995-03-14 Intel Corporation Quad flat package heat slug composition
JP2866572B2 (ja) * 1994-02-07 1999-03-08 三菱電機株式会社 半導体製造方法
US5444602A (en) * 1994-02-25 1995-08-22 Intel Corporation An electronic package that has a die coupled to a lead frame by a dielectric tape and a heat sink that providees both an electrical and a thermal path between the die and teh lead frame
KR0148080B1 (ko) * 1995-07-31 1998-08-01 김광호 반도체 리드프레임 제조방법 및 그를 이용한 반도체 칩 패키지 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5334872A (en) * 1990-01-29 1994-08-02 Mitsubishi Denki Kabushiki Kaisha Encapsulated semiconductor device having a hanging heat spreading plate electrically insulated from the die pad
US5440169A (en) * 1993-01-08 1995-08-08 Mitsubishi Denki Kabushiki Kaisha Resin-packaged semiconductor device with flow prevention dimples

Also Published As

Publication number Publication date
CN1160931A (zh) 1997-10-01
DE19700056A1 (de) 1997-09-25
KR970067728A (ko) 1997-10-13
US5986336A (en) 1999-11-16
TW351006B (en) 1999-01-21
KR100229858B1 (ko) 1999-11-15
JPH09260550A (ja) 1997-10-03

Similar Documents

Publication Publication Date Title
CN1127761C (zh) 半导体装置
CN1311548C (zh) 具有改进的散热能力的半导体器件封装
US7880283B2 (en) High reliability power module
US5929514A (en) Thermally enhanced lead-under-paddle I.C. leadframe
CN1204623C (zh) 半导体装置
EP1686621B1 (en) Surface mountable hermetically sealed package
CN1043828A (zh) 半导体器件的制造方法
CN1104741C (zh) 半导体封装及其制造方法
CN109637983B (zh) 芯片封装
CN104485321A (zh) 半导体管芯封装件及其制造方法
CN1685504A (zh) 包含漏极夹的半导体管芯封装
JP2005506691A5 (zh)
CN1945804A (zh) 制作具有露出的翼片的模制阵列封装器件的方法和结构
CN1146994C (zh) 半导体器件
CN1311899A (zh) 将集成电路封装固定到热沉上的容性安装装置
JPH0316245A (ja) シングルインラインパッケージ用電気絶縁ヒートシンク及びその形成方法
CN1211073A (zh) 半导体器件
CN1581482A (zh) 电路模块
CN1729568A (zh) 具有连接外部元件的引片的半导体装置
CN1722422A (zh) 半导体封装
JP2000323593A (ja) 半導体装置
US10410996B2 (en) Integrated circuit package for assembling various dice in a single IC package
JP5172290B2 (ja) 半導体装置
JP2013254810A (ja) 貫通端子付き金属基板およびそれを用いた表面実装デバイス
CN1202565C (zh) 半导体装置

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee