CN112751565A - 一种自校准片内基准电压模块 - Google Patents
一种自校准片内基准电压模块 Download PDFInfo
- Publication number
- CN112751565A CN112751565A CN202110014107.1A CN202110014107A CN112751565A CN 112751565 A CN112751565 A CN 112751565A CN 202110014107 A CN202110014107 A CN 202110014107A CN 112751565 A CN112751565 A CN 112751565A
- Authority
- CN
- China
- Prior art keywords
- voltage
- module
- calibration
- switch
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010354 integration Effects 0.000 claims description 61
- 239000003990 capacitor Substances 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 22
- 238000013459 approach Methods 0.000 claims description 4
- 230000001360 synchronised effect Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 8
- 238000005259 measurement Methods 0.000 description 5
- 238000003491 array Methods 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000013139 quantization Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
一种自校准片内基准电压模块,包括积分比较模块、电阻串分压校准模块、时钟模块以及SAR逻辑模块。实现主电阻串各分压节点的自动校准,目的是为了得到精确的目标电压值(各电压之间呈线性比例关系)。传统的基于电阻串分压结构片内基准模块需要借助外部基准和可配置寄存器阵列才能实现对输出基准电压的校准,且不具备对外部环境变化的实时校准能力,而本发明对每个输出基准电压采用粗校准和细校准两步策略,分别对校准电阻串的高有效位(MSB)和低有效位(LSB)进行调节,可在片内实现一款具备自动校准能力以及跟踪外部电压、温度变化的高精度、强驱动能力的基准电压模块。
Description
技术领域
本发明属于高精度ADC技术领域,具体涉及一种具备误差自校准功能的SAR-ADC片内基准电压产生模块。
背景技术
ADC作为传感器接口信号测量***中模拟与数字信号间的桥梁,直接决定了整体***的测量精度。SAR-ADC具备较好的工艺适应性和低功耗特性,因此被广泛应用于多通道ADC数据测量***中,作为全局的数模转换器。而基准电压的绝对值误差和噪声直接决定了数模转换器(DAC)的输出精度,进而影响最终的ADC精度。RC混合式结构是高精度SAR-ADC的常见实现方式,可利用电容阵列的匹配性优势满足低位二进制权重的线性度要求并降低校准复杂度。在其高位量化阶段,SAR逻辑模块会从电阻串产生的多个基准电压中筛选出的对应分段,在低位量化阶段,选出最接近待测电压值的相邻两个基准电压按照SAR逻辑的逐次逼近算法依次对电容阵列充放电,后由电荷再分配型DAC的输出作为逐次逼近输出码值的判断依据。因此影响SAR-ADC整体性能的关键点就在于高位对应的基准电压的绝对值误差和噪声。同时由于高精度DAC电容阵列需要保证一定的面积开销以维持噪声特性,所以基准电压源在大电容负载下的充放电速度和建立精度也是决定DAC输出电压精度的关键因素。
目前大部分SAR-ADC采用片外的分立器件提供该基准电压,因此造成整体***的面积、功耗开销和印制板(PCB)板级复杂度的急剧上升。因此片内实现该部基准电压有利于提升芯片以及整体测量***的集成度。传统的基于电阻串分压结构的片内基准电压产生模块,需要借助外部基准和可配置寄存器阵列才能实现对输出基准电压的校准,且不具备对外部环境变化的实时校准能力。
因此,片内实现一款具备自动调节能力以及跟踪外部电压、温度变化的高精度、强驱动能力的ADC基准电压模块是提升测量***集成度的关键一环。
发明内容
本发明的技术解决问题是:克服现有技术的不足,提供一种自校准片内基准电压模块。
本发明的技术解决方案是:
一种自校准片内基准电压模块,包括积分比较模块、电阻串分压校准模块、时钟模块以及SAR逻辑模块;
电阻串分压校准模块:包括主电阻串和校准模块,所述主电阻串通过分压方式得到多个需要的电压,发送给校准模块;校准模块对主电阻串的各个分压节点的输出电压进行校准,将校准后的电压输出给积分比较模块,同时将校准后的电压作为片内基准电压输出;
积分比较模块:将校准模块对各个分压节点校准后的输出电压分别与基准源电压进行积分比较,将比较结果送入SAR逻辑模块;
SAR逻辑模块:依据比较结果按逐次逼近逻辑对校准模块进行反馈调整,使校准后的各节点电压不断接近最终所需输出电压;
时钟模块:用于为积分比较模块、校准模块以及SAR逻辑模块提供同步时钟。
若主电阻串在0V-VD区间内产生a个bits的分压节点,则需要2a个电阻单元串联,每两个分压节点间的电压差为VD/2a;
将2a个电阻单元等分为上下两部分,将基准源VREF经由运放接入上下两部分的连接点处作为分压的参考基准,VREF=VD/2。
每个电阻单元由n个相同的电阻R串联构成。
校准模块包括粗校准模块和细校准模块,除基准源产生的分压节点外,主电阻串各分压节点均串联一个粗校准模块,粗校准模块的输出电压接入一个细校准模块。
每个粗校准模块包括粗调电阻串和校准开关电阻阵列,所述粗调电阻串由m个相同的电阻R串联形成;
校准开关电阻阵列包括2b个相同的开关S1和2b个相同的电阻R,2b个相同的电阻R串联后的结构并联在粗调电阻串的两端,2b个电阻R形成2b+1个粗调分压节点,选择连续的2b个粗调分压节点,在所选择的每个粗调分压节点处接入一个开关S1,开关S1的另一端接粗校准模块的输出端。
细校准模块包括运放A、电流源、2c个相同的开关S2和2c个相同的电阻r,2c个相同的电阻r串联在电流源之间,2c个电阻r形成2c+1个细调分压节点,选择连续的2c个细调分压节点,在所选择的每个细调分压节点处接入一个开关S2,开关S2的另一端接细校准模块的输出端;运放A的正输入端连接粗校准模块的输出端,负输入端和输出端连接,输出端同时连接在任意一个细调分压节点处;
电阻r的阻值小于电阻R的阻值。
积分比较模块包括运放B、比较器T、电阻R100、积分电容C、开关S101、开关S102、开关S201、开关S301、开关S302、复位开关Reset;
开关S101一端连接输入端VH,开关S102一端连接输入端VL,开关S101和开关S102另一端均与电阻R100的一端连接,电阻R100的另一端连接开关S201的一端,开关S201的另一端同时连接开关S301的一端和运放B的负输入端,开关S301的另一端通过积分电容C连接开关S302的一端,开关S302的另一端与运放B的输出端连接,复位开关Reset连接在运放B的负输入端和输出端之间;运放B的正输入端和比较器T的第二输入端同时连接输入端Vin,运放B的输出端与比较器T的第一输入端连接,比较器T的输出端与SAR逻辑模块连接。
自校准过程如下:
(1)完成主电阻串下半部分各分压节点输出电压的校准;
对主电阻串下半部分每个分压节点输出电压的校准过程如下:
VH接入VREF,而VL接地,主电阻串下半部分待校准分压节点输出电压接入Vin;
通过复位开关Reset对积分电容C复位,而后断开复位开关Reset,闭合开关S301和S302,开始积分,通过开关S101和S102的分时闭合,控制VH和VL的积分时间t1和t2,则运放B的输出积分电压等于VH和VL按接入时间计算的平均电压,将运放B的输出积分电压与主电阻串下半部分待校准的分压节点输出电压相比较,将比较结果发送给SAR逻辑模块;
SAR逻辑模块调整粗调模块和细调模块的开关通断,最终使电阻串下半部分待校准的分压节点输出电压等于运算放大器输出的积分电压;
(2)完成主电阻串上半部分各分压节点输出电压的校准;
对主电阻串上半部分每个分压节点输出电压的校准过程如下:
Vin接入VREF,VH接入主电阻串上半部分待校准分压节点输出电压,而VL则接入步骤(1)已校准好的下半部分分压节点输出电压,所述下半部分分压节点与上半部分待校准分压节点以VREF为中心,镜像对称;
通过复位开关Reset对积分电容C复位,而后断开复位开关Reset,闭合开关S301和S302,开始积分,通过开关S101和S102的分时闭合,控制VH和VL的积分时间相同,将运放B的积分输出结果与Vin比较,比较结果发送给SAR逻辑模块;
SAR逻辑模块调整粗调模块和细调模块的开关通断,使运放B的输出积分电压不断趋近于Vin,从而完成电阻串节点电压的校准。
本发明与现有技术相比具有以下优点:
1、实现了片内集成的ADC基准电压模块,降低了后续印制板板级设计的复杂度、面积与功耗开销等,提升了整测量***的集成度;
2、基准电压模块通过与片内带隙基准源的高精度折叠积分操作,实现了对单个节点的绝对值校准功能,由此保证了分段式基准电压的线性度;
3、基准电压模块的校准阶段采用逐次逼近方法,实现了高精度的自适应校准补偿过程,可以实时根据外部环境的变化调整基准的校准码值;
4、基准电压模块的校准输出,采用缓冲与细校准电流镜的融合式设计,粗细校准之后的电压可直接供ADC的电容阵列使用,无需额外的驱动模块。
附图说明
图1为基准电压校准模块的原理框图;
图2为基于粗细两步校准的电路结构原理图;
图3为积分比较模块的电路原理图;
图4为绝对值小于基准源的输出电压校准过程电路连接示意图;
图5为绝对值大于基准源的输出电压校准过程电路连接示意图;
图6为本发明实施例中积分比较模块中的斩波调制运算放大器电路结构示意图;
图7为本发明实施例中用于校准算法的高精度比较器电路结构示意图;
图8为本发明实施例中校准算法时序控制信号示意图。
具体实施方式
下面结合附图对本发明作详细描述。
针对RC混合型高精度的SAR-ADC,其高位采用电阻串分压的分段式基准电压来决定,低位采用电容阵列式DAC输出值比较,从而实现完整的SAR逻辑的输出码值。本发明用于实现高位的电阻串分压式片内基准,其特点在于可通过一个片内基准源实现各个分段基准电压点的自校准功能,而无需依赖于额外的外部输入基准源。
ADC基准电压模块的结构框图如图1所示,其电路由四个基本模块构成,分别是积分比较模块,电阻串分压校准模块,时钟模块以及SAR逻辑模块。
电阻串分压校准模块:包括主电阻串和校准模块,所述主电阻串通过分压方式得到多个需要的电压,发送给校准模块;校准模块对主电阻串的各个分压节点的输出电压进行校准,将校准后的电压输出给积分比较模块,最终校准得到的各个分压节点的输出电压即为片内基准电压。
积分比较模块:将校准模块的各个分压节点的输出电压分别与基准源电压进行积分比较,将比较结果送入SAR逻辑模块。
SAR逻辑模块:依据比较结果按逐次逼近逻辑对校准模块进行反馈调整,使校准后的各节点电压不断接近最终所需输出电压。
时钟模块:用于为积分比较模块、校准模块以及SAR逻辑模块提供同步时钟。
在电阻串分压校准模块中,在0V-VD区间内产生a个bits的电阻串式分压节点,则需要2a个电阻单元串联,每两个节点间的电压差为VD/2a。将2a个电阻单元等分为上下两部分,将一个高精度基准源VREF经由运放接入上下两部分的连接点处作为分压的参考基准,VREF=VD/2。分别通过上方和下方等比例串联的电阻串进行分压,得到需要校准的电压点位。此后,将每一个输出电压点位再接入专门校准用的电阻串。为了方便电阻匹配的同时减小版图面积(从而采用corner和温度性能更好的器件),每个电阻单元由n个相同的电阻R串联构成。
校准模块包括粗校准模块和细校准模块,如图2所示,粗校准模块为MSB部分,细校准模块为LSB部分,二者分别有b个bits和c个bits的开关电阻阵列。除基准源产生的分压节点外,主电阻串各分压节点均串联一个粗校准模块,粗校准模块的输出电压接入一个细校准模块。
粗校准模块包括b个bits的开关电阻阵列(2b个开关S1和2b个电阻R)和m个电阻R串联形成的粗调电阻串。
粗校准模块中,2b个电阻R串联后的结构并联在粗调电阻串的两端,2b个电阻R形成2b+1个粗调分压节点,选择连续的2b个粗调分压节点,在所选择的每个粗调分压节点处接入一个开关S1,开关S1的另一端接粗校准模块的输出端。
粗调电阻串由m个电阻R串联,根据图2中连接方法,可以计算粗调电阻阵列(MSB)的电阻RMSB:
其中V为每两个电压节点之间的电压差,即VD/2a,V1是粗调的最大可调节电压范围,与细校准模块可调节范围相关。
细校准模块将从粗校准模块接出的信号经过缓冲,再接入细调的电阻开关阵列。
细校准模块包括c个bits的开关电阻阵列(2c个开关S2和2c个电阻r)、运放A、电流源。2c个电阻r上下端分别添加电流源以调节每1bit的电压差。2c个电阻r形成2c+1个细调分压节点,选择连续的2c个细调分压节点,在所选择的每个细调分压节点处接入一个开关S2,开关S2的另一端接细校准模块的输出端;运放A的正输入端连接粗校准模块的输出端,负输入端和输出端连接,输出端同时连接在任意一个细调分压节点处;电阻r的阻值小于电阻R的阻值。
若电流源电流为I,则两个相邻的细调分压节点间电压差(细调的1bit)=r×I,细调的最大可调节电压范围V2=2c×r×I,而两个相邻的粗调分压节点间电压差(粗调的1bit)应等于细调的最大可调节电压范围V2,则粗调的最大可调节电压范围V1=2b×V2。
在细校准模块和粗校准模块中分别选择闭合不同的开关,即可对各分压节点的输出电压值进行调节。
积分比较模块如图3所示,用以比较校准电压与理想电压间的差异部分,比较结果反馈至SAR逻辑模块,用以更改细校准模块和粗校准模块的开关选择。在积分比较模块中,需要校准的信号经过连续正反积分后,再将结果输入后方模拟比较器,最后将比较的结果输入后端的SAR逻辑模块,最终反馈控制细校准模块和粗校准模块的开关选择。
具体地,积分比较模块包括运放B、比较器T、电阻R100、积分电容C、开关S101、开关S102、开关S201、开关S301、开关S302、复位开关Reset;
开关S101一端连接输入端VH,开关S102一端连接输入端VL,开关S101和开关S102另一端均与电阻R100的一端连接,电阻R100的另一端连接开关S201的一端,开关S201的另一端同时连接开关S301的一端和运放B的负输入端,开关S301的另一端通过积分电容C连接开关S302的一端,开关S302的另一端与运放B的输出端连接,复位开关Reset连接在运放B的负输入端和输出端之间;运放B的正输入端和比较器T的第二输入端同时连接输入端Vin,运放B的输出端与比较器T的第一输入端连接,比较器T的输出端与SAR逻辑模块连接。
本发明首先通过粗校准模块进行校准,粗校准模块得到的电压将通过细校准模块减小其绝对值误差,细校准模块由上下两路电流源钳位,并通过二进制排布的电阻串进行更细致的分压操作,得到最终的校准电压值。
具体地,积分时,先校准0V到VREF之间的电压节点,具体的信号接法如图4所示。此时从VH接入VREF,而VL接地,主电阻串输出各节点电压依次分别接入Vin。首先通过开关Reset对积分电容复位,而后断开开关Reset,闭合开关S301和S302开始积分,通过开关S101和S102的分时闭合,控制VH和VL的积分时间t1和t2,则运算放大器的输出积分电压等于VH和VL按接入时间计算的平均电压,将输出积分电压与待校准的电阻串输出节点电压相比较,将比较结果发送给SAR逻辑模块。SAR逻辑模块调整粗调模块和细调模块的开关通断,最终使电阻串下半部分待校准的分压节点输出电压等于运算放大器输出的积分电压;
由于没有高压的基准源,因此电压值高于VREF的节点电压校准方法有所不同,需用采用镜像方法来校准。此时信号的接入方法也有所改变,如图5所示,从Vin接入VREF,VH接入待校准电压,而VL则接入之前已校准好的节点电压,所述下半部分分压节点与上半部分待校准分压节点以VREF为中心,镜像对称。通过复位开关Reset对积分电容C复位,而后断开复位开关Reset,闭合开关S301和S302,开始积分,通过开关S101和S102的分时闭合,控制VH和VL的积分时间相同,将积分输出结果与Vin比较,调整粗校准模块和细校准模块的开关选择,将运放B的积分输出结果与Vin比较,比较结果发送给SAR逻辑模块;SAR逻辑模块调整粗调模块和细调模块的开关通断,使运放B的输出积分电压不断趋近于Vin,从而完成电阻串节点电压的校准。由于此时改将节点电压接入了VH,而非图4中的Vin,因此比较结果需额外加一个反向器在输入SAR逻辑。
在积分比较模块中,为了减少失配对运放B的影响,运放B采用了斩波型运算放大器,结构如图6所示。斩波型运算放大器抑制运放自身的直流失调电压和低频噪声,以提高粗调校准的准确度。工作时,每隔相同数量的周期,开关ckl和ckr便轮流闭合,从而进行时间相同,反向的积分。在ckl接通时,积分器的输出:
其中Vos是在运放输入端上的失调电压。
在积分进行一定周期后,ckl断开,ckr闭合,此时Vin+和Vin-在运放输入端的两级互换,但两级之间的失调并没有变化,因此输出变为
因为两次积分时间相同,各占总积分时间一半,所以最后叠加的Vout=1/2Vout1+1/2Vout2,失调电压抵消,从而去除了失调电压的影响。
在反向积分的时候,与正向积分相同的失配便会反向存储在积分电容内,从而达到去失配的作用。
本发明中,粗校准与细校准过程遵循一个SAR逻辑算法,故其共用一套数字控制时序、一个相同的比较器以及校准码存储单元。比较器采用连续时间预防大级与锁存型电压比较器结构,其中锁存型电压比较器能够实现比较过程中输入管始终处于饱和区的状态。
本发明用于提供高精度电阻电容(RC)混合式SAR-ADC的高位基准电压,具有自适应误差校准能力;
实施例1
本发明在0V-5V区间内产生4bits的电阻串式分压,基准源VREF=2.5V,对SAR-ADC的高位4bits(即a=4)测量,共需要16个电压节点作为基准电压,每个节点间隔5V÷16=312.5mV,其中2.5V和0V是初始基准源,可由芯片外部或内部基准源提供,因此需通过主电阻串分压产生14个电压节点。
如图2所示,可以看到2.5V的基准源经由运放接入整个主电阻串,再分别通过上方和下方等比例串联的电阻串进行分压,得到需要校准的14个点位。此后,将每一个输出电压点位再接入专门校准用的电阻串。
基准电压的校准分为粗校准模块和细校准模块两个部分,如图2所示,粗校准模块为MSB部分,细校准模块为LSB部分,二者各自有5bits(即b=5,c=5)的开关电阻阵列。主电阻串由16个电阻单元串联,每个电阻单元由n个尺寸相同的电阻R构成。而粗调电阻串为4个电阻R串联(m=4),32个开关电阻阵列先与粗调电阻串相并联,再共同串联入主电阻串。
根据图中连接方法,可以得到公式:
其中V为每两个待测点之间的电压差,即5V÷16=312.5mV,V1是粗校准模块的最大调节范围,与细校准模块的最大调节范围相关。
若在细调电阻串(32个电阻r串联)上所接电流源为20μA,每个细调电阻r为1Ω,则每个细校准模块内两个相邻的细调分压节点间电压差为20μA×1Ω=20μV,即细调的最小调节范围(1bit)为20μV,则细调的最大调节范围为20μV×32=640μV,因此每个粗校准模块最大调节范围为640μV×32=20.48mV,由此设计V1为20mV,则可计算n选取值为52。
积分比较模块积分时,先校准0V到2.5V之间的7点,具体的信号接法如图4所示。此时从VH接入2.5V,而VL接地,电阻串输出各节点电压依次分别接入Vin。首先通过开关Reset对积分电容复位,而后断开开关Reset,闭合开关S3S301和开关S302开始积分,通过开关S101和S102的分时闭合,控制VH和VL的积分时间t1和t2,则运算放大器B的输出积分电压等于VH和VL按接入时间计算的平均电压,将输出积分电压与待校准的电阻串输出节点电压相比较,SAR逻辑模块按照比较结果调整粗校准模块和细校准模块的开关选择,最终使细校准模块输出电压等于运算放大器输出的积分电压。例如需输出积分电压为1.25V,则选取即t1=t2,需积分电压为0.625V,则选择
由于没有高压的基准源,因此电压值在2.5V-5V之间的7个节点电压校准方法有所不同,需用采用镜像方法来校准。此时信号的接入方法也有所改变,如图5所示,从Vin接入2.5V,VH接入待校准电压,而VL则采用镜像方式选择接入之前已校准好的与待校准电压镜像对称的分压节点输出电压,即VH+VL=5V,例如VH接入待校准的3.75V节点时,VL则接入已校准完毕的1.25V节点。因此当VH和VL接入时间相同的时候,平均输出积分电压应该等于2.5V。将积分输出结果与Vin比较,调整粗校准模块和细校准模块的开关选择,使运放B输出电压不断趋近于2.5V,从而完成主电阻串节点电压的校准。由于此时改将节点电压接入了VH,而非图4中的Vin,因此比较结果需额外加一个反向器在输入SAR逻辑。
在积分比较模块中,为了减少失配对运放B的影响,采用了斩波型运算放大器,结构如图6所示。工作时,每隔相同数量的周期,开关ckl和ckr便轮流闭合,从而进行时间相同,反向的积分。在ckl接通时,积分器的输出:
其中Vos是在运放输入端上的失调电压。
在积分进行一定周期后,ckl断开,ckr闭合,此时Vin+和Vin-在运放输入端的两级互换,但两级之间的失调并没有变化,因此输出变为
因为两次积分时间相同,各占总积分时间一半,所以最后叠加的Vout=1/2Vout1+1/2Vout2,失调电压抵消,从而去除了失调电压的影响。
在反向积分的时候,与正向积分相同的失配便会反向存储在积分电容内,从而达到去失配的作用。
比较器如图8所示。前两级为预放大,和SAR ADC比较器中结构相同,电流各自为10uA。预放大级对信号进行一定放大,满足后面的预充求值电路需求即可,不需要过高的功耗。在预充求值电路中,latch信号控制开关闭将两边输出点保持高电平状态,在需要求和输入信号的时候,将latch信号拉高,接Vdd端闭合接gnd端通路。通过比较两点输出被拉低到0V的速度比较两点输出大小,并通过后接的锁存器记录下来。
SAR逻辑模块和积分比较模块需要时钟模块进行同步,该时钟模块由T触发器做成的同步计数器产生。时钟模块的核心为一个十九位的计数器对1MHz的时钟信号进行分频,再通过一定的逻辑电路输出需要的时钟信号。其中前四位用于重置和控制接入闭环电路的待测电压点。每当整体电路上电或其他需要进行校准的时候,计数器的重置信号DN将这四位重置为0001(后面十五位重置均为0),计数到1111时通过逻辑电路控制断开计数器使能信号。即从0001到0111进行前七个点的校准,从1000到1110进行后七个点的测试。这一逻辑减少了整个校准的周期,同时首位可以控制前七点和后七点的不同接入模式。
计数器的第五到八位则用于控制SAR逻辑模块进行10bit的逐次逼近,每一个待校准分压节点内进行一个周期后从0000再次开始,确保不产生异步时序。
最后十一位用于每一个待校准分压节点进行闭环校准时的积分控制信号,如图8所示,信号高电平表示开关闭合或信号有效,信号低电平表示开关断开或信号无效。ckl和ckr分别控制正向和反向积分,使正反积分每次各占用128个有效积分时钟周期,S101和S102依次分别导通,按一定比例将128个有效积分时钟周期分配给VH和VL,以使整个积分周期内的电压平均值刚好和Vin一致。复位开关Reset在每次运放准备积分前闭合一个周期,确保积分开始时两端电荷一致,同时确保正向积分和反向积分的时间相同。S301和S302同时在正反积分的中间闭合,同样为确保正反积分的时间一致所以两端要对称。同时为了积分比较模块工作的时候不受重置信号的影响,要确保S301和S302在复位开关Reset断开后闭合(人工设置一个100ps的延迟)。最后,S201在每次正反积分完成后断开一次,供后面的比较器采样求和。
其中,latch信号用于控制比较器求和用,对开关S201的控制信号取反再添加一个小延迟即为latch信号。SAR信号的上升沿用于控制SAR逻辑模块进行比较以移位及进一。
为了让所有信号尽量同步,在所有信号的输出端再额外加一个由初始时钟信号控制的d触发器做同步处理,其中控制积分电容的开关控制信号和控制模拟比较器预冲求值的锁存信号需要在同步后做一定的延迟。再根据严格对齐的积分时间,可以确保在积分的过程中误差最小。
本发明是一种适用于片内集成、自动校准、高精度逐次逼近式模数转换器(SAR-ADC)高位基准电压模块。能够对主电阻串分压节点进行自动校准技术,目的是为了得到精确的目标电压值(各电压之间呈线性比例关系)。传统的基于电阻串分压结构片内基准模块需要借助外部基准和可配置寄存器阵列才能实现对输出基准电压的校准,且不具备对外部环境变化的实时校准能力,而本发明对每个输出基准电压采用粗校准和细校准两步策略,分别对校准的高有效位(MSB)和低有效位(LSB)进行调节,校准后的分压节点输出电压与片内基准源电压进行积分比较,由此得到实际分压节点输出电压与理想电压间的误差,并通过逐次逼近逻辑反馈迭代校准,将此误差电压以二分法的形式逐步缩减至1bit以内,由此完成各分压节点的电压校准工作。本发明可在片内实现一款具备自动调节能力以及跟踪外部电压、温度变化的高精度、强驱动能力的基准电压模块。
本发明说明书中未详细描述的内容为本领域技术人员公知技术。
Claims (8)
1.一种自校准片内基准电压模块,其特征在于:包括积分比较模块、电阻串分压校准模块、时钟模块以及SAR逻辑模块;
电阻串分压校准模块:包括主电阻串和校准模块,所述主电阻串通过分压方式得到多个需要的电压,发送给校准模块;校准模块对主电阻串的各个分压节点的输出电压进行校准,将校准后的电压输出给积分比较模块,同时将校准后的电压作为片内基准电压输出;
积分比较模块:将校准模块对各个分压节点校准后的输出电压分别与基准源电压进行积分比较,将比较结果送入SAR逻辑模块;
SAR逻辑模块:依据比较结果按逐次逼近逻辑对校准模块进行反馈调整,使校准后的各节点电压不断接近最终所需输出电压;
时钟模块:用于为积分比较模块、校准模块以及SAR逻辑模块提供同步时钟。
2.根据权利要求1所述的一种自校准片内基准电压模块,其特征在于:若主电阻串在0V-VD区间内产生a个bits的分压节点,则需要2a个电阻单元串联,每两个分压节点间的电压差为VD/2a;
将2a个电阻单元等分为上下两部分,将基准源VREF经由运放接入上下两部分的连接点处作为分压的参考基准,VREF=VD/2。
3.根据权利要求2所述的一种自校准片内基准电压模块,其特征在于:每个电阻单元由n个相同的电阻R串联构成。
4.根据权利要求2所述的一种自校准片内基准电压模块,其特征在于:校准模块包括粗校准模块和细校准模块,除基准源产生的分压节点外,主电阻串各分压节点均串联一个粗校准模块,粗校准模块的输出电压接入一个细校准模块。
5.根据权利要求4所述的一种自校准片内基准电压模块,其特征在于:每个粗校准模块包括粗调电阻串和校准开关电阻阵列,所述粗调电阻串由m个相同的电阻R串联形成;
校准开关电阻阵列包括2b个相同的开关S1和2b个相同的电阻R,2b个相同的电阻R串联后的结构并联在粗调电阻串的两端,2b个电阻R形成2b+1个粗调分压节点,选择连续的2b个粗调分压节点,在所选择的每个粗调分压节点处接入一个开关S1,开关S1的另一端接粗校准模块的输出端。
6.根据权利要求5所述的一种自校准片内基准电压模块,其特征在于:细校准模块包括运放A、电流源、2c个相同的开关S2和2c个相同的电阻r,2c个相同的电阻r串联在电流源之间,2c个电阻r形成2c+1个细调分压节点,选择连续的2c个细调分压节点,在所选择的每个细调分压节点处接入一个开关S2,开关S2的另一端接细校准模块的输出端;运放A的正输入端连接粗校准模块的输出端,负输入端和输出端连接,输出端同时连接在任意一个细调分压节点处;
电阻r的阻值小于电阻R的阻值。
7.根据权利要求5所述的一种自校准片内基准电压模块,其特征在于:积分比较模块包括运放B、比较器T、电阻R100、积分电容C、开关S101、开关S102、开关S201、开关S301、开关S302、复位开关Reset;
开关S101一端连接输入端VH,开关S102一端连接输入端VL,开关S101和开关S102另一端均与电阻R100的一端连接,电阻R100的另一端连接开关S201的一端,开关S201的另一端同时连接开关S301的一端和运放B的负输入端,开关S301的另一端通过积分电容C连接开关S302的一端,开关S302的另一端与运放B的输出端连接,复位开关Reset连接在运放B的负输入端和输出端之间;运放B的正输入端和比较器T的第二输入端同时连接输入端Vin,运放B的输出端与比较器T的第一输入端连接,比较器T的输出端与SAR逻辑模块连接。
8.根据权利要求7所述的一种自校准片内基准电压模块,其特征在于:自校准过程如下:
(1)完成主电阻串下半部分各分压节点输出电压的校准;
对主电阻串下半部分每个分压节点输出电压的校准过程如下:
VH接入VREF,而VL接地,主电阻串下半部分待校准分压节点输出电压接入Vin;
通过复位开关Reset对积分电容C复位,而后断开复位开关Reset,闭合开关S301和S302,开始积分,通过开关S101和S102的分时闭合,控制VH和VL的积分时间t1和t2,则运放B的输出积分电压等于VH和VL按接入时间计算的平均电压,将运放B的输出积分电压与主电阻串下半部分待校准的分压节点输出电压相比较,将比较结果发送给SAR逻辑模块;
SAR逻辑模块调整粗调模块和细调模块的开关通断,最终使电阻串下半部分待校准的分压节点输出电压等于运算放大器输出的积分电压;
(2)完成主电阻串上半部分各分压节点输出电压的校准;
对主电阻串上半部分每个分压节点输出电压的校准过程如下:
Vin接入VREF,VH接入主电阻串上半部分待校准分压节点输出电压,而VL则接入步骤(1)已校准好的下半部分分压节点输出电压,所述下半部分分压节点与上半部分待校准分压节点以VREF为中心,镜像对称;
通过复位开关Reset对积分电容C复位,而后断开复位开关Reset,闭合开关S301和S302,开始积分,通过开关S101和S102的分时闭合,控制VH和VL的积分时间相同,将运放B的积分输出结果与Vin比较,比较结果发送给SAR逻辑模块;
SAR逻辑模块调整粗调模块和细调模块的开关通断,使运放B的输出积分电压不断趋近于Vin,从而完成电阻串节点电压的校准。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110014107.1A CN112751565B (zh) | 2021-01-06 | 2021-01-06 | 一种自校准片内基准电压模块 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110014107.1A CN112751565B (zh) | 2021-01-06 | 2021-01-06 | 一种自校准片内基准电压模块 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112751565A true CN112751565A (zh) | 2021-05-04 |
CN112751565B CN112751565B (zh) | 2024-02-09 |
Family
ID=75650116
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110014107.1A Active CN112751565B (zh) | 2021-01-06 | 2021-01-06 | 一种自校准片内基准电压模块 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112751565B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113271103A (zh) * | 2021-06-10 | 2021-08-17 | 深圳清华大学研究院 | 电阻式高速高精度sar-adc/dac电路及无线充电设备 |
CN113945828A (zh) * | 2021-10-19 | 2022-01-18 | 北京中电华大电子设计有限责任公司 | 一种具有失调校准的低成本模拟测试电路 |
CN115494908A (zh) * | 2022-10-17 | 2022-12-20 | 中国电子科技集团公司第二十四研究所 | 跟踪温度的电流源失配前台校准电路及方法 |
CN115865088A (zh) * | 2022-12-09 | 2023-03-28 | 无锡前诺德半导体有限公司 | Dac增益校准电路 |
Citations (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6958720B1 (en) * | 2004-04-22 | 2005-10-25 | National Semiconductor Corporation | Fine string compensation to minimize digital to analog converter differential nonlinearity error |
US20060109156A1 (en) * | 2004-11-19 | 2006-05-25 | Potentia Semiconductor Corporation | Trimming resistance ladders in analog-digital converters |
US20080150779A1 (en) * | 2006-12-22 | 2008-06-26 | Magnachip Semiconductor,Ltd. | Digital-to-analog converter and digital-to-analog conversion method thereof |
CN102324934A (zh) * | 2011-07-04 | 2012-01-18 | 电子科技大学 | 一种逐次逼近数模转换器的电阻串复用电路结构 |
US20120154193A1 (en) * | 2010-12-16 | 2012-06-21 | National Cheng Kung University | Subrange analog-to-digital converter and method thereof |
US20130194115A1 (en) * | 2012-01-31 | 2013-08-01 | Qiong Wu | Successive approximation register analog to digital converter |
CN105912059A (zh) * | 2016-05-23 | 2016-08-31 | 深圳创维-Rgb电子有限公司 | 集成电路的基准电压修调电路及*** |
US20160328337A1 (en) * | 2015-05-06 | 2016-11-10 | Nxp B.V. | Interface detection circuit |
CN109150181A (zh) * | 2018-08-28 | 2019-01-04 | 中科芯集成电路股份有限公司 | 一种自校准的12bit SAR ADC结构及自校准方法 |
CN110277966A (zh) * | 2019-05-09 | 2019-09-24 | 上海类比半导体技术有限公司 | 一种自校准电路及校准方法 |
CN110401449A (zh) * | 2019-09-04 | 2019-11-01 | 福州大学 | 一种高精度sar adc结构及校准方法 |
US20190361087A1 (en) * | 2018-05-24 | 2019-11-28 | Cirrus Logic International Semiconductor Ltd. | Differential circuit calibration apparatus and method |
CN209913801U (zh) * | 2019-04-15 | 2020-01-07 | 珠海泰芯半导体有限公司 | 一种开关电路及电容电阻混合型sar adc |
CN110690901A (zh) * | 2019-09-10 | 2020-01-14 | 北京中电华大电子设计有限责任公司 | 高速低功耗sar adc电容失配自校准方法和电路 |
CN111490751A (zh) * | 2020-04-22 | 2020-08-04 | 上海微阱电子科技有限公司 | 一种片内电阻自校准电路 |
CN111953347A (zh) * | 2020-08-10 | 2020-11-17 | 电子科技大学 | 一种适用于两步式单斜模数转换器的校正算法 |
-
2021
- 2021-01-06 CN CN202110014107.1A patent/CN112751565B/zh active Active
Patent Citations (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6958720B1 (en) * | 2004-04-22 | 2005-10-25 | National Semiconductor Corporation | Fine string compensation to minimize digital to analog converter differential nonlinearity error |
US20060109156A1 (en) * | 2004-11-19 | 2006-05-25 | Potentia Semiconductor Corporation | Trimming resistance ladders in analog-digital converters |
US20080150779A1 (en) * | 2006-12-22 | 2008-06-26 | Magnachip Semiconductor,Ltd. | Digital-to-analog converter and digital-to-analog conversion method thereof |
US20120154193A1 (en) * | 2010-12-16 | 2012-06-21 | National Cheng Kung University | Subrange analog-to-digital converter and method thereof |
CN102324934A (zh) * | 2011-07-04 | 2012-01-18 | 电子科技大学 | 一种逐次逼近数模转换器的电阻串复用电路结构 |
US20130194115A1 (en) * | 2012-01-31 | 2013-08-01 | Qiong Wu | Successive approximation register analog to digital converter |
US20160328337A1 (en) * | 2015-05-06 | 2016-11-10 | Nxp B.V. | Interface detection circuit |
CN105912059A (zh) * | 2016-05-23 | 2016-08-31 | 深圳创维-Rgb电子有限公司 | 集成电路的基准电压修调电路及*** |
US20190361087A1 (en) * | 2018-05-24 | 2019-11-28 | Cirrus Logic International Semiconductor Ltd. | Differential circuit calibration apparatus and method |
CN109150181A (zh) * | 2018-08-28 | 2019-01-04 | 中科芯集成电路股份有限公司 | 一种自校准的12bit SAR ADC结构及自校准方法 |
CN209913801U (zh) * | 2019-04-15 | 2020-01-07 | 珠海泰芯半导体有限公司 | 一种开关电路及电容电阻混合型sar adc |
CN110277966A (zh) * | 2019-05-09 | 2019-09-24 | 上海类比半导体技术有限公司 | 一种自校准电路及校准方法 |
CN110401449A (zh) * | 2019-09-04 | 2019-11-01 | 福州大学 | 一种高精度sar adc结构及校准方法 |
CN110690901A (zh) * | 2019-09-10 | 2020-01-14 | 北京中电华大电子设计有限责任公司 | 高速低功耗sar adc电容失配自校准方法和电路 |
CN111490751A (zh) * | 2020-04-22 | 2020-08-04 | 上海微阱电子科技有限公司 | 一种片内电阻自校准电路 |
CN111953347A (zh) * | 2020-08-10 | 2020-11-17 | 电子科技大学 | 一种适用于两步式单斜模数转换器的校正算法 |
Non-Patent Citations (1)
Title |
---|
BYUNG-DO YANG: "An area-efficient coarse-fine resistor-string D/A converter", 2010 FIRST IEEE LATIN AMERICAN SYMPOSIUM ON CIRCUITS AND SYSTEMS (LASCAS) * |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113271103A (zh) * | 2021-06-10 | 2021-08-17 | 深圳清华大学研究院 | 电阻式高速高精度sar-adc/dac电路及无线充电设备 |
CN113945828A (zh) * | 2021-10-19 | 2022-01-18 | 北京中电华大电子设计有限责任公司 | 一种具有失调校准的低成本模拟测试电路 |
CN115494908A (zh) * | 2022-10-17 | 2022-12-20 | 中国电子科技集团公司第二十四研究所 | 跟踪温度的电流源失配前台校准电路及方法 |
CN115494908B (zh) * | 2022-10-17 | 2023-11-17 | 中国电子科技集团公司第二十四研究所 | 跟踪温度的电流源失配前台校准电路及方法 |
CN115865088A (zh) * | 2022-12-09 | 2023-03-28 | 无锡前诺德半导体有限公司 | Dac增益校准电路 |
CN115865088B (zh) * | 2022-12-09 | 2023-06-30 | 无锡前诺德半导体有限公司 | Dac增益校准电路 |
Also Published As
Publication number | Publication date |
---|---|
CN112751565B (zh) | 2024-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112751565B (zh) | 一种自校准片内基准电压模块 | |
US7880650B2 (en) | Method and apparatus for testing data converter | |
US7876254B2 (en) | Data conversion circuitry having successive approximation circuitry and method therefor | |
US8638248B2 (en) | Input-independent self-calibration method and apparatus for successive approximation analog-to-digital converter with charge-redistribution digital to analog converter | |
US5621409A (en) | Analog-to-digital conversion with multiple charge balance conversions | |
JP2744021B2 (ja) | 差分形アナログ・ディジタル変換器及びアナログ・ディジタル変換方法 | |
US7868796B2 (en) | Self-calibrating data conversion circuitry and method therefor | |
KR102636356B1 (ko) | 감소된 커패시터 어레이 dac를 이용한 sar adc에서의 오프셋 보정을 위한 방법 및 장치 | |
US7733258B2 (en) | Data conversion circuitry for converting analog signals to digital signals and vice-versa and method therefor | |
US7705765B1 (en) | Systems and methods for characterizing component ratios and generating a digital representation of same | |
CN112202448B (zh) | 逐次逼近型模数转换器及其校准方法、电子设备 | |
JP6195543B2 (ja) | 半導体装置 | |
US7868795B2 (en) | Data conversion circuitry with an extra successive approximation step and method therefor | |
WO2018054364A1 (zh) | 一种dac电容阵列、sar型模数转换器及降低功耗的方法 | |
RU2335844C2 (ru) | Аналого-цифровой преобразователь и способ его калибровки | |
JP2000209093A (ja) | 逐次比較型アナログ・ディジタル変換回路 | |
US7098840B2 (en) | Domino asynchronous successive approximation ADC | |
US20130002468A1 (en) | Analog-digital converter | |
CN110535467B (zh) | 逐步逼近型模数转换装置的电容阵列校准方法和装置 | |
US9823285B2 (en) | Charge measurement | |
JPS5983418A (ja) | A/d変換器 | |
KR20180041026A (ko) | Sar-adc 커패시터 어레이 장치 | |
CN114070311B (zh) | 模数转换电路及流水线模数转换器 | |
CN117938159A (zh) | 用于逐次逼近式模数转换器的校准方法、转换器和设备 | |
CN110071720A (zh) | 自校准的全电容逐次逼近数模转换电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |