CN111953347A - 一种适用于两步式单斜模数转换器的校正算法 - Google Patents
一种适用于两步式单斜模数转换器的校正算法 Download PDFInfo
- Publication number
- CN111953347A CN111953347A CN202010793617.9A CN202010793617A CN111953347A CN 111953347 A CN111953347 A CN 111953347A CN 202010793617 A CN202010793617 A CN 202010793617A CN 111953347 A CN111953347 A CN 111953347A
- Authority
- CN
- China
- Prior art keywords
- voltage
- correction
- slope
- fine
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1028—Calibration at two points of the transfer characteristic, i.e. by adjusting two reference values, e.g. offset and gain error
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明属于模拟数字转换技术领域,具体涉及一种适用于两步式单斜模数转换器的校正算法。本发明提出的一种适用于两步式单斜模数转换器的校正算法属于前台校正,在两步式单斜模拟数字转换器正常量化之前便实现了对非理想因素的修正。通过对相应运算放大器的输入对管以二进制的方式进行排布和选取,以达到校正运放输入失调的目的,并将模拟转换器的残余误差控制在细斜坡发生器的量化范围内。其次,假设细斜坡发生器为理想信号源,并对粗斜坡各个台阶电压实施权重量化,以实现对电阻失配、注入电荷和斜坡斜率的校正。整体算法结构简单,仅仅借助模数转换器本身就实现对非理想因素的校正,无需额外硬件开销,极大的提升了模拟数字的面积效率。
Description
技术领域
本发明属于模拟数字转换技术领域,具体涉及一种适用于两步式单斜模数转换器的校正算法。
背景技术
单斜式(Single-Slope,SS)模数转换器(Analog toDigital Converter,ADC)由于具有结构简单,低功耗,高线性度以及面积开销小等优点而被广泛应用于图像传感器领域。随着人们对画质等感官体验的更高要求以及追求更为细致的数据信息,图像传感器读出电路需要更快转换速度和更高分辨精度的模数转换器。然而对于12位的单斜式模数转换器而言,其量化周期达到惊人的212=4096,这无疑对模数转换器***提出了严峻的挑战。
为了解决SSADC的低速问题,[申请号CN201910658979.4]一种新型两步式(Two-Step,TS)单斜模数转换器被发明出来,如附图1所示:其包括开关电容电路101,多级比较器102,数字逻辑单元103以及斜坡发生器104。比较器的负输入端连接输入共模电平VCM1,正输入端连接开关电容电路101的输出端。比较器102的输出连接数字逻辑单元103的输入端。数字逻辑103包括数据存储器和数字控制单元。根据的比较器103的输出将计数器当前数值存储到数据存储器上,并利用数字控制单元控制保持开关SH的闭合状态。斜坡发生器104包含粗斜坡发生器VRC以及细斜坡发生器VRF。通过采样开关SS,粗量化开关SC,细量化开关SF和保持开关SH,像素信号VPIX,粗斜坡电压VRC,细斜坡电压VRF和参考电压Vref分别加载到开关电容电路P2,P2,P3和P3节点上。通常对于T位TS-SS ADC,其量化过程一般分为两步:M位的粗量化以及N位的细量化,其中T=M+N。整体量化周期从单斜式的2T下降到2M+2N,大大提升模数转换器的转换速度。
但是根据[申请号CN202010449123.9],开关电容电路101的节点寄生CCp1,CCp2和CCp3严重恶化了实际斜坡发生器的有效斜率,而且电阻失配、电荷注入以及运算放大器失调进一步降低了***线性度。尽管[CN202010449123.9]也提出了一种适用于两步式单斜模数转换器的校正方式,但是随着寄生效应的恶化,过于庞大和复杂的延迟链无疑会降低算法整体的有效性。
发明内容
针对于上述两步式单斜模拟数字转换器存在的非理想因素,本发明提出了一种新型适用于两步式单斜模拟数字转换器的校正算法。该算法首先通过将相应运算放大器的输入对管以二进制的方式进行排布和选取,以达到校正运放输入失调的目的并将模拟转换器的残余误差控制在细斜坡发生器的量化范围内。随即,假设细斜坡发生器为理想信号源,对粗斜坡各个台阶电压实施权重量化,从而实现对电阻失配、注入电荷和斜坡斜率的校正。整体算法结构简单,仅仅借助模数转换器本身就实现对非理想因素的校正,无需额外模拟硬件开销,并且避免了数字延迟链的使用。
本发明的技术方案为:
一种适用于两步式单斜模数转换器的校正算法,两步式单斜模拟数字转换器为包括M位粗斜坡发生器和N(N=T-M+K)位冗余细斜坡发生器的T位斜坡式发生器;利用斜坡发生器自身便可实现对非理想因素的两步式校正:粗校正和细校正。
M位粗斜坡发生器包括两个钳位运算放大器,一个PMOS电流源、一个NMOS电流阱、M(0<M<T)位电阻串阵列、开关选择阵列、输出缓冲器以及参考电压缓冲器。电阻串一共由2M+2个电阻串联而成,起始电阻和终端电阻构成冗余匹配电阻。钳位运放包括上端钳位运放和下端钳位运放,其负输入端分别连接着高参考电压和低参考电压,输出端分别连接着电流源与电流阱的栅端。电流源与电流阱的源端分别连接着电源和地。上端钳位运放的正输入端连接着第2M+1个电阻的上端,下端钳位运放的正输入端连接着第1个电阻的上端。第2M+2个电阻的上端节点和第1个电阻的下端节点分别连接着电流源与电流阱的漏端。第一个电阻的上端节点电压为VC<0>,第二个电阻的上端节点电压为VC<1>,以此类推,第2M+1个电阻的上端节点电压为VC<2M>。输出缓冲器和参考电压缓冲器构成单位增益负反馈。节点电压VC<0>~VC<2M>通过开关阵列连接至输出缓冲器的正输入端。VRC<i>是当开关阵列第i个开关导通时,节点电压VC<i>连接至输出缓冲器时的粗斜坡输出电压。参考电压缓冲器的正输入对管以二进制方式排布,其栅端电压根据数字码值和控制开关分别连接至VC<2M-1+2>和VC<2M-1-2>。
类似的是,N位冗余细斜坡发生器,冗余位数为K位(K>0)同样包括两个钳位运算放大器,一个PMOS电流源、一个NMOS电流阱、N位电阻串阵列、开关选择阵列和输出缓冲器。电阻串一共由2N+K+2个电阻串联而成,起始电阻和终端电阻依然构成冗余匹配电阻。上下钳位运算的负输入对管都以二进制方式排布,根据数字码值和控制开关,上端钳位运放的负输入对管分别连接至VC<2M-1+2>和VC<2M-1>而下端钳位运放的分别连接至VC<2M-1>和VC<2M-1-2>。上下钳位运放的输出端分别连接着电流源与电流阱的栅端。电流源与电流阱的源端分别连接着电源和地。上端钳位运放的正输入端连接着第2N+K+1个电阻的上端,下端钳位运放的正输入端连接着第1个电阻的上端。第2N+K+2个电阻的上端节点和第1个电阻的下端节点分别连接着电流源与电流阱的漏端。第一个电阻的上端节点电压为VF<0>,第二个电阻的上端节点电压为VF<1>,以此类推,第2N+K+1个电阻的上端节点电压为VF<2N+K>。输出缓冲器和参考电压缓冲器构成单位增益负反馈。节点电压VF<0>~VF<2N+K>通过开关阵列连接至输出缓冲器的正输入端。VRF<i>是当开关阵列第i个开关导通时,节点电压VF<i>连接至输出缓冲器时的细斜坡输出电压。
粗校正是对细斜坡发生器钳位运放失调校正以及对细斜坡输出缓冲器与粗斜坡参考电压缓冲器的失调校正。
所述细斜坡发生器钳位运放失调校正包括如下步骤:
1.1初始化。将上下端钳位运放输入对管的L(L>0)位数字码值DCAL1和DCAL2分别复位到全1和全0。同时校正计数器Counter初始化为0。
1.2模数转换器失调量化。开关SS,SR,SF导通,SC,SH,SA断开。电容CH下极板连接至细斜坡台阶电压VRF<H>(H=2-1+2-1-k)并将粗斜坡台阶电压VRC<1>采样到电容CS上。随即,依次断开SR,SS并打开SC,将VRC<1>加载到节点P2上。然后断开SS,细斜坡电压从VRF<1>逐步上涨到VRF<2N>,当比较器输出电压从0跳变到1时,实现对ADC整体失调的量化,数字码值为DF1。
1.3粗斜坡台阶电压量化。开关顺序与步骤1.2相同,区别在于初始采样信号为VRC<0>而非VRC<1>。细量化结束后,其数字码值为DF2。通过减去ADC***失调,以获得粗斜坡发生器第2个电阻所代表的电压权重值ΔD=DF1-DF2。
1.4状态判断。当ΔD>2N-1-1,钳位运放失调校正结束。否则需要判断当前校正计数器Counter的奇偶性,如果Counter为奇数,需要对DCAL1进行减1操作;如果Counter为偶数,需要对DCAL2进行加1操作。然后对校正计数器加1,转至步骤1.2。
值得注意的是,在对信号采样之前,需要将SR和SA闭合,使得第一级比较器的失调电压存储在电容CD上。
所述细斜坡输出缓冲器与粗斜坡参考电压缓冲器的失调校正包括如下步骤:
2.1初始化。将参考缓冲器输入对管的L位数字码值DCAL0初始化为全0。
2.2模数转换器失调量化。开关SS,SR,SH导通,SC,SF,SA断开。电容CH下极板连接至参考电压Vref并将粗斜坡台阶电压VRC<1>采样到电容CS上。随即,依次断开SR,SS并打开SC,将VRC<1>加载到节点P2上。然后依次断开SH,SS,闭合SF,细斜坡电压从VRF<1>逐步上涨到VRF<2N>,当比较器输出电压从0跳变到1时,实现对ADC整体失调的量化,此时数字码值为DF3。
2.3状态判断。考虑到细斜坡输出缓冲器与粗斜坡参考电压缓冲器的失调差异,Vref小于细斜坡台阶电压VRF<H>。因此,此时的数字码值DF3会小于DF1。通过对DCAL0进行加1操作,直到DF3>DF1,完成失调差异校正。
进一步的,在所述粗校正的基础之后还进行了细校正;所述细校正对电阻失配、注入电荷和斜坡斜率的校正。具体的,利用细斜坡发生器对粗斜坡台阶电压实施权重量化,包括如下步骤:
3.1模数转换器失调量化。开关顺序与步骤2.2相同。采样信号和粗量化加载信号均为VRC<i>。由于开关注入电荷与加载的粗斜坡信号相关,对于不同的VRC<i>,ADC***失调电压会呈现不同的数字码值DEFi。
3.2粗斜坡台阶电压量化。开关顺序与步骤3.1相同。采样信号和粗量化加载信号分别为VRC<i-1>和VRC<i>。细量化结束后,其数字码值为DWFi。通过减去ADC***失调,可以获得粗斜坡发生器第i个电阻所代表的电压权重值WRi=DEFi-DWFi。而***失调的有效值为WEi=DEFi-H。
3.3状态判断。当第2M个粗斜坡台阶校正完成后,整个细校正过程结束。否则,继续3.1步骤。
进一步的,所述粗校正将模拟转换器的残余误差控制在细斜坡发生器的量化范围内;细校正通过冗余K位,增加量化区间以覆盖经粗校正后的残余误差,实现对电阻失配、注入电荷和斜坡斜率的校正。
本发明提出的一种适用于两步式单斜模数转换器的校正算法属于前台校正,在两步式单斜模拟数字转换器正常量化之前便实现了对非理想因素的修正。通过对相应运算放大器的输入对管以二进制的方式进行排布和选取,以达到校正运放输入失调的目的并将模拟转换器的残余误差控制在细斜坡发生器的量化范围内。随即,假设细斜坡发生器为理想信号源,对粗斜坡各个台阶电压实施权重量化,从而实现对电阻失配、注入电荷和斜坡斜率的校正。整体算法结构简单,仅仅借助模数转换器本身就实现对非理想因素的校正,无需额外模拟硬件开销并且避免了数字延迟链的使用,极大的提升了模拟数字的面积效率。
附图说明
图1为现有两步式单斜模拟数字转换器的电路结构图;
图2为实施例的斜坡发生器结构图;
图3为运算放大器输入对管的排布方式(6-bitDAC阵列);
图4为本发明的钳位运放失调校正***流程框图;
图5为本发明的参考运放失调校正***流程框图;
图6为本发明的细校正***流程框图;
图7为实施例的基于校正算法的动态性能仿真图。
具体实施方式
结合附图,通过实施例进一步说明本发明。
一种适用于两步式单斜模拟数字转换器的校正算法,利用斜坡发生器自身实现对非理想因素的两步式校正:粗校正和细校正。
实施例:
12位斜坡式发生器包括5位粗斜坡发生器和8位冗余细斜坡发生器,如图2所示。
5位粗斜坡发生器包括两个钳位运算放大器,一个PMOS电流源、一个NMOS电流阱、5位电阻串阵列、开关选择阵列、输出缓冲器以及参考电压缓冲器,如图2(a)所示。
电阻串一共由34个电阻串联而成,起始电阻和终端电阻构成冗余匹配电阻。钳位运放包括上端钳位运放和下端钳位运放,其负输入端分别连接着高参考电压和低参考电压,输出端分别连接着电流源与电流阱的栅端。电流源与电流阱的源端分别连接着电源和地。上端钳位运放的正输入端连接着第33个电阻的上端,下端钳位运放的正输入端连接着第1个电阻的上端。第34个电阻的上端节点和第1个电阻的下端节点分别连接电流源与电流阱的漏端。第一个电阻的上端节点电压为VC<0>,第二个电阻的上端节点电压为VC<1>,以此类推,第33个电阻的上端节点电压为VC<32>。输出缓冲器和参考电压缓冲器构成单位增益负反馈。节点电压VC<0>~VC<32>通过开关阵列连接至输出缓冲器的正输入端。VRC<i>是当开关阵列第i个开关导通时,节点电压VC<i>连接至输出缓冲器时的粗斜坡输出电压。参考电压缓冲器的正输入对管以二进制方式排布,如图3所示,其栅端电压根据数字码值和控制开关分别连接至VC<18>和VC<14>。
类似的是,8位冗余细斜坡发生器,其中冗余1位,同样包括两个钳位运算放大器,一个PMOS电流源、一个NMOS电流阱、8位电阻串阵列、开关选择阵列和输出缓冲器,如图2(b)所示。
电阻串一共由258个电阻串联而成,起始电阻和终端电阻依然构成冗余匹配电阻。上下钳位运算的负输入对管都以二进制方式排布,如图3所示,根据数字码值和控制开关,上端钳位运放的负输入对管分别连接至VC<18>和VC<16>而下端钳位运放的分别连接至VC<16>和VC<14>。上下钳位运放的输出端分别连接着电流源与电流阱的栅端。电流源与电流阱的源端分别连接着电源和地。上端钳位运放的正输入端连接着第257个电阻的上端,下端钳位运放的正输入端连接着第1个电阻的上端。第258个电阻的上端节点和第1个电阻的下端节点分别连接着电流源与电流阱的漏端。第一个电阻的上端节点电压为VF<0>,第二个电阻的上端节点电压为VF<1>,以此类推,第257个电阻的上端节点电压为VF<256>。输出缓冲器和参考电压缓冲器构成单位增益负反馈。节点电压VF<0>~VF<256>通过开关阵列连接至输出缓冲器的正输入端。VRF<i>是当开关阵列第i个开关导通时,节点电压VF<i>连接至输出缓冲器时的细斜坡输出电压。
所述粗校正,涉及对细斜坡发生器钳位运放失调校正以及对细斜坡输出缓冲器与粗斜坡参考电压缓冲器的失调校正。
所述细斜坡发生器钳位运放失调校正包括如下步骤,如图4所示:
1.1初始化。将上下端钳位运放输入对管的6位数字码值DCAL1和DCAL2分别复位到111111和000000。同时校正计数器Counter初始化为0。
1.2模数转换器失调量化。开关SS,SR,SF导通,SC,SH,SA断开。电容CH下极板连接至细斜坡台阶电压VRF<192>并将粗斜坡台阶电压VRC<1>采样到电容CS上。随即,依次断开SR,SS并打开SC,将VRC<1>加载到节点P2上。然后断开SS,细斜坡电压从VRF<1>逐步上涨到VRF<256>,当比较器输出电压从0跳变到1时,实现对ADC整体失调的量化,数字码值为DF1。
1.3粗斜坡台阶电压量化。开关顺序与步骤1.2相同,区别在于初始采样信号为VRC<0>而非VRC<1>。细量化结束后,其数字码值为DF2。通过减去ADC***失调,可以获得粗斜坡发生器第2个电阻所代表的电压权重值ΔD=DF1-DF2。
1.4状态判断。当ΔD>127,钳位运放失调校正结束。否则需要判断当前校正计数器Counter的奇偶性,如果Counter为奇数,需要对DCAL1进行减1操作;如果Counter为偶数,需要对DCAL2进行加1操作。然后对校正计数器加1,转至步骤1.2。
值得注意的是,在对信号采样之前,需要将SR和SA闭合,使得第一级比较器的失调电压存储在电容CD上。
所述细斜坡输出缓冲器与粗斜坡参考电压缓冲器的失调校正包括如下步骤,如图5所示:
2.1初始化。将参考缓冲器输入对管的6位数字码值DCAL0初始化为000000。
2.2模数转换器失调量化。开关SS,SR,SH导通,SC,SF,SA断开。电容CH下极板连接至参考电压Vref并将粗斜坡台阶电压VRC<1>采样到电容CS上。随即,依次断开SR,SS并打开SC,将VRC<1>加载到节点P2上。然后依次断开SH,SS,闭合SF,细斜坡电压从VRF<1>逐步上涨到VRF<256>,当比较器输出电压从0跳变到1时,实现对ADC整体失调的量化,此时数字码值为DF3。
2.3状态判断。考虑到细斜坡输出缓冲器与粗斜坡参考电压缓冲器的失调差异,Vref小于细斜坡台阶电压VRF<192>。因此,此时的数字码值DF3会小于DF1。通过对DCAL0进行加1操作,直到DF3>DF1,完成失调差异校正。
所述细校正,主要涉及对电阻失配、注入电荷和斜坡斜率的校正。具体的,利用细斜坡发生器对粗斜坡台阶电压实施权重量化,主要包括如下步骤,如图6所示:
3.1模数转换器失调量化。开关顺序与步骤2.2相同,采样信号和粗量化加载信号均为VRC<i>。区别于传统TS-SS ADC,开关SC紧随SH断开,无需等到粗斜坡电压上涨至满摆幅断开。这样会使开关注入电荷与加载的粗斜坡信号相关,对于不同的VRC<i>,ADC***失调电压会呈现不同的数字码值DEFi。但是不会恶化存储在CH的有效粗斜坡斜率。此时节点P1的电压为
其中QSC,QSH分别是开关SC和SH断开时的注入电荷,QSC是VRC高阶函数。增益因子β使得粗斜坡电压与细斜坡电压的斜率存在不匹配。由于粗斜坡电压斜率没有衰减,避免了延迟链的使用。
3.2粗斜坡台阶电压量化。开关顺序与步骤3.1相同,采样信号和粗量化加载信号分别为VRC<i-1>和VRC<i>。细量化结束后,其数字码值为DWFi。通过减去ADC***失调,可以获得粗斜坡发生器第i个电阻所代表的电压权重值WRi=DEFi-DWFi。而***失调的有效值为WEi=DEFi-192。
3.3状态判断。当第32个粗斜坡台阶校正完成后,整个细校正过程结束。否则,继续3.1步骤。
在结束前台校正后,对像素信号进行正常采样,量化,其粗量化和细量化码值分别为:DNC和DNF。根据校正的电阻权重以及***失调,实际的数字输出修正为:
通过MATLAB对本实施例中12位两步式单斜模数转换器进行1000次蒙特卡洛仿真,得到动态性能分布示意图,如附图7所示。由于寄生电容、电阻失配等非理想因素的干扰,为校正前的ADC的ENOB和SFDR的平均值仅为6.32-bit和52.75dB。在施加本发明提供的前台校正算法,由于量化噪声的叠加,ADC的ENOB和SFDR的平均值提升到10.84-bit和72.52dB。可以看出本发明的校正算法可以很好的解决ADC***的非理想因素,极大的促进了***线性度,而无需引入额外的模拟器件。
虽然本发明的一种适用于两步式单斜模拟数字转换器的校正算法内容已经以实例的形式公开如上,然而并非用以限定本发明,如果本领域技术人员,在不脱离本发明的精神所做的非实质性改变或改进,都应该属于本发明权利要求保护的范围。
Claims (3)
1.一种适用于两步式单斜模数转换器的校正算法,两步式单斜模拟数字转换器为包括M位粗斜坡发生器和N位冗余细斜坡发生器的T位斜坡式发生器,N=T-M+K,其特征在于:
所述M位粗斜坡发生器包括两个钳位运算放大器,一个PMOS电流源、一个NMOS电流阱、M位电阻串阵列、开关选择阵列、输出缓冲器以及参考电压缓冲器,0<M<T;电阻串一共由2M+2个电阻串联而成,起始电阻和终端电阻构成冗余匹配电阻;钳位运算放大器包括上端钳位运放和下端钳位运放,其负输入端分别连接着高参考电压和低参考电压,输出端分别连接着电流源与电流阱的栅端;电流源与电流阱的源端分别连接着电源和地,上端钳位运放的正输入端连接着第2M+1个电阻的上端,下端钳位运放的正输入端连接着第1个电阻的上端;第2M+2个电阻的上端节点和第1个电阻的下端节点分别连接着电流源与电流阱的漏端;第一个电阻的上端节点电压为VC<0>,第二个电阻的上端节点电压为VC<1>,以此类推,第2M+1个电阻的上端节点电压为VC<2M>;
输出缓冲器和参考电压缓冲器构成单位增益负反馈;节点电压VC<0>~VC<2M>通过开关阵列连接至输出缓冲器的正输入端,VRC<i>是当开关阵列第i个开关导通时,节点电压VC<i>连接至输出缓冲器时的粗斜坡输出电压;参考电压缓冲器的正输入对管以二进制方式排布,其栅端电压根据数字码值和控制开关分别连接至VC<2M-1+2>和VC<2M-1-2>;
类似的,所述N位冗余细斜坡发生器,冗余位数为K位同样包括两个钳位运算放大器,一个PMOS电流源、一个NMOS电流阱、N位电阻串阵列、开关选择阵列和输出缓冲器,K>0;电阻串一共由2N+K+2个电阻串联而成,起始电阻和终端电阻依然构成冗余匹配电阻;上下钳位运算的负输入对管都以二进制方式排布,根据数字码值和控制开关,上端钳位运放的负输入对管分别连接至VC<2M-1+2>和VC<2M-1>而下端钳位运放的分别连接至VC<2M-1>和VC<2M-1-2>;上下钳位运放的输出端分别连接着电流源与电流阱的栅端,电流源与电流阱的源端分别连接着电源和地,上端钳位运放的正输入端连接着第2N+K+1个电阻的上端,下端钳位运放的正输入端连接着第1个电阻的上端;第2N+K+2个电阻的上端节点和第1个电阻的下端节点分别连接着电流源与电流阱的漏端;第一个电阻的上端节点电压为VF<0>,第二个电阻的上端节点电压为VF<1>,以此类推,第2N+K+1个电阻的上端节点电压为VF<2N+K>;
输出缓冲器和参考电压缓冲器构成单位增益负反馈;节点电压VF<0>~VF<2N+K>通过开关阵列连接至输出缓冲器的正输入端,VRF<i>是当开关阵列第i个开关导通时,节点电压VF<i>连接至输出缓冲器时的细斜坡输出电压;
粗校正是对细斜坡发生器钳位运放失调校正以及对细斜坡输出缓冲器与粗斜坡参考电压缓冲器的失调校正;
所述细斜坡发生器钳位运放失调校正包括如下步骤:
1.1初始化;将上下端钳位运放输入对管的L位数字码值DCAL1和DCAL2分别复位到全1和全0,同时校正计数器Counter初始化为0,L>0;
1.2模数转换器失调量化;开关SS,SR,SF导通,SC,SH,SA断开;电容CH下极板连接至细斜坡台阶电压VRF<H>(H=2-1+2-1-k)并将粗斜坡台阶电压VRC<1>采样到电容CS上;随即,依次断开SR,SS并打开SC,将VRC<1>加载到节点P2上;然后断开SS,细斜坡电压从VRF<1>逐步上涨到VRF<2N>,当比较器输出电压从0跳变到1时,实现对ADC整体失调的量化,数字码值为DF1;
1.3粗斜坡台阶电压量化;开关顺序与步骤1.2相同,区别在于初始采样信号为VRC<0>而非VRC<1>;细量化结束后,其数字码值为DF2,通过减去ADC***失调,以获得粗斜坡发生器第2个电阻所代表的电压权重值ΔD=DF1-DF2;
1.4状态判断;当ΔD>2N-1-1,钳位运放失调校正结束;否则需要判断当前校正计数器Counter的奇偶性,如果Counter为奇数,需要对DCAL1进行减1操作;如果Counter为偶数,需要对DCAL2进行加1操作;然后对校正计数器加1,转至步骤1.2;
值得注意的是,在对信号采样之前,需要将SR和SA闭合,使得第一级比较器的失调电压存储在电容CD上。
所述细斜坡输出缓冲器与粗斜坡参考电压缓冲器的失调校正包括如下步骤:
2.1初始化;将参考缓冲器输入对管的L位数字码值DCAL0初始化为全0;
2.2模数转换器失调量化;开关SS,SR,SH导通,SC,SF,SA断开;电容CH下极板连接至参考电压Vref并将粗斜坡台阶电压VRC<1>采样到电容CS上;随即,依次断开SR,SS并打开SC,将VRC<1>加载到节点P2上;然后依次断开SH,SS,闭合SF,细斜坡电压从VRF<1>逐步上涨到VRF<2N>,当比较器输出电压从0跳变到1时,实现对ADC整体失调的量化,此时数字码值为DF3;
2.3状态判断;考虑到细斜坡输出缓冲器与粗斜坡参考电压缓冲器的失调差异,Vref小于细斜坡台阶电压VRF<H>;此时的数字码值DF3会小于DF1,通过对DCAL0进行加1操作,直到DF3>DF1,完成失调差异校正。
2.如权利要求1所述适用于两步式单斜模数转换器的校正算法,其特征在于:
在所述粗校正的基础之后还进行了细校正;
所述细校正是对电阻失配、注入电荷和斜坡斜率的校正;具体的,利用细斜坡发生器对粗斜坡台阶电压实施权重量化,包括如下步骤:
3.1模数转换器失调量化;开关顺序与步骤2.2相同,采样信号和粗量化加载信号均为VRC<i>;对于不同的VRC<i>,ADC***失调电压会呈现不同的数字码值DEFi;
3.2粗斜坡台阶电压量化;开关顺序与步骤3.1相同,采样信号和粗量化加载信号分别为VRC<i-1>和VRC<i>;细量化结束后,其数字码值为DWFi,通过减去ADC***失调,以获得粗斜坡发生器第i个电阻所代表的电压权重值WRi=DEFi-DWFi,而***失调的有效值为WEi=DEFi-H;
3.3状态判断;当第2M个粗斜坡台阶校正完成后,整个细校正过程结束;否则,继续3.1步骤。
3.如权利要求2所述适用于两步式单斜模数转换器的校正算法,其特征在于:
所述粗校正将模拟转换器的残余误差控制在细斜坡发生器的量化范围内;细校正通过冗余K位,增加量化区间以覆盖经粗校正后的残余误差,实现对电阻失配、注入电荷和斜坡斜率的校正。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010793617.9A CN111953347B (zh) | 2020-08-10 | 2020-08-10 | 一种适用于两步式单斜模数转换器的校正方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010793617.9A CN111953347B (zh) | 2020-08-10 | 2020-08-10 | 一种适用于两步式单斜模数转换器的校正方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111953347A true CN111953347A (zh) | 2020-11-17 |
CN111953347B CN111953347B (zh) | 2022-05-03 |
Family
ID=73332708
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010793617.9A Active CN111953347B (zh) | 2020-08-10 | 2020-08-10 | 一种适用于两步式单斜模数转换器的校正方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111953347B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112751565A (zh) * | 2021-01-06 | 2021-05-04 | 北京遥测技术研究所 | 一种自校准片内基准电压模块 |
CN113114255A (zh) * | 2021-04-26 | 2021-07-13 | 北京大学 | 一种两步式读出电路和模数转换器 |
CN113285714A (zh) * | 2021-04-02 | 2021-08-20 | 西安理工大学 | 采用区间细斜坡的并行两步式单斜模数转换电路及方法 |
CN116722874A (zh) * | 2023-08-07 | 2023-09-08 | 深圳市南方硅谷半导体股份有限公司 | 一种流水线型模数转换器及其时序控制方法 |
CN117713835A (zh) * | 2024-02-05 | 2024-03-15 | 安徽大学 | 两步式列级低噪声cis的模数转换器及cis芯片 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090195431A1 (en) * | 2006-08-31 | 2009-08-06 | Koninklijke Philips Electronics N.V. | Single slope analog-to-digital converter |
US20110200070A1 (en) * | 2010-02-04 | 2011-08-18 | Nxp B.V. | Adc, a temperature sensor, a non-contact transponder, and a method of converting analog signals to digital signals |
CN102545902A (zh) * | 2012-01-17 | 2012-07-04 | 中国科学院半导体研究所 | 一种多步单斜模拟数字信号转换装置 |
US20120319878A1 (en) * | 2011-06-14 | 2012-12-20 | Infineon Technologies Ag | Analog-to-Digital Converter |
CN109756226A (zh) * | 2017-11-01 | 2019-05-14 | 美国亚德诺半导体公司 | 参考dac的背景校准和adc中的量化非线性 |
KR20190119192A (ko) * | 2018-03-29 | 2019-10-22 | 서강대학교산학협력단 | 싱글 슬로프 아날로그-디지털 변환 장치 |
CN110504965A (zh) * | 2019-07-22 | 2019-11-26 | 电子科技大学 | 一种新型结构的两步式单斜模数转换器 |
CN111313900A (zh) * | 2020-03-10 | 2020-06-19 | 东南大学 | 一种两步式双斜率模数转换器及其模数转换方法 |
CN111385502A (zh) * | 2018-12-29 | 2020-07-07 | 天津大学青岛海洋技术研究院 | 一种结合两步式adc的快速相关多次采样方法 |
-
2020
- 2020-08-10 CN CN202010793617.9A patent/CN111953347B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090195431A1 (en) * | 2006-08-31 | 2009-08-06 | Koninklijke Philips Electronics N.V. | Single slope analog-to-digital converter |
US20110200070A1 (en) * | 2010-02-04 | 2011-08-18 | Nxp B.V. | Adc, a temperature sensor, a non-contact transponder, and a method of converting analog signals to digital signals |
US20120319878A1 (en) * | 2011-06-14 | 2012-12-20 | Infineon Technologies Ag | Analog-to-Digital Converter |
CN102545902A (zh) * | 2012-01-17 | 2012-07-04 | 中国科学院半导体研究所 | 一种多步单斜模拟数字信号转换装置 |
CN109756226A (zh) * | 2017-11-01 | 2019-05-14 | 美国亚德诺半导体公司 | 参考dac的背景校准和adc中的量化非线性 |
KR20190119192A (ko) * | 2018-03-29 | 2019-10-22 | 서강대학교산학협력단 | 싱글 슬로프 아날로그-디지털 변환 장치 |
CN111385502A (zh) * | 2018-12-29 | 2020-07-07 | 天津大学青岛海洋技术研究院 | 一种结合两步式adc的快速相关多次采样方法 |
CN110504965A (zh) * | 2019-07-22 | 2019-11-26 | 电子科技大学 | 一种新型结构的两步式单斜模数转换器 |
CN111313900A (zh) * | 2020-03-10 | 2020-06-19 | 东南大学 | 一种两步式双斜率模数转换器及其模数转换方法 |
Non-Patent Citations (5)
Title |
---|
WENJIE HUANG等: "A Calibration Technique for Two-Step Single-Slope Analog-to-Digital Converter", 《 2019 IEEE 13TH INTERNATIONAL CONFERENCE ON ASIC (ASICON)》 * |
WOONGTAEK LIM等: "A low noise CMOS image sensor with a 14-bit two-step single-slope ADC and a column self-calibration technique", 《2014 21ST IEEE INTERNATIONAL CONFERENCE ON ELECTRONICS, CIRCUITS AND SYSTEMS (ICECS)》 * |
廖勇: "用于图像传感器读出电路的斜坡发生器研究和设计", 《中国优秀博硕士学位论文全文数据库(硕士)信息科技辑》 * |
张娜等: "10位高速分级比较型单斜模数转换器", 《广西师范大学学报(自然科学版)》 * |
高静等: "高速列并行10位模数转换电路的设计", 《天津大学学报》 * |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112751565A (zh) * | 2021-01-06 | 2021-05-04 | 北京遥测技术研究所 | 一种自校准片内基准电压模块 |
CN112751565B (zh) * | 2021-01-06 | 2024-02-09 | 北京遥测技术研究所 | 一种自校准片内基准电压模块 |
CN113285714A (zh) * | 2021-04-02 | 2021-08-20 | 西安理工大学 | 采用区间细斜坡的并行两步式单斜模数转换电路及方法 |
CN113285714B (zh) * | 2021-04-02 | 2024-02-02 | 西安理工大学 | 采用区间细斜坡的并行两步式单斜模数转换电路及方法 |
CN113114255A (zh) * | 2021-04-26 | 2021-07-13 | 北京大学 | 一种两步式读出电路和模数转换器 |
CN113114255B (zh) * | 2021-04-26 | 2023-09-12 | 北京大学 | 一种两步式读出电路和模数转换器 |
CN116722874A (zh) * | 2023-08-07 | 2023-09-08 | 深圳市南方硅谷半导体股份有限公司 | 一种流水线型模数转换器及其时序控制方法 |
CN116722874B (zh) * | 2023-08-07 | 2024-01-30 | 深圳市南方硅谷半导体股份有限公司 | 一种流水线型模数转换器及其时序控制方法 |
CN117713835A (zh) * | 2024-02-05 | 2024-03-15 | 安徽大学 | 两步式列级低噪声cis的模数转换器及cis芯片 |
CN117713835B (zh) * | 2024-02-05 | 2024-04-26 | 安徽大学 | 两步式列级低噪声cis的模数转换器及cis芯片 |
Also Published As
Publication number | Publication date |
---|---|
CN111953347B (zh) | 2022-05-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111953347B (zh) | 一种适用于两步式单斜模数转换器的校正方法 | |
JP4875099B2 (ja) | ディザを有するアナログ・ディジタル変換器 | |
US7015853B1 (en) | Data converter with reduced differential nonlinearity | |
JP4806021B2 (ja) | アナログ・ディジタル変換器 | |
US7965218B2 (en) | Sar adc | |
CN109194333B (zh) | 一种复合结构逐次逼近模数转换器及其量化方法 | |
US8441386B2 (en) | Method to reduce voltage swing at comparator input of successive-approximations-register analog-to-digital converters | |
US10250277B1 (en) | SAR-type analog-digital converter using residue integration | |
CN111565042B (zh) | 一种适用于两步式adc的校正方法 | |
US8390502B2 (en) | Charge redistribution digital-to-analog converter | |
US8754794B1 (en) | Methods and apparatus for calibrating pipeline analog-to-digital converters | |
US10886937B1 (en) | Method to embed ELD DAC in SAR quantizer | |
CN111654285B (zh) | 一种pipelined SAR ADC电容失配和增益误差的数字后台校准方法 | |
KR20180122235A (ko) | 연속적인 근사 레지스터 아날로그 디지털 변환 장치 | |
CN111130550B (zh) | 一种逐次逼近寄存器型模数转换器及其信号转换方法 | |
US11349492B2 (en) | Analog-to-digital converter | |
JP2003124809A (ja) | 改良形スイッチトキャパシタにもとづく電荷再分布逐次近似型アナログ−ディジタル変換器(adc) | |
CN110190854B (zh) | 一种面向两步式sar adc共用一组参考电压的实现电路及方法 | |
CN110350919B (zh) | 一种流水线模拟数字转换器 | |
CN113794475B (zh) | 电容阵列型逐次逼近模数转换器的校准方法 | |
TWI792438B (zh) | 訊號轉換裝置、動態元件匹配電路與動態元件匹配方法 | |
JP2018088648A (ja) | 固体撮像装置 | |
CN113839673A (zh) | 一种新型数字域自校准逐次逼近模数转换器 | |
CN113922819B (zh) | 基于后台校准的一步两位逐次逼近型模数转换器 | |
US11984904B2 (en) | Analog-to-digital converter (ADC) having calibration |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |