CN112510149B - 一种基于二维材料的负阻器件制备方法 - Google Patents
一种基于二维材料的负阻器件制备方法 Download PDFInfo
- Publication number
- CN112510149B CN112510149B CN202011421417.7A CN202011421417A CN112510149B CN 112510149 B CN112510149 B CN 112510149B CN 202011421417 A CN202011421417 A CN 202011421417A CN 112510149 B CN112510149 B CN 112510149B
- Authority
- CN
- China
- Prior art keywords
- disulfide
- tungsten
- layer
- substrate
- negative resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N80/00—Bulk negative-resistance effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N80/00—Bulk negative-resistance effect devices
- H10N80/01—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明提供一种基于二维材料的负阻器件,包括衬底,衬底上设置有栅极层、绝缘层、过渡金属二硫化物薄膜层和表面电极层;栅极层作为底电极,表面电极层为分别与过渡金属二硫化物薄膜层电连接、且两者之间间隔设置的源极和漏极;与源极和漏极连接的过渡金属二硫化物薄膜层的区域分别为源极区和漏极区,过渡金属二硫化物薄膜层位于源极区和漏极区之间的沟道区域为二硫化钨/二硫化钼/二硫化钨异质结,源极区和漏极区均由二硫化钼构成;本发明还提供一种基于二维材料的负阻器件的制备方法,整个异质结通过三步化学气相沉积法工艺进行生长,器件的结构和实现方式简单,成本低廉,与TMDs工艺相兼容,适合大规模量产。
Description
【技术领域】
本发明涉及集成电路器件技术,尤其涉及一种基于二维材料的负阻器件制备方法。
【背景技术】
负阻(Negative Differential Resistance)效应作为一种电子领域的重要性质,主要表现为电流随着施加电压的增加而减小的现象。由于负阻器件拥有着很大的开关电流比以及低功耗等等优点,导致其在振荡电路、逻辑器件、无线通信以及神经网络等等方面具有广阔的应用前景。随着半导体工艺制程的不断进步,“摩尔定律”渐渐的不再具有指导意义。在“硅基”的尽头到来之前,后“硅基”时代需要依靠什么材料来支撑一直是半导体领域一直在不断研究的课题。
现在负阻器件大多基于传统的三维体材料,如图1所示,所展示的GaAs/AlGaAs/GaAs负阻器件。现有负阻器件主要由三部分组成,其中GaAs当作器件的源极与漏极,而器件的沟道区为AlGaAs,通过将这两种带隙不同的材料拼接成为异质结;由于中间的AlGaAs的带隙比电极的带隙小,就会形成能带补偿。当对器件施加偏压逐渐变大的时候,偏压会将漏极的能带不断下压,同时也会导致沟道区域的能带下压,当中间区域的费米能级从禁带到达导带之后,由于导带中能级是不连续的,来自源极的电子的输运能力就会受到抑制,就会产生负阻现象。现有的负阻器件都是根据三维体材料搭建而成的,与现有的工艺是匹配,但是随着工艺的不断进步,不断发展,当现有的工艺走到尽头,在二维材料延续半导体生命的时候,现有的体材料工艺就会遭到淘汰。
作为一种新型材料,过渡金属二卤化物(Transition-metal Dichalcogenides,TMDs)作为一个庞大的二维材料家族,由于其具有独特的性质受到了广泛的关注。其中二硫化钼(MoS2)以及二硫化钨(WS2)由于具有相对适宜的带隙,常温下很强的稳定性以及优良的光电特性使得其成为探索研究的重点。
从以上的两点出发,利用新型的二维材料TMDs设计负阻器件,当后“硅基”时代到来的时候,基于TMDs设计的负阻器件就可以跟TMDs工艺很好的进行集成,在半导体领域发挥着很大的作用;因此,迫切需要一种基于新型二维材料TMDs的负阻器件。
【发明内容】
本发明通过二维材料TMDs,利用二硫化钼与二硫化钨构建双势垒量子阱,提供一种源极和漏极均由二硫化钼构成,中间的沟道区域为二硫化钨/二硫化钼/二硫化钨异质结,利用共振隧穿的方式实现负阻效应,常温下具有较强的稳定性的基于二维材料的负阻器件制备方法。
为了实现上述发明目的,本发明采用的技术方案是:
该发明提供一种基于二维材料的负阻器件的制备方法,包括以下步骤:
步骤一,采用化学气相沉积法,使用硫粉末和三氧化钨粉末作为前体,采用二氧化硅基板或硅基板作为基板,在生长期间,将硫粉末和三氧化钨粉末分别蒸发,使基板面朝下放置在三氧化钨前驱体下,在衬底上生长单晶二硫化钨片;
步骤二,继续采用化学气相沉积法,然后在单晶二硫化钨片上,以硫粉末和三氧化钼粉末作为前体生长二硫化钼;
步骤三,然后,在步骤二的基础上,通过延长生长时间,在二硫化钼上形成连续的单层二硫化钼膜,然后在单层二硫化钼膜上再次以硫粉末和三氧化钨粉末作为前体分别蒸发,通过化学气相沉积法制备二硫化钨/二硫化钼/二硫化钨异质结;
步骤四,接着,将二硫化钨/二硫化钼/二硫化钨异质结转移到衬底上,给异质结加上金属电极,形成负组器件的源极、漏极和栅极,完成负阻器件的制备。进一步地,所述步骤一中,硫粉末和三氧化钨粉末的蒸发温度分别为120℃和900℃;
所述负阻器件包括衬底,所述衬底自下至上依次层状叠加的设置有栅极层、绝缘层、过渡金属二硫化物薄膜层和表面电极层;所述栅极层作为底电极,所述表面电极层包括分别与所述过渡金属二硫化物薄膜层电连接、且两者之间间隔设置的源极和漏极;与所述源极和所述漏极连接的所述过渡金属二硫化物薄膜层的区域分别为源极区和漏极区,所述过渡金属二硫化物薄膜层位于源极区和漏极区之间的沟道区域为二硫化钨/二硫化钼/二硫化钨异质结,所述源极区和漏极区均由二硫化钼构成;所述源极区与所述漏极区之间的沟道区域从左至右依次为二硫化钨、二硫化钼和二硫化钨。
进一步地,所述步骤三中,硫粉末和三氧化钼粉末的蒸发温度分别为120℃和900℃。
进一步地,所述步骤一中,所述衬底采用300nm的二氧化硅基板或硅基板。
进一步地,所述步骤一中,在衬底上生长的单晶二硫化钨片晶畴尺寸为60-100um。
进一步地,所述绝缘层为使用高K介质的二氧化铪层,便于增强栅控能力。
本发明的有益效果是:
本发明中,与源极和漏极连接的过渡金属二硫化物薄膜层的中间沟道区域为二硫化钨/二硫化钼/二硫化钨异质结,利用共振隧穿的方式实现负阻效应,常温下具有较强的稳定性。
而且,整个的二硫化钨/二硫化钼/二硫化钨异质结,通过三步化学气相沉积法工艺进行生长,器件的结构和实现方式简单,成本低廉,工艺简单,与TMDs工艺相兼容,适合大规模量产,能大批量制造节省成本,有利于大规模集成。
【附图说明】
图1是现有GaAs/AlGaAs/GaAs负阻器件的结构示意图;
图2是本发明中MoS2负阻器件的结构示意图;
图3是本发明中AFM下WS2/MoS2异质结的图像;
图4是本发明中负阻效应的工作原理图。
【具体实施方式】
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
但是本发明能够以很多不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广,因此本发明不受下面公开的具体实施的限制。其次,本发明利用示意图进行详细描述,在详述本发明实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是实例,其在此不应限制本发明保护的范围。
一种基于二维材料的负阻器件,如图2所示,包括衬底1,在衬底1自下至上依次层状叠加的设置有栅极层2、绝缘层3、过渡金属二硫化物薄膜层4和表面电极层;其中,栅极层采用金属栅极,衬底为300nm的二氧化硅基板或硅基板。该栅极层作为底电极,该表面电极层包括分别与过渡金属二硫化物薄膜层4电连接、且两者之间间隔设置的源极5和漏极6;与源极5和漏极6连接的过渡金属二硫化物薄膜层的区域分别为源极区和漏极区,过渡金属二硫化物薄膜层位于源极区和漏极区之间的沟道区域为二硫化钨7/二硫化钼8/二硫化钨9异质结,源极区和漏极区均由二硫化钼构成;绝缘层3为使用高K介质的二氧化铪层,便于增强栅控能力。
其中,整个的二硫化钨7/二硫化钼8/二硫化钨9异质结通过三步化学气相沉积法(CVD)工艺进行生长制备。
该基于二维材料的负阻器件对应的制备方法,包括以下步骤:
步骤一,采用化学气相沉积法(CVD),使用硫(S)粉末和三氧化钨(WO3)粉末作为前体,采用300nm的二氧化硅基板(SiO2)或硅基板(Si)作为基板,在生长期间,将硫(S)和三氧化钨(WO3)粉末分别蒸发,硫(S)和三氧化钨(WO3)粉末的蒸发温度分别为120℃和900℃,使基板面朝下放置在三氧化钨(WO3)前驱体下,在衬底上生长晶畴尺寸为60-100um的单晶二硫化钨片(WS2);
步骤二,继续采用化学气相沉积法(CVD),然后在单晶二硫化钨片(WS2)上,以硫(S)粉末和三氧化钼(MoO3)粉末作为前体生长二硫化钼(MoS2);
步骤三,然后,在步骤二的基础上,通过延长生长时间,在二硫化钼(MoS2)上形成连续的单层二硫化钼膜(MoS2),然后在单层二硫化钼膜上再次以硫(S)粉末和三氧化钨(WO3)粉末作为前体分别蒸发,硫(S)粉末和三氧化钨(WO3)粉末的蒸发温度分别为120℃和900℃;通过化学气相沉积法(CVD)制备二硫化钨/二硫化钼/二硫化钨异质结;如图3所示,展示了制备得到的二硫化钨/二硫化钼/二硫化钨异质结结构。
步骤四,接着,将二硫化钨/二硫化钼/二硫化钨异质结(WS2/MoS2/WS2)转移到衬底上,给异质结加上金属电极,形成负组器件的源极、漏极以及栅极,完成负阻器件的制备。
如图4所示,该负阻器件的工作原理为:由于二硫化钨(WS2)拥有着比二硫化钼(MoS2)更大的带隙,沟道区的二硫化钨/二硫化钼/二硫化钨异质结(WS2/MoS2/WS2)就会形成量子阱。异质结中间的二硫化钼(MoS2)就会在局域作用下形成分立能级,如图4中A部所示,当对负阻器件施加偏压的时候,偏压会将负阻器件漏极的费米能级下压,同时也会导致量子阱的费米能级下降,随着施加的偏压继续增加,当量子阱中分立能级的能量与负阻器件源区费米能级的能量相一致的时候。此时满足共振隧穿的要求,源区的电子就会大量穿过沟道区到达器件的漏极,所以负阻器件就会表现出很大的沟道电流,然后当施加的电压继续增加的时候,量子阱的费米能级就会进一步下降,量子阱中分立能级的能量不再与源区的费米能级相匹配,量子阱的存在就会极大的阻碍自由电子的输运,所以负阻器件的电流就会急剧的减小,负阻现象就会因此出现。
该实施例中,由于与源极和漏极连接的过渡金属二硫化物薄膜层的中间沟道区域为二硫化钨/二硫化钼/二硫化钨异质结,利用共振隧穿的方式实现负阻效应,常温下具有较强的稳定性。而且,整个的二硫化钨/二硫化钼/二硫化钨异质结,通过两步化学气相沉积法工艺进行生长,器件的结构和实现方式简单,成本低廉,工艺简单,与TMDs工艺相兼容,适合大规模量产,能大批量制造节省成本,有利于大规模集成。
以上所述实施例只是为本发明的较佳实施例,并非以此限制本发明的实施范围,除了具体实施例中列举的情况外;凡依本发明之形状、构造及原理所作的等效变化,均应涵盖于本发明的保护范围内。
Claims (6)
1.一种基于二维材料的负阻器件的制备方法,其特征在于,包括以下步骤:
步骤一,采用化学气相沉积法,使用硫粉末和三氧化钨粉末作为前体,采用二氧化硅基板或硅基板作为基板,在生长期间,将硫粉末和三氧化钨粉末分别蒸发,使基板面朝下放置在三氧化钨前驱体下,在衬底上生长单晶二硫化钨片;
步骤二,继续采用化学气相沉积法,然后在单晶二硫化钨片上,以硫粉末和三氧化钼粉末作为前体生长二硫化钼;
步骤三,然后,在步骤二的基础上,通过延长生长时间,在二硫化钼上形成连续的单层二硫化钼膜,然后在单层二硫化钼膜上再次以硫粉末和三氧化钨粉末作为前体分别蒸发,通过化学气相沉积法制备二硫化钨/二硫化钼/二硫化钨异质结;
步骤四,接着,将二硫化钨/二硫化钼/二硫化钨异质结转移到衬底上,给异质结加上金属电极,形成负组器件的源极、漏极和栅极,完成负阻器件的制备;
所述负阻器件包括衬底,所述衬底自下至上依次层状叠加的设置有栅极层、绝缘层、过渡金属二硫化物薄膜层和表面电极层;所述栅极层作为底电极,所述表面电极层包括分别与所述过渡金属二硫化物薄膜层电连接、且两者之间间隔设置的源极和漏极;与所述源极和所述漏极连接的所述过渡金属二硫化物薄膜层的区域分别为源极区和漏极区,所述过渡金属二硫化物薄膜层位于源极区和漏极区之间的沟道区域为二硫化钨/二硫化钼/二硫化钨异质结,所述源极区和漏极区均由二硫化钼构成;所述源极区与所述漏极区之间的沟道区域从左至右依次为二硫化钨、二硫化钼和二硫化钨。
2.根据权利要求1所述的一种基于二维材料的负阻器件的制备方法,其特征在于,所述步骤一中,硫粉末和三氧化钨粉末的蒸发温度分别为120℃和900℃。
3.根据权利要求1所述的一种基于二维材料的负阻器件的制备方法,其特征在于,所述步骤三中,硫粉末和三氧化钼粉末的蒸发温度分别为120℃和900℃。
4.根据权利要求1所述的一种基于二维材料的负阻器件的制备方法,其特征在于,所述步骤一中,所述衬底采用300nm的二氧化硅基板或硅基板。
5.根据权利要求1所述的一种基于二维材料的负阻器件的制备方法,其特征在于,所述步骤一中,在衬底上生长的单晶二硫化钨片晶畴尺寸为60-100um。
6.根据权利要求1所述的一种基于二维材料的负阻器件的制备方法,其特征在于,所述绝缘层为使用高K介质的二氧化铪层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011421417.7A CN112510149B (zh) | 2020-12-07 | 2020-12-07 | 一种基于二维材料的负阻器件制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011421417.7A CN112510149B (zh) | 2020-12-07 | 2020-12-07 | 一种基于二维材料的负阻器件制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112510149A CN112510149A (zh) | 2021-03-16 |
CN112510149B true CN112510149B (zh) | 2022-09-02 |
Family
ID=74971270
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011421417.7A Active CN112510149B (zh) | 2020-12-07 | 2020-12-07 | 一种基于二维材料的负阻器件制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112510149B (zh) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100609699B1 (ko) * | 2004-07-15 | 2006-08-08 | 한국전자통신연구원 | 급격한 금속-절연체 전이 반도체 물질을 이용한 2단자반도체 소자 및 그 제조 방법 |
CN104409498A (zh) * | 2014-12-10 | 2015-03-11 | 上海电机学院 | 石墨烯微分负阻晶体管 |
CN107039587A (zh) * | 2017-03-31 | 2017-08-11 | 东南大学 | 基于黑磷/二硫化铼异质结的负微分电阻及制备方法 |
KR101853588B1 (ko) * | 2017-08-01 | 2018-04-30 | 성균관대학교산학협력단 | 반도체 소자, 광전 소자, 및 전이금속 디칼코게나이드 박막의 제조 방법 |
KR20200073688A (ko) * | 2018-12-14 | 2020-06-24 | 한국과학기술원 | 이차원 반도체 소재를 이용한 유연 박막 트랜지스터 |
CN111850509A (zh) * | 2020-07-28 | 2020-10-30 | 江南大学 | 一种原位控制法制备过渡金属硫属化物平面异质结的方法 |
-
2020
- 2020-12-07 CN CN202011421417.7A patent/CN112510149B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN112510149A (zh) | 2021-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102100415B1 (ko) | 터널링 소자 및 그 제조방법 | |
US9349802B2 (en) | Memory devices including two-dimensional material, methods of manufacturing the same, and methods of operating the same | |
TWI644436B (zh) | Iii-v族化合物半導體奈米線、場效電晶體以及開關元件 | |
WO2015022777A1 (ja) | トンネル電界効果トランジスタ、その製造方法およびスイッチ素子 | |
CN109411544B (zh) | 一种过渡金属硫族化合物晶体管及其制备方法 | |
EP3134919B1 (en) | Tunable barrier transistors for high power electronics | |
WO2018076268A1 (zh) | 场效应晶体管结构及其制作方法 | |
CN110931563A (zh) | 一种柔性二硫化钼晶体管及制作方法 | |
CN104201211A (zh) | 在4H型单晶碳化硅外延层上制备的基区渐变P+-N-N+型SiC超快恢复二极管及工艺 | |
Noborisaka et al. | Electrical characterizations of InGaAs nanowire-top-gate field-effect transistors by selective-area metal organic vapor phase epitaxy | |
CN111969058A (zh) | 一种二硫化钼场效应晶体管及其制备方法和应用 | |
CN109585567A (zh) | 高性能铟镓锌氧基双层结构薄膜晶体管及其制备方法 | |
CN108417636A (zh) | 一种二维相变场效应晶体管及其制备方法 | |
CN112510149B (zh) | 一种基于二维材料的负阻器件制备方法 | |
CN110148626A (zh) | 极化掺杂InN基隧穿场效应晶体管及其制作方法 | |
CN104425269B (zh) | 鳍式场效应晶体管及其形成方法 | |
US20200144405A1 (en) | Semiconductor device and method of manufacturing the same | |
CN109817703A (zh) | 高开关比石墨烯异质结场效应管及其制作方法 | |
CN105762178A (zh) | 基于GeSn材料的铁电场效应晶体管及其制备方法 | |
JPH06196720A (ja) | 単一電子トランジスタ | |
CN111540786B (zh) | 一种二硫化钼纳米带及其制备方法、场效应晶体管的电极材料 | |
CN107919400B (zh) | 一种InSe晶体管及其制备方法 | |
CN108231871B (zh) | 一种MoS2基量子阱型调制掺杂场效应晶体管及其制备方法 | |
Yoshida et al. | Selective-Area Growth of Vertical InGaAs Nanowires on Ge for Transistor Applications | |
TW201216461A (en) | Semiconductor substrate and insulated gate type field effect transistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |