CN110931563A - 一种柔性二硫化钼晶体管及制作方法 - Google Patents

一种柔性二硫化钼晶体管及制作方法 Download PDF

Info

Publication number
CN110931563A
CN110931563A CN201911126097.XA CN201911126097A CN110931563A CN 110931563 A CN110931563 A CN 110931563A CN 201911126097 A CN201911126097 A CN 201911126097A CN 110931563 A CN110931563 A CN 110931563A
Authority
CN
China
Prior art keywords
flexible
molybdenum disulfide
layer
transistor
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911126097.XA
Other languages
English (en)
Inventor
秦国轩
刘家立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin University
Original Assignee
Tianjin University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin University filed Critical Tianjin University
Priority to CN201911126097.XA priority Critical patent/CN110931563A/zh
Publication of CN110931563A publication Critical patent/CN110931563A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种柔性二硫化钼晶体管及制作方法,所述柔性薄膜晶体管具体结构为层式结构,自下而上依次为柔性衬底层(1)、栅极层(2)、栅绝缘层(3),有源区(4)以及金属电极,所述金属电极包括源极(5)、漏极(6);其中,所述栅极层(2)采用P型重掺杂硅p++Si制成;所述栅绝缘层(3)采用由氮化硅Si3N4材料制成;所述有源区(4)采用由二硫化钼MoS2薄膜材料制成。本发明能够满足集成电路尺寸逐渐减小的趋势,而且有较好的性能以及较高的工作频率和较强的栅极控制力,其特殊的机械强度和很强的抗弯折能力,使得柔性二硫化钼晶体管比普通的柔性晶体管有着更强的柔韧性和更长的使用寿命,在柔性集成电路领域和柔性显示屏方面具有广阔的应用前景。

Description

一种柔性二硫化钼晶体管及制作方法
技术领域
本发明涉及柔性电子器件技术领域,具体涉及到一种柔性晶体管以及制作方法。
背景技术
近年来柔性电子器件以其结构轻薄、可弯曲折叠、机械性能稳定、高效及更轻的质量和低成本制造工艺等特点得到国内外广泛关注和研究。各种各样的电子产品被开发出来,低频领域的应用包括柔性显示、电子标签以及一些低成本集成电路,高频领域的应用包括仿真皮肤、柔性光电探测器、太阳能阵列电路以及生物医学传感器等。柔性薄膜晶体管是组成这些柔性电路的必不可少的元件之一。传统的柔性薄膜晶体管的介电常数较低,且其有源区的迁移率往往比较低,以二硫化钼作为有源区的晶体管其迁移率较高,适用于较高频率的应用场景,且以氮化硅作为介电层的高介电常数柔性薄膜晶体管在同样的性能下可以使用更薄的栅介质层,能有效的减少晶体管的厚度,同时二硫化钼具有特殊的机械强度,MoS2纳米片的杨氏模量为0.33±0.07TPa,其预应力微小且具有较高的强度,可以保证十几个纳米的形变下不会损坏,从而提高柔性薄膜晶体管的柔韧性。
柔性二硫化钼薄膜晶体管是一种耗尽型薄膜晶体管,其主要工作原理在于底栅未施加电压时,晶体管处于导通状态,当在栅极施加负电压时,有源区靠近栅介电层的部分会产生大量空穴,空穴与沟道中本就存在的电子相复合,造成沟道处于耗尽状态,晶体管处于关闭状态。通过栅压控制器件是否导通以及器件的源漏之间电流,此外,柔性衬底可以减少传统硅基衬底晶体管的寄生效应,并可以在不同的弯曲程度下工作,为高性能柔性电路的大规模集成以及可穿戴电子设备的广泛应用提供了可能。
发明内容
本发明旨在提出一种柔性二硫化钼晶体管及制作方法,实现了基于PET柔性衬底的二硫化钼作为有源层的底栅薄膜晶体管的结构设计。
本发明的一种柔性二硫化钼晶体管,所述柔性薄膜晶体管具体结构为层式结构,自下而上依次为柔性衬底层1、栅极层2、栅绝缘层3,有源区4以及金属电极,所述金属电极包括源极5、漏极6;其中:
所述柔性衬底层1柔性塑料PET制成;
所述栅极层2采用P型重掺杂硅p++Si制成;
所述栅绝缘层3采用由氮化硅Si3N4材料制成;
所述有源区4采用由二硫化钼MoS2薄膜材料制成。
本发明的一种柔性二硫化钼晶体管制作方法,所述制作方法包括以下步骤:
步骤一,选用PET柔性材料作为衬底,首先将PET柔性材料放进盛有丙酮溶液的烧杯中,然后在超声波清洗器中清洗5分钟,随后使用异丙醇溶液将用丙酮清洗过的PET柔性材料在超声波清洗器中将丙酮清洗干净,得到较为清洁的衬底;
步骤二,在购买的P型重掺杂300nm硅片上使用磁控溅射工艺淀积一层200nm的氮化硅Si3N4作为栅介质层,之后将硅和镀上的氮化硅Si3N4转移到PET柔性材料制成的衬底上;
步骤三,采用三温区管式炉在4寸二氧化硅SiO2上生长二硫化钼MoS2,采用丙醇及异丙醇清洗二氧化硅SiO2衬底,而后以硫和三氧化钼MoO3作为源,温度为700℃到800℃,及气流下生长二硫化钼MoS2薄膜;
步骤四,在3:1的氢氟酸HF溶液中,放入之前做好的二氧化硅SiO2和二硫化钼MoS2,两小时后二硫化钼MoS2下面的二氧化硅SiO2将被腐蚀干净,随后二硫化钼MoS2纳米膜层将脱落,将二硫化钼MoS2薄膜转移到已经转移有重掺杂的硅和氮化硅Si3N4层的PET柔性材料制成的衬底之上,烘干;
步骤五,在转移到PET柔性材料上的二硫化钼MoS2薄膜上涂胶,对准光刻,形成源漏电极的光刻图案,采用真空电子束蒸镀的方式形成100nm的金属源极、漏极,去胶之后,制作完成。
与现有技术相比,本发明的柔性二硫化钼晶体管其厚度比普通的晶体管小很多,从而满足集成电路尺寸逐渐减小的趋势,而且有较好的性能以及较高的工作频率和较强的栅极控制力,其特殊的机械强度和很强的抗弯折能力,使得柔性二硫化钼晶体管比普通的柔性晶体管有着更强的柔韧性和更长的使用寿命,在柔性集成电路领域和柔性显示屏方面具有广阔的应用前景。
附图说明
图1为本发明的一种柔性高介电常数氧化锌晶体管结构图;
图2为本发明的本发明的一种柔性高介电常数氧化锌晶体管结构侧视图;
附图标记:
1、柔性衬底,2、栅极层,3、栅绝缘层,4、有源区,5、源极,6、漏极。
具体实施方式
下面结合附图和实施例对本发明技术方案进行详细描述。
如图1和图2所示,为本发明的一种柔性二硫化钼晶体管结构示意图。其结构从下到上依次为柔性衬底1(由柔性塑料PET材料制成)、栅极层2(由P型重掺杂硅(p++Si)材料制成)、栅绝缘层3(由氮化硅Si3N4材料制成)、有源区4(由二硫化钼MoS2薄膜材料制成)和漏极5、源极6(由金属材料制成)。在P型硅上生长有一层氮化硅(Si3N4)作为栅绝缘层3,栅绝缘层3上是一层二硫化钼(MoS2)作为有源区4,最后是淀积的金属电极包括源极5、漏极6。
在栅极层中未施加偏压或者施加正偏压之时,由于二硫化钼为n型半导体,其本身就具有导电特性,在源极、漏极之间施加电压会有电流产生,器件处于开态。而当在栅极施加足够大的负偏压的时候,MoS2薄膜和氮化硅接触的表面处产生大量空穴,原本电子较多的MoS2薄膜中将产生大量空穴,空穴与薄膜中的电子复合,沟道处于耗尽状态,在源极、漏极施加偏压不会产生电流,器件处于关断状态。
本发明的一种柔性二硫化钼晶体管具体的制作方法是一种新型的制作工艺方法,该方法在重掺杂的硅上通过磁控溅射生长一层氮化硅介质层,在二氧化硅上生长的二硫化钼通过薄膜转移技术转移到介质层上,再将整体转移到PET柔性衬底上,最后通过真空电子束蒸镀和光刻技术淀积源漏电极,实现了一个在较高频率下工作的底栅结构的晶体管;该方法具体包括以下步骤:
步骤一,选用PET柔性材料作为衬底,首先将PET柔性材料放进盛有丙酮溶液的烧杯中,然后在超声波清洗器中清洗5分钟,随后使用异丙醇溶液将用丙酮清洗过的PET柔性材料在超声波清洗器中将丙酮清洗干净,得到较为清洁的衬底;
步骤二,在购买的P型重掺杂300nm硅片上使用磁控溅射工艺淀积一层200nm的氮化硅Si3N4作为栅介质层,之后将硅和镀上的氮化硅Si3N4转移到PET柔性材料制成的衬底上;
步骤三,采用三温区管式炉在4寸二氧化硅SiO2上生长二硫化钼MoS2,采用丙醇及异丙醇清洗二硫化硅SiO2衬底,而后以硫和三氧化钼MoS3作为源,在一定温度(温度为700℃到800℃)及Ar(或H2)气流下生长二硫化钼MoS2薄膜;
步骤四,在3:1的氢氟酸HF溶液中,放入之前做好的二氧化硅SiO2和二硫化钼MoS2,两小时后二硫化钼MoS2下面的二氧化硅SiO2将被腐蚀干净,随后二硫化钼MoS2纳米膜层将脱落,将二硫化钼MoS2薄膜转移到已经转移有重掺杂的硅和氮化硅Si3N4层的PET柔性材料制成的衬底之上,烘干;
步骤五,在转移到PET柔性材料上的二硫化钼MoS2薄膜上涂胶,对准光刻,形成源漏电极的光刻图案,采用真空电子束蒸镀的方式形成100nm的金属源极、漏极,去胶之后,器件的制作完成。

Claims (4)

1.一种柔性二硫化钼晶体管,其特征在于,所述柔性薄膜晶体管具体结构为层式结构,自下而上依次为柔性衬底层(1)、栅极层(2)、栅绝缘层(3),有源区(4)以及金属电极,所述金属电极包括源极(5)、漏极(6);其中
所述柔性衬底层(1)柔性塑料PET制成;
所述栅极层(2)采用P型重掺杂硅p++Si制成;
所述栅绝缘层(3)采用由氮化硅Si3N4材料制成;
所述有源区(4)采用由二硫化钼MoS2薄膜材料制成。
2.如权利要求1所述的一种高透明度柔性薄膜晶体管,其特征在于,所述源极(5)、漏极(6)采用金属材料制成。
3.一种柔性二硫化钼晶体管制作方法,其特征在于,所述制作方法包括以下步骤:
步骤一,选用PET柔性材料作为衬底,首先将PET柔性材料放进盛有丙酮溶液的烧杯中,然后在超声波清洗器中清洗5分钟,随后使用异丙醇溶液将用丙酮清洗过的PET柔性材料在超声波清洗器中将丙酮清洗干净,得到较为清洁的衬底;
步骤二,在购买的P型重掺杂300nm硅片上使用磁控溅射工艺淀积一层200nm的氮化硅Si3N4作为栅介质层,之后将硅和镀上的氮化硅Si3N4转移到PET柔性材料制成的衬底上;
步骤三,采用三温区管式炉在4寸二氧化硅SiO2上生长二硫化钼MoS2,采用丙醇及异丙醇清洗二氧化硅SiO2衬底,而后以硫和三氧化钼MoO3作为源,温度为700℃到800℃,及气流下生长二硫化钼MoS2薄膜;
步骤四,在3:1的氢氟酸HF溶液中,放入之前做好的二氧化硅SiO2和二硫化钼MoS2,两小时后二硫化钼MoS2下面的二氧化硅SiO2将被腐蚀干净,随后二硫化钼MoS2纳米膜层将脱落,将二硫化钼MoS2薄膜转移到已经转移有重掺杂的硅和氮化硅Si3N4层的PET柔性材料制成的衬底之上,烘干;
步骤五,在转移到PET柔性材料上的二硫化钼MoS2薄膜上涂胶,对准光刻,形成源漏电极的光刻图案,采用真空电子束蒸镀的方式形成100nm的金属源极、漏极,去胶之后,制作完成。
4.如权利要求3所述的一种柔性二硫化钼晶体管制作方法,其特征在于,所述步骤四中的气流选用Ar或H2气体。
CN201911126097.XA 2019-11-18 2019-11-18 一种柔性二硫化钼晶体管及制作方法 Pending CN110931563A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911126097.XA CN110931563A (zh) 2019-11-18 2019-11-18 一种柔性二硫化钼晶体管及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911126097.XA CN110931563A (zh) 2019-11-18 2019-11-18 一种柔性二硫化钼晶体管及制作方法

Publications (1)

Publication Number Publication Date
CN110931563A true CN110931563A (zh) 2020-03-27

Family

ID=69854066

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911126097.XA Pending CN110931563A (zh) 2019-11-18 2019-11-18 一种柔性二硫化钼晶体管及制作方法

Country Status (1)

Country Link
CN (1) CN110931563A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111613676A (zh) * 2020-04-11 2020-09-01 复旦大学 一种具有层叠结构的多栅指数晶体管及其制备方法
CN111969076A (zh) * 2020-08-04 2020-11-20 中国科学院金属研究所 一种基于氧化钼/二硫化钼/氧化钼异质结构的光电晶体管及其制作方法
CN112853290A (zh) * 2021-01-05 2021-05-28 南昌大学 一种大面积二硫化钼薄膜的制备方法
CN113979477A (zh) * 2021-09-27 2022-01-28 西北工业大学 一种二硫化钼薄膜、制备方法、应用及柔性健康传感器
WO2023216852A1 (zh) * 2022-05-07 2023-11-16 浙江大学 一种通过点击化学反应调控二维材料掺杂特性的方法及应用

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111613676A (zh) * 2020-04-11 2020-09-01 复旦大学 一种具有层叠结构的多栅指数晶体管及其制备方法
CN111613676B (zh) * 2020-04-11 2021-06-04 复旦大学 一种具有层叠结构的多栅指数晶体管及其制备方法
CN111969076A (zh) * 2020-08-04 2020-11-20 中国科学院金属研究所 一种基于氧化钼/二硫化钼/氧化钼异质结构的光电晶体管及其制作方法
CN111969076B (zh) * 2020-08-04 2024-03-22 中国科学院金属研究所 一种基于氧化钼/二硫化钼/氧化钼异质结构的光电晶体管及其制作方法
CN112853290A (zh) * 2021-01-05 2021-05-28 南昌大学 一种大面积二硫化钼薄膜的制备方法
CN113979477A (zh) * 2021-09-27 2022-01-28 西北工业大学 一种二硫化钼薄膜、制备方法、应用及柔性健康传感器
CN113979477B (zh) * 2021-09-27 2024-01-16 西北工业大学 一种二硫化钼薄膜、制备方法、应用及柔性健康传感器
WO2023216852A1 (zh) * 2022-05-07 2023-11-16 浙江大学 一种通过点击化学反应调控二维材料掺杂特性的方法及应用

Similar Documents

Publication Publication Date Title
CN110931563A (zh) 一种柔性二硫化钼晶体管及制作方法
US10529877B2 (en) Semiconductor devices including two-dimensional materials and methods of manufacturing the semiconductor devices
US20180158904A1 (en) Thin film transistor and method for making the same
US20180158960A1 (en) Thin film transistor and method for making the same
CN102683423A (zh) 一种顶栅结构金属氧化物薄膜晶体管及其制作方法
CN111063731B (zh) Cnt-igzo薄膜异质结双极晶体管及其制备方法和应用
KR20200101714A (ko) 질소-도핑된 그래핀층을 활성층으로 포함하는 그래핀 기반의 tft
CN110034192B (zh) 利用氧化亚锡调节阈值电压的氧化镓场效应管及制备方法
CN109638152B (zh) 一种过渡金属族硫化物逻辑运算器及其构筑方法
US10431662B2 (en) Thin film transistor and method for making the same
WO2023241006A1 (zh) 一种基于igzo薄膜晶体管的反相器及其制备方法
US10326089B2 (en) Logic circuit based on thin film transistor
CN105762178A (zh) 基于GeSn材料的铁电场效应晶体管及其制备方法
CN112447858B (zh) 结型场效应晶体管及其制备方法
CN114883416A (zh) 一种基于igzo薄膜晶体管的基准电压源及其制备方法
CN107452810B (zh) 一种金属氧化物薄膜晶体管及其制备方法
CN102969364A (zh) 一种改善器件均匀性的顶栅结构金属氧化物薄膜晶体管及其制作方法
CN106340588A (zh) 一种自组装膜优化的n型有机场效应晶体管的制备方法
CN111293085A (zh) 基于二维过渡金属硫族化合物和碲的三维cmos及其制备方法
CN114497232B (zh) 一种突变nn型结型场效应晶体管及其制备方法
CN110120349A (zh) InGaZnO薄膜晶体管的源漏电极及晶体管制备方法
CN114784130B (zh) 一种静电自掺杂二极管及其制备方法
CN116190436B (zh) 一种二维同质结型逻辑反相器及其制备方法
CN110993692B (zh) 隧穿场效应晶体管及其制作方法
CN112510149B (zh) 一种基于二维材料的负阻器件制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination