CN112486008A - 基于tdc的低资源消耗分辨率可调时间测量统计***及方法 - Google Patents

基于tdc的低资源消耗分辨率可调时间测量统计***及方法 Download PDF

Info

Publication number
CN112486008A
CN112486008A CN202011443031.6A CN202011443031A CN112486008A CN 112486008 A CN112486008 A CN 112486008A CN 202011443031 A CN202011443031 A CN 202011443031A CN 112486008 A CN112486008 A CN 112486008A
Authority
CN
China
Prior art keywords
module
tdc
unit
bin
statistical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011443031.6A
Other languages
English (en)
Other versions
CN112486008B (zh
Inventor
王琴
蒋剑飞
毛志刚
闫娇玉
洪起润
冉旭仲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Jiaotong University
Original Assignee
Shanghai Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Jiaotong University filed Critical Shanghai Jiaotong University
Priority to CN202011443031.6A priority Critical patent/CN112486008B/zh
Publication of CN112486008A publication Critical patent/CN112486008A/zh
Application granted granted Critical
Publication of CN112486008B publication Critical patent/CN112486008B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/005—Time-to-digital converters [TDC]

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manipulation Of Pulses (AREA)
  • Measurement Of Unknown Time Intervals (AREA)

Abstract

本发明提供了一种基于TDC的低资源消耗分辨率可调时间测量统计***及方法，包括：TDC模块、采样模块、统计模块以及控制模块；所述TDC模块与采样模块相连；所述统计模块与采样模块相连；所述控制模块与TDC模块、采样模块、统计模块分别相连；所述控制模块能够完成TDC模块的初始化；所述控制模块能够对统计模块中分仓寄存单元和存储单元的读写时序进行控制。本发明的测量分辨率可调，单次测量能够完成数百个stop信号采样。另外，统计模块中采用的分仓统计和定时筛选存储方法降低了硬件资源消耗，适合应用中多路测量的需求。

Description

基于TDC的低资源消耗分辨率可调时间测量统计***及方法
技术领域
本发明涉及时间测量与统计电路技术领域，具体地，涉及一种基于TDC的低资源消耗分辨率可调时间测量统计***及方法，尤其涉及一种低资源消耗，测量分辨率可调的时间测量与统计电路。
背景技术
激光测距在无人驾驶等多个领域有着广泛应用，具有精度高，测量速度快的特点。激光测距通过接受回波信号并对时间间隔进行测量即可得到对应距离。在车载环境下，激光测距需要进行多路测量，同时由于受到自然光等因素的影响，接受信号存在大量噪声，单次测量与少数stop信号接收阈值难以得到真实准确的测量结果。
通过使用时间数字转换器(TDC)电路，能够实现高精度的测量。基于FPGA的数组TDC技术被广泛的应用，实现方式也多种多样。基于延迟线的TDC电路利用FPGA内部的加法器进位链等资源，构成基本的延迟单元，通过***时钟控制的寄存器对进位链数据进行采样，利用温度码得到最终延迟测量结果，但此类电路受到时钟抖动的影响，尤其随着FPGA工艺的提升，抖动影响更加明显；基于振荡环的TDC电路则利用振荡环生成多相时钟，结合计数器对开始、结束信号间隔进行计数得到最终结果，振荡环型TDC较延迟线型TDC对FPGA资源要求更高。
为了保证单次测量在受噪声影响下仍然能测量得到有效激光回波信号对应时间间隔，电路需要对开始信号发出后测量量程内的全部结束信号进行时间间隔测量。现有电路大多以单个结束信号为主，德州仪器生产的TDC7200电路，最多支持5个结束信号，难以满足应用需求。
同时，一方面少次测量难以从众多回波信号中筛选出有效时间间隔，因此需要数次测量统计众数得到结果；另一方面，激光测距需要多路TDC进行测量，意味着对单路电路的资源消耗约束较高。在实际应用中，众数统计算法多通过处理器完成，基于硬件的众数统计电路存在大量资源消耗的问题，尤其需要庞大的存储资源，难以在有限资源下实现。
专利文献CN103257569B公开了一种时间测量电路、方法和***，其中电路包括脉冲生成器、第一时间数字转换器、第二时间数字转换器和测量值校准单元；脉冲生成器在校准模式下根据外部参考时钟信号生成内部参考时钟信号；第一时间数字转换器用于在校准模式下根据内部参考时钟信号测量外部参考时钟信号的第一码值，在测量模式下根据外部参考时钟信号测量数据信号的时间码值；第二时间数字转换器用于在校准模式下根据内部参考时钟信号测量外部参考时钟信号的第二码值；测量值校准单元根据第一码值、第二码值、外部参考时钟信号的周期对时间码值进行校准。本发明提供的时间测量电路、方法和***能够提高时间测量精度。该专利在结构和性能上仍然有待完善的空间。
发明内容
针对现有技术中的缺陷，本发明的目的是提供一种基于TDC的低资源消耗分辨率可调时间测量统计***及方法。
根据本发明提供的一种基于TDC的低资源消耗分辨率可调时间测量统计***，包括：TDC模块、采样模块、统计模块以及控制模块；
所述TDC模块与采样模块相连；
所述统计模块与采样模块相连；
所述控制模块与TDC模块、采样模块、统计模块分别相连；
所述控制模块能够完成TDC模块的初始化；
所述控制模块能够对统计模块中分仓寄存单元和存储单元的读写时序进行控制。
优选地，所述TDC模块包括：自定时振荡环(STR)单元、计数单元、同步采样电路、计算单元以及校准单元；所述自定时振荡环(STR)单元与计数单元相连；所述计数单元与同步采样电路相连；所述计算单元与同步采样电路相连；所述计算单元与校准单元相连。
优选地，所述自定时振荡环(STR)单元使用多级Muller-C单元产生多相位时钟，分布均匀的多级相位差可以对一个振荡周期进行细分，实现很高的分辨率。对多级Muller-C单元进行不同的初始化，可以改变振荡信号的频率，进而实现分辨率可调。计数单元在STR产生的多相位时钟的驱动下，对待测的时间信号进行计数。每个stop信号到来时，同步采样电路对计数器进行采样，并将采样到的计数值输入到计算单元中，由计算单元根据采样结果计算出最后的测量结果。校准单元对计算出的测量结果进行校准，得到TDC模块测量的结果。使用同步采样电路采样计数值，降低了亚稳态的影响。使用码密度校准方法，可以减小相位分布不均匀带来的非线性误差，提高测量结果的精度。
优选地，所述采样模块包括：触发器；
优选地，所述采样模块由两级触发器级联组成。
两级触发器级联电路对stop信号进行边沿检测。在检测到上升沿之后，采样模块延迟一个周期采样TDC模块的测量结果。电路在测量过程中，需对TDC产生的测量结果进行采样。由于STR产生时钟、***时钟以及结束信号间均不相关，采样电路需保证在结束信号到来后得到正确的测量结果，同时需要避免亚稳态问题。本发明利用结束(stop)信号脉冲脉宽存在最小值，采用周期小于1/2脉宽的时钟信号作为***时钟，当stop信号为高电平后固定STR时钟域测量结果。如图5所示，由于采样时钟周期小于1/2脉宽，且输入保持不变，***时钟域寄存器可在stop上升沿到来后的第二个周期采样得到稳定的正确测量结果，从而避免了亚稳态问题；通过探测stop信号上升沿到来，经过两级***时钟域寄存器作为采样标记信号输出，即可得到上述正确采样结果。
优选地，所述统计模块包括：存储单元、分仓寄存单元以及筛选单元；
所述分仓寄存单元的数量为2个。
优选地，所述筛选单元包括：第一筛选电路、第二筛选电路；
所述分仓寄存单元包括：第一分仓寄存单元、第二分仓寄存单元；
所述第一分仓寄存单元与第一筛选电路相连；
所述第二分仓寄存单元与第二筛选电路相连；
所述第二分仓寄存单元与存储单元相连。
优选地，所述统计模块的统计方式采用分仓统计与即时存储筛选相结合的方法，利用统计结果及时对大量的测量数据进行筛选并重排序，经过重排序后的有效数据才占用存储资源，极大地降低了存储资源需求。
存储单元使用FPGA的BRAM实现，从BRAM底部开始，依次存储采样模块采样到的每个测量结果。每次测量需要发射多个start信号，每个start信号包含多个噪声的一系列stop信号。为了降低存储资源，每隔30个start信号就对存储数据进行一次筛选，只保留数据分布集中某几个区间的测量结果。
分仓寄存模块采用FPGA上的LUT实现存储功能。为了记录测量结果分布的区间，使用测量结果的高八位作为存储地址，可以对测量结果划分成256个区间，存储的数据为测量结果落在对应区间的计数值。
筛选模块由流水化的比较电路组成，可以根据分仓寄存中各存储地址对应的计数值对测量数据进行筛选，并根据筛选结果对有效的测量数据重排序。
每组数据要进行多次测量，因此每隔一定的测量次数就要对测量数据进行筛选。在每组数据测量结束之后，就可以将众数区间筛选出来。对众数区间中的测量结果，使用另一个分仓寄存单元和另一个筛选单元，继续对众数区间中的测量结果进行筛选，就可以将该区间中的测量结果的众数值筛选出来。该众数值对应的测量结果即为最后的测量结果。
优选地，所述控制模块使用FPGA的逻辑资源实现。
控制模块根据应用场景需求，对TDC模块中的自定时振荡环(STR)进行初始化配置，可调节测量的分辨率。在使用众数统计筛选法筛选测量结果并进行重排序时，控制模块根据读写时序要求，控制存储单元和分仓寄存单元中数据的读写。
根据本发明提供的一种基于TDC的低资源消耗分辨率可调时间测量统计方法。采用基于TDC的低资源消耗分辨率可调时间测量统计***，包括：
步骤S1：单个start脉冲信号输入之后，TDC模块中由自定时振荡环产生多相位时钟，产生的多相位时钟驱动对应的计数器计数；
步骤S2：在每个stop脉冲信号到来之后，使用同步采样电路去采样计数值，同步采样得到的计数值经过计算模块算出每个stop信号对应的时间测量结果；
步骤S3：TDC模块测量出单个stop信号的测量结果之后，由图1中的采样模块对stop信号进行边沿检测；检测到上升沿之后，延迟一个***时钟周期采样TDC模块的测量结果；
步骤S4：统计模块将采样到的测量结果存入存储单元中，同时以该采样结果的高八位作为存储地址，对分仓寄存中地址所对应的计数值累加1；
步骤S5：在下一个stop信号到来之后，重复步骤S2至步骤S4过程；
步骤S6：在单个start信号对应的多个stop信号测量结束之后，当下一个start信号到来时，重复步骤S1至步骤S5过程，进行下一个start信号的测量；
步骤S7：在测量30个start信号之后，将分仓寄存中的256个地址以及每个地址对应的计数值输入到筛选单元中；筛选单元采用流水化的方式对计数值按大到小排序，然后输出较大的几个计数值以及对应的地址，作为筛选的众数值；
步骤S8：将筛选出的计数值更新到对应地址的分仓寄存中；同时将存储单元中的测量结果读出，将高八位与筛选出的地址相匹配的测量结果，按照计数值大小的顺序，从BRAM头部开始依次存入中，实现了测量结果的重排序；
步骤S9：每30个start信号，重复步骤S1至步骤S8的过程；
步骤S10：在测量300个start信号之后，筛选后得到分仓寄存中最大的计数值及对应的地址；接着查找存储单元中重排序后高八位与该地址相匹配的测量结果，使用另一个分仓寄存单元与另一个筛选单元找到所有测量结果的众数值，该众数值对应的测量结果即为最后输出的时间测量结果。
与现有技术相比，本发明具有如下的有益效果：
1、分辨率可调；基于自定时振荡环(STR)的TDC模块，进行不同的初始化配置，可以改变震荡信号的频率，从而实现分辨率可调；
2、消耗的资源低；本发明的电路结构简单，使用分仓统计与即时存储筛选相结合的统计方法，消耗FPGA的资源较少，可以实现多个通道的时间测量；
3、精度高；每个start信号可以对多个stop进行测量，每组数据可以进行300个start信号的重复测量，极大地降低了噪声的干扰。使用码密度校准方式对TDC测量结果进行校准，减小测量结果的非线性误差，使测量结果精度更高；
4、稳定性好；基于自定时振荡环(STR)的TDC模块，振荡时钟抖动小，对工艺、电压、温度(PVT)的鲁棒性高。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1为本发明的整体结构示意图。
图2为本发明实施例中的TDC模块的结构示意图。
图3为本发明实施例中的统计模块的结构示意图。
图4为本发明实施例中的多个start信号和多个stop信号时间测量示意图。
图5为本发明实施例中的STR时钟域-***时钟域采样电路示意图。
具体实施方式
下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变化和改进。这些都属于本发明的保护范围。
如图1-5所示，本发明针对激光测距，基于时间数字转换器(TDC)，设计出一种现场可编程门阵列(FPGA)实现的时间测量与统计电路。电路包含TDC模块，采样模块以及统计模块。其中TDC模块用于测量发射信号Start与多个反射信号Stop之间的时间间隔，采样模块采用两级触发器对TDC的测量结果采样，统计模块存储并筛选数据后得到众数统计结果，作为最终的测量结果。本发明的测量分辨率可调，能够完成对每次测量包含噪声的数百个Stop信号采样。另外，统计模块中采用的分仓统计和定时筛选存储方法降低了硬件资源消耗，适合应用中多路测量的需求。
具体地，在一个实施例中，一种基于TDC的低资源消耗分辨率可调的时间测量电路。该电路基于FPGA实现，测量电路采用自定时振荡环(STR)与计数器相结合的TDC电路，其特殊结构满足测量分辨率可调和低资源消耗；存储方式采用分仓统计与即时存储筛选相结合的方法，大大降低了存储资源；支持多个STOP信号，单次测量可测量START脉冲与数百个STOP脉冲之间的时间间隔，可灵活使用测量结果。
1.TDC模块
TDC模块由自定时振荡环(STR)单元、计数单元、同步采样电路、计算单元、校准单元组成。STR由多级相位延迟单元组成，相位延迟单元采用Muller-C单元实现，可以产生分布均匀的多相时钟。多级相位差对振荡周期进行了细分，实现了高分辨率。对Muller-C单元进行不同的初始化配置，可以改变多相时钟的周期，进而实现分辨率可调。计数单元在多相时钟的驱动下进行计数，同步采样电路在每个stop信号到来后去采样计数值，计算单元根据采样的计数值计算出测量结果。校准单元对测量结果进行校准，减小相位分布不均带来非线性误差。
2.统计模块
统计模块通过分仓统计和定时筛选方法对大量数据进行众数统计，节省硬件资源消耗。统计模块包括存储单元、两个分仓寄存单元、两个筛选单元以及控制单元。
存储单元采用FPGA上的BRAM实现，测量数据经过采样单元有效采样之后被依次存储到BRAM底部，筛选后的测量数据被重排后依次存储到BRAM头部。分仓寄存单元采用FPGA上的LUT实现存储功能，以采样后的测量数据的高八位作为地址，将测量数据划分为256个区间。分仓寄存中存储的值为落在对应区间的测量数据的计数值。筛选单元采用流水化的比较电路实现，可以根据分仓寄存中各存储地址对应的计数值对测量数据进行筛选，并根据筛选结果对有效的测量数据重排序。
每组数据要进行多次测量，因此每隔一定的测量次数就使用众数统计筛选法对测量数据进行处理。每组数据测量结束之后，就可以将众数区间筛选出来。对众数区间中的测量结果，使用另一个分仓寄存单元和另一个筛选单元，继续使用众数统计筛选法，就可以将该区间中的测量结果的众数值筛选出来。该众数值对应的测量结果即为最后的测量结果。
3.多Stop信号测量
在应用背景的需求下，单次测量可测量START脉冲与数百个STOP脉冲之间的时间间隔，保证电路在测量量程内接收全部stop信号测量结果。通过异步采样标记，避免了亚稳态问题，同时结合分仓统计存储，即可实现stop脉冲到来电路即时采样存储测量结果。
在本申请的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变化或修改，这并不影响本发明的实质内容。在不冲突的情况下，本申请的实施例和实施例中的特征可以任意相互组合。

Claims (10)

1.一种基于TDC的低资源消耗分辨率可调时间测量统计***，其特征在于，包括：TDC模块、采样模块、统计模块以及控制模块；
所述TDC模块与采样模块相连；
所述统计模块与采样模块相连；
所述控制模块与TDC模块、采样模块、统计模块分别相连；
所述控制模块能够完成TDC模块的初始化；
所述控制模块能够对统计模块中分仓寄存单元和存储单元的读写时序进行控制。
2.根据权利要求1所述的基于TDC的低资源消耗分辨率可调时间测量统计***，其特征在于，所述TDC模块包括：自定时振荡环单元、计数单元、同步采样电路、计算单元以及校准单元；
所述自定时振荡环单元与计数单元相连；
所述计数单元与同步采样电路相连；
所述计算单元与同步采样电路相连；
所述计算单元与校准单元相连。
3.根据权利要求2所述的基于TDC的低资源消耗分辨率可调时间测量统计***，其特征在于，所述自定时振荡环单元使用多级Muller-C单元产生多相位时钟。
4.根据权利要求1所述的基于TDC的低资源消耗分辨率可调时间测量统计***，其特征在于，所述采样模块包括：同步触发器。
5.根据权利要求4所述的基于TDC的低资源消耗分辨率可调时间测量统计***，其特征在于，所述采样模块由两级触发器级联组成。
6.根据权利要求1所述的基于TDC的低资源消耗分辨率可调时间测量统计***，其特征在于，所述统计模块包括：存储单元、分仓寄存单元以及筛选单元；
所述分仓寄存单元的数量为2个。
7.根据权利要求6所述的基于TDC的低资源消耗分辨率可调时间测量统计***，其特征在于，所述筛选单元包括：第一筛选电路、第二筛选电路；
所述分仓寄存单元包括：第一分仓寄存单元、第二分仓寄存单元；
所述第一分仓寄存单元与第一筛选电路相连；
所述第二分仓寄存单元与第二筛选电路相连；
所述第二分仓寄存单元与存储单元相连。
8.根据权利要求1所述的基于TDC的低资源消耗分辨率可调时间测量统计***，其特征在于，所述统计模块的统计方式采用分仓统计与即时存储筛选相结合的方法。
9.根据权利要求1所述的基于TDC的低资源消耗分辨率可调时间测量统计***，其特征在于，所述控制模块使用FPGA的逻辑资源实现。
10.一种基于TDC的低资源消耗分辨率可调时间测量统计方法，其特征在于，采用权利要求1-9任一项所述的基于TDC的低资源消耗分辨率可调时间测量统计***，包括：
步骤S1：单个start脉冲信号输入之后，TDC模块中由自定时振荡环产生多相位时钟，产生的多相位时钟驱动对应的计数器计数；
步骤S2：在每个stop脉冲信号到来之后，使用同步采样电路去采样计数值，同步采样得到的计数值经过计算模块算出每个stop信号对应的时间测量结果；
步骤S3：TDC模块测量出单个stop信号的测量结果之后，采样模块对stop信号进行边沿检测；检测到上升沿之后，延迟一个***时钟周期采样TDC模块的测量结果；
步骤S4：统计模块将采样到的测量结果存入存储单元中，同时以该采样结果的高八位作为存储地址，对分仓寄存中地址所对应的计数值累加1；
步骤S5：在下一个stop信号到来之后，重复步骤S2至步骤S4过程；
步骤S6：在单个start信号对应的多个stop信号测量结束之后，当下一个start信号到来时，重复步骤S1至步骤S5过程，进行下一个start信号的测量；
步骤S7：在测量30个start信号之后，将分仓寄存中的256个地址以及每个地址对应的计数值输入到筛选单元中；筛选单元采用流水化的方式对计数值按大到小排序，然后输出较大的几个计数值以及对应的地址，作为筛选的众数值；
步骤S8：将筛选出的计数值更新到对应地址的分仓寄存中；同时将存储单元中的测量结果读出，将高八位与筛选出的地址相匹配的测量结果，按照计数值大小的顺序，从BRAM头部开始依次存入中，实现了测量结果的重排序；
步骤S9：每多个start信号，重复步骤S1至步骤S8的过程；
步骤S10：在测量300个start信号之后，筛选后得到分仓寄存中最大的计数值及对应的地址；接着查找存储单元中重排序后高八位与该地址相匹配的测量结果，使用另一个分仓寄存单元与另一个筛选单元找到所有测量结果的众数值，该众数值对应的测量结果即为最后输出的时间测量结果。
CN202011443031.6A 2020-12-11 2020-12-11 基于tdc的分辨率可调时间测量统计***及方法 Active CN112486008B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011443031.6A CN112486008B (zh) 2020-12-11 2020-12-11 基于tdc的分辨率可调时间测量统计***及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011443031.6A CN112486008B (zh) 2020-12-11 2020-12-11 基于tdc的分辨率可调时间测量统计***及方法

Publications (2)

Publication Number Publication Date
CN112486008A true CN112486008A (zh) 2021-03-12
CN112486008B CN112486008B (zh) 2021-12-07

Family

ID=74940085

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011443031.6A Active CN112486008B (zh) 2020-12-11 2020-12-11 基于tdc的分辨率可调时间测量统计***及方法

Country Status (1)

Country Link
CN (1) CN112486008B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113376513A (zh) * 2021-08-13 2021-09-10 绅克半导体科技(苏州)有限公司 延时测量电路、同步信号补偿装置及ic测量装置
CN113641089A (zh) * 2021-10-15 2021-11-12 国开启科量子技术(北京)有限公司 用于测量时间的方法和装置
CN114114211A (zh) * 2021-12-03 2022-03-01 武汉市聚芯微电子有限责任公司 Tdc单元、tdc阵列以及测距***

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM334368U (en) * 2007-09-11 2008-06-11 Guo-Ruey Tsai Framework of FPGA-based time-to-digital converter with pico-second resolution
CN101504431A (zh) * 2009-02-20 2009-08-12 重庆大学 随机脉冲时间序列的纳秒级在线检测***
JP2009284053A (ja) * 2008-05-20 2009-12-03 Hitachi Communication Technologies Ltd ディジタル位相検出器およびｐｌｌ
US20110169673A1 (en) * 2010-01-08 2011-07-14 Infineon Technologies Time-to-digital converter with built-in self test
DE102011056963B3 (de) * 2011-12-23 2012-09-13 Sick Ag Messung von Entfernungen nach dem Signallaufzeitprinzip
CN102736511A (zh) * 2011-04-06 2012-10-17 中国科学院高能物理研究所 时间测量***及时间测量方法
CN104298150A (zh) * 2014-09-24 2015-01-21 江苏赛诺格兰医疗科技有限公司 一种基于fpga专用逻辑资源的tdc实现方法及其装置
CN105959003A (zh) * 2016-04-25 2016-09-21 华为技术有限公司 数字分频锁相环
CN106681126A (zh) * 2016-12-09 2017-05-17 深圳市锐能微科技股份有限公司 一种时间数字转换器及其误差校准装置与方法
CN107643674A (zh) * 2016-07-20 2018-01-30 南京理工大学 一种基于FPGA进位链的Vernier型TDC电路
CN110518884A (zh) * 2019-08-20 2019-11-29 上海交通大学 延时放大器

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM334368U (en) * 2007-09-11 2008-06-11 Guo-Ruey Tsai Framework of FPGA-based time-to-digital converter with pico-second resolution
JP2009284053A (ja) * 2008-05-20 2009-12-03 Hitachi Communication Technologies Ltd ディジタル位相検出器およびｐｌｌ
CN101504431A (zh) * 2009-02-20 2009-08-12 重庆大学 随机脉冲时间序列的纳秒级在线检测***
US20110169673A1 (en) * 2010-01-08 2011-07-14 Infineon Technologies Time-to-digital converter with built-in self test
CN102736511A (zh) * 2011-04-06 2012-10-17 中国科学院高能物理研究所 时间测量***及时间测量方法
DE102011056963B3 (de) * 2011-12-23 2012-09-13 Sick Ag Messung von Entfernungen nach dem Signallaufzeitprinzip
CN104298150A (zh) * 2014-09-24 2015-01-21 江苏赛诺格兰医疗科技有限公司 一种基于fpga专用逻辑资源的tdc实现方法及其装置
CN105959003A (zh) * 2016-04-25 2016-09-21 华为技术有限公司 数字分频锁相环
CN107643674A (zh) * 2016-07-20 2018-01-30 南京理工大学 一种基于FPGA进位链的Vernier型TDC电路
CN106681126A (zh) * 2016-12-09 2017-05-17 深圳市锐能微科技股份有限公司 一种时间数字转换器及其误差校准装置与方法
CN110518884A (zh) * 2019-08-20 2019-11-29 上海交通大学 延时放大器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
张敏敏: "高精度测量***中的TDC研究与设计", 《中国优秀博硕士学位论文全文数据库(硕士)信息科技辑》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113376513A (zh) * 2021-08-13 2021-09-10 绅克半导体科技(苏州)有限公司 延时测量电路、同步信号补偿装置及ic测量装置
CN113376513B (zh) * 2021-08-13 2021-10-26 绅克半导体科技(苏州)有限公司 延时测量电路、同步信号补偿装置及ic测量装置
CN113641089A (zh) * 2021-10-15 2021-11-12 国开启科量子技术(北京)有限公司 用于测量时间的方法和装置
CN114114211A (zh) * 2021-12-03 2022-03-01 武汉市聚芯微电子有限责任公司 Tdc单元、tdc阵列以及测距***

Also Published As

Publication number Publication date
CN112486008B (zh) 2021-12-07

Similar Documents

Publication Publication Date Title
CN112486008B (zh) 基于tdc的分辨率可调时间测量统计***及方法
CN107643674B (zh) 一种基于FPGA进位链的Vernier型TDC电路
CN108061848B (zh) 基于fpga的加法进位链延时的测量方法及***
EP2026469A1 (en) Circuit device and method of measuring clock jitter
US10534322B2 (en) Use of ring oscillators for multi-stop time measurements
US4107600A (en) Adaptive frequency to digital converter system
EP0177557B1 (en) Counting apparatus and method for frequency sampling
US7930121B2 (en) Method and apparatus for synchronizing time stamps
CN112968690B (zh) 一种高精度低抖动延时脉冲发生器
CN113092858B (zh) 一种基于时频信息测量的高精度频标比对***及比对方法
US20100001777A1 (en) Flash Time Stamp Apparatus
CN110703583A (zh) 基于soc的多通道高精度大量程时间数字转换器
CN112578661A (zh) 一种用于fpga型时间数字转换器的延迟线校准电路
CN113253597A (zh) 时间数字转换装置和光学测距传感器
Mantyniemi et al. A high resolution digital CMOS time-to-digital converter based on nested delay locked loops
CN110673463A (zh) 一种高线性度多通道抽头延时线时间数字转换器
US7684533B2 (en) Phase lock loop jitter measurement
CN111367158A (zh) 基于sca的波形数字化时间测量方法及***
CN116360235A (zh) 一种基于SerDes的TDC实现装置
CN103675383A (zh) 一种量测波形的电路
Aloisio et al. High-precision time-to-digital converters in a fpga device
US20230003781A1 (en) Apparatus, method, system and medium for measuring pulse signal width
US7519484B2 (en) Power supply monitor
CN103105514A (zh) 一种具有全数字计频功能的示波器
CN215769392U (zh) 一种时间数字转换装置和光学测距传感器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant