CN112435930A - 封装结构及其制造方法 - Google Patents

封装结构及其制造方法 Download PDF

Info

Publication number
CN112435930A
CN112435930A CN201910791239.8A CN201910791239A CN112435930A CN 112435930 A CN112435930 A CN 112435930A CN 201910791239 A CN201910791239 A CN 201910791239A CN 112435930 A CN112435930 A CN 112435930A
Authority
CN
China
Prior art keywords
layer
circuit
chip
circuit layer
insulating composite
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201910791239.8A
Other languages
English (en)
Inventor
杨凯铭
林晨浩
蔡王翔
柯正达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unimicron Technology Corp
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to CN201910791239.8A priority Critical patent/CN112435930A/zh
Publication of CN112435930A publication Critical patent/CN112435930A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种封装结构，包括金属层、绝缘复合层、封胶、芯片、线路层结构及保护层。绝缘复合层配置于金属层上。封胶结合于绝缘复合层上。芯片嵌埋于封胶中并具有多个外露于封胶的电极垫。线路层结构形成于封胶及芯片上。线路层结构包括介电层以及线路层。介电层具有多个导电盲孔并与封胶具有相同的材料组成。线路层位于介电层上并延伸至导电盲孔中，且最底层的线路层借由导电盲孔电性连接于电极垫。保护层形成于线路层结构上。保护层具有多个开口，使得线路层结构的部分表面外露于开口中。本封装结构避免张力不均匀问题，结构强度增加，不易翘曲。

Description

封装结构及其制造方法
技术领域
本发明涉及印制电路板技术领域，特别是涉及一种封装结构及其制造方法。
背景技术
随着半导体封装技术的演进，除了传统打线式(Wire bonding)半导体封装技术以外，目前半导体装置(Semiconductor device)已开发出不同的封装型态，例如直接在封装基板(package substrate)中嵌埋并电性整合具有集成电路的半导体芯片，以缩减整体体积并提升电性功能。
为了符合缩短导线长度及降低整体结构厚度、及因应高频化、微小化的趋势要求，遂发展出于无核心层(coreless)的附加电路板上对嵌埋芯片基板进行加工的方法。然而，由于无核心层的附加电路板缺乏硬质的核心板体作支撑，导致强度不足，因而整体结构容易发生翘曲(warpage)现象。
发明内容
有鉴于此，本发明的一目的在于提出一种可解决上述问题的封装结构及其制造方法，以解决无核心层的附加电路板缺乏硬质的核心板体作支撑，导致强度不足而导致整体结构容易发生翘曲现象的问题。
为了达到上述目的，本发明的一实施例是提供一种封装结构。此封装结构包含金属层、绝缘复合层、封胶、芯片、线路层结构以及保护层。绝缘复合层配置于金属层上。封胶结合于绝缘复合层上。芯片嵌埋于封胶中。芯片具有多个电极垫，电极垫外露于封胶。线路层结构形成于封胶以及芯片上。线路层结构包括至少一个介电层以及至少一个线路层。介电层具有多个导电盲孔。介电层与封胶具有相同的材料组成。线路层位于介电层上并延伸至导电盲孔中，且最底层的线路层借由导电盲孔电性连接于电极垫。保护层形成于线路层结构上。保护层具有多个开口，使得线路层结构的部分表面外露于开口中。
根据本发明的一或多个实施方式，介电层与封胶的材料包含树脂、玻璃纤维及感光介电材料。
根据本发明的一或多个实施方式，树脂包含酚醛树脂、环氧树脂、聚亚酰胺树脂及聚四氟乙烯。
根据本发明的一或多个实施方式，芯片具有芯片底面，芯片底面外露于封胶。
根据本发明的一或多个实施方式，绝缘复合层包含复合材料，复合材料包含绝缘无机材料及有机材料。
根据本发明的一或多个实施方式，绝缘复合层为仿珍珠层。
本发明的另一实施例是提供一种封装结构的制造方法，包含以下步骤：提供附加电路板，附加电路板包含支持层、第一剥离层、第二剥离层以及多个金属层，第一剥离层及第二剥离层分别配置于支持层的相对两表面上，金属层配置于第一剥离层及第二剥离层上；在各金属层上配置绝缘复合层；在各绝缘复合层上结合嵌埋芯片基板，其中各嵌埋芯片基板包括芯片以及封胶，芯片嵌埋于封胶中，且芯片具有多个电极垫，电极垫外露于封胶；在各嵌埋芯片基板上形成线路层结构，其中各线路层结构包括至少一个介电层以及至少一个线路层，介电层具有多个导电盲孔，介电层与封胶具有相同的材料组成，线路层位于介电层上并延伸至导电盲孔中，且线路层借由导电盲孔电性连接于电极垫；在线路层结构上形成保护层，其中保护层具有多个开口，使得线路层结构的部分表面外露于开口中；移除支持层、第一剥离层及第二剥离层，以形成两封装基板；以及切割封装基板，以得到多个封装结构。
根据本发明的一或多个实施方式，在绝缘复合层上配置嵌埋芯片基板的步骤包括：研磨嵌埋芯片基板的封胶的底面至外露出芯片的底面，以形成研磨后的嵌埋芯片基板；以及在绝缘复合层上配置研磨后的嵌埋芯片基板。
根据本发明的一或多个实施方式，介电层与封胶的材料包含树脂、玻璃纤维及感光介电材料。
根据本发明的一或多个实施方式，树脂包含酚醛树脂、环氧树脂、聚亚酰胺树脂及聚四氟乙烯。
综合以上，本发明的有点及其效果在于：
本发明的封装结构及其制造方法中，由于封胶、第一介电层及第二介电层具有相同的材料组成，因此相较于传统技术中封胶与介电层为异质材料的作法，本发明的封装结构能够避免异质材料的接触面之间存在断面所造成的张力不均匀问题，从而增加整体结构的强度，使得在后续制程中对嵌埋芯片基板进行加工时，封装结构不容易发生翘曲(warpage)。
此外，本发明的封装结构及其制造方法是在绝缘复合层上形成封装基板，也就是说，可将绝缘复合层视为强化层，其相较于一般的介电层及封装材料具有较高的硬度。因此，本发明的封装结构及其制造方法可通过绝缘复合层来强化整体的结构强度，以防止附加电路板产生翘曲现象，借此不但可以提升制程良率，也能提升封装结构的可靠度。
附图说明
为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附附图的说明如下：
图1绘示本发明一实施方式的封装结构的制造方法的流程图；
图2～9绘示本发明的一实施方式的制造方法中各制程阶段的剖面示意图；
图10绘示本发明的另一实施方式的封装结构的剖面示意图。
【主要元件符号说明】
10 方法
100 封装基板
100A 封装结构
100B 封装结构
110 附加电路板
112 支持层
114 第一剥离层
116 第二剥离层
118 金属层
120 绝缘复合层
130 封胶
130S 底面
140 芯片
140a 第一表面
140b 第二表面(底面)
142 芯片基板
144 电极垫
150 第一线路层结构
152 第一介电层
152a 第一导电盲孔
154 第一线路层
20 嵌埋芯片基板
250 第二线路层结构
252 第二介电层
252a 第二导电盲孔
254 第二线路层
160 保护层
162 开口
CL 切线
S01～S07 步骤
具体实施方式
以下将以附图揭露本发明的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实务上的细节是非必要的。此外，为简化附图起见，一些现有技术的结构与元件在附图中将以简单示意的方式绘示。
本发明的一实施例是提供一种封装结构的制造方法，借由此制造方法所得到的封装结构具有较高的结构强度，能够防止附加电路板产生翘曲现象，从而得以提升制程良率及封装结构的可靠度。图1绘示本发明一实施方式的封装结构100的制造方法10的流程图，图2～9绘示方法10中各制程阶段的剖面示意图。如图1所示，方法10包含步骤S01至步骤S07。
首先执行步骤S01。如图2所示，提供附加电路板110。具体的说，附加电路板110包含支持层112、第一剥离层114、第二剥离层116以及多个金属层118。第一剥离层114及第二剥离层116分别配置于支持层112的相对两表面上，且金属层118配置于第一剥离层114及第二剥离层116上。在某些实施方式中，支持层112的材质例如可以是双顺丁烯二酸酰亚胺/三氮阱(Bismaleimide triazine，BT)等的有机聚合材料，且支持层112亦可为相对两表面全面结合有介电材(例如为预浸材(prepreg))的铜箔基板(Copper Clad Laminate，CCL)(图未示)。在某些实施方式中，第一剥离层114和第二剥离层116可各自为离型膜(releasefilm)，或者可运用其他技术来提供剥离层114/116，如：Mitsui、Nippon-Denk、Furukawa、或Olin等公司所提供的铜箔结合剥离层等材料。在某些实施方式中，金属层118的厚度例如可选自1微米至10微米的范围，但不限于此，且金属层118的材质例如可为铜、铝、镍、银、金或其合金，但不限于此。在其他实施方式中，金属层118不局限为单层，也可以为多层金属层118的叠层。
在另外某些实施方式中，支持层112的相对两表面与第一剥离层114或第二剥离层116之间亦可包括另一金属层(图未示)。上述另一金属层的厚度可为5微米至40微米，其材料可相同或不同于金属层118，例如可为铜、铝、镍、银、金或其合金，但不限于此。
接着执行步骤S02。如图3所示，在金属层118上配置绝缘复合层120。可以理解的是，步骤S02及其后续的步骤S03～S07可形成在附加电路板110的某一表面上，也可以形成在附加电路板110的相对两表面上。在本实施方式中，将以附加电路板110的双面制作为例说明。在多个实施方式中，绝缘复合层120包含复合材料，且此复合材料包含绝缘无机材料及有机材料。进一步来说，绝缘无机材料可以为陶瓷材料，例如包括氧化锆、碳化硅、氮化硅、氧化铝、氧化硅或前述的组合，而有机材料可以为高分子材料，例如包括环氧树脂、聚亚酰胺、液晶聚合物、甲基丙烯酸酯型树脂、聚丙烯酸酯型树脂、烯丙基型树脂、乙烯苯基型树脂、聚硅氧烷型树脂、聚烯烃型树脂、聚胺型树脂、聚醚型树脂或前述的组合。在一实施例中，陶瓷材料可以是陶瓷层片、陶瓷粉末、陶瓷微颗粒或陶瓷纳米颗粒等，但本实施例的陶瓷材料并不以此为限。
在陶瓷粉末实施例中，绝缘复合层120的制作方法可运用真空浸渍技术将高分子材料浸渗于陶瓷粉末中，以制备出由陶瓷粉末与高分子材料组成的复合材料所构成的绝缘复合层120。在高分子材料例如是环氧系树脂和酰亚胺系树脂的感旋光性树脂组合物的实施例中，例如通过热压合或者真空浸渍后照射紫外光及加热的方式将绝缘复合层120配置于金属层118上。
在陶瓷层片实施例中，绝缘复合层120例如可为仿珍珠层(imitation nacreouslayer),其制作方法可运用真空浸渍技术将高分子材料浸渗于陶瓷层片中，以制备出由陶瓷层片与高分子材料组成的复合材料所构成的绝缘复合层120。然而，本实施例的绝缘复合层120的制造方法并不以此为限，亦可采用其他能够使高分子材料与陶瓷材料形成复合材料的方法。在陶瓷层片实施例中，更详细而言，绝缘复合层120包含有机物与无机物的复合组成(例如高分子材料与陶瓷层片的复合组成)，基于有机物对无机物的黏附作用，绝缘复合层120的陶瓷层片具有片状、砖状或其组合排列的微观层叠结构，这种排列抑制了横向破裂力量的传导，进而显著地增加其硬度。如此一来，使得材质较为坚固且具有较高的弹性模量，能够提高陶瓷强度并改善陶瓷脆性，同时具有极好的韧性。
此处，绝缘复合层120的杨氏系数例如为介于20GPa至100GPa之间。相较于现有技术中常用的介电层(其杨氏系数不大于10GPa)以及封装材料(其杨氏系数不大于20GPa)而言，本实施例的绝缘复合层120具有极好的硬度，可有效强化封装结构的结构强度。
执行步骤S03。参照图4，在绝缘复合层120上结合嵌埋芯片基板20。具体来说，嵌埋芯片基板20可分别配置于两面绝缘复合层120的两相对表面上。嵌埋芯片基板20包含封胶130及芯片140。芯片140嵌埋于封胶130中，并具有第一表面140a以及与其相对的第二表面140b。芯片140包含芯片基板142及多个电极垫144。在多个实施方式中，电极垫144外露于第一表面140a，且第二表面140b被封胶130覆盖。值得注意的是，电极垫144亦外露于封胶130。芯片140例如可以是主动元件(active element)或被动元件(passive elements)、数字电路或模拟电路等集成电路的电子元件(electronic components)、内埋式芯片模块(ECM)、动态随机存取内存(DRAM)元件、静态随机存取内存(SRAM)元件、光电元件(optoelectronic devices)、微机电***(Micro Electro Mechanical Systems,MEMS)、微流体***(micro fluidic systems)、或利用热、光线及压力等物理量变化来测量的物理传感器(physical sensor)、射频元件(RF circuits)、加速计(accelerators)、陀螺仪(gyroscopes)、微制动器(micro actuators)、表面声波元件、压力传感器(pressuresensors)等，但不以此为限。图4中的芯片140仅以示意，实际长宽高尺寸依照产品需求调整，不以此为限。
在多个实施方式中，封胶130的材质可包含树脂与玻璃纤维。举例来说，树脂可为酚醛树脂、环氧树脂、聚亚酰胺树脂或聚四氟乙烯。或者，封胶130的材质也可包含感光介电材料(Photo-imageable Dielectric)。
在某些实施方式中，结合嵌埋芯片基板20在绝缘复合层120上结合嵌埋芯片基板20的方法例如可借由黏着层(图未示)来进行。具体而言，可先将黏着层黏着于嵌埋芯片基板20的底面20S，再将嵌埋芯片基板20结合于绝缘复合层120上。在一实施例中，上述的黏着层可包括散热性强或耐高温的散热剂，但本发明不以此为限。
执行步骤S04。参照图5，在嵌埋芯片基板20上形成第一线路层结构150。第一线路层结构150包含至少一个第一介电层152以及至少一个第一线路层154。可以理解的是，构成线路层结构150的最小单位为一个介电层以及一个线路层，本发明所属技术领域中的技术人员可以视实际需要弹性选择介电层以及线路层的层数。第一介电层152具有多个第一导电盲孔152a。第一线路层154位于第一介电层152上，并连接或延伸至第一导电盲孔152a中。最底层的第一线路层154借由第一导电盲孔152a电性连接于电极垫144。
在多个实施方式中，第一介电层152的材质可包含树脂与玻璃纤维。举例来说，树脂可为酚醛树脂、环氧树脂、聚亚酰胺树脂或聚四氟乙烯。或者，第一介电层152的材质也可包含感光介电材料(Photo-imageable Dielectric)。值得注意的是，在本发明中，封胶130与第一介电层152具有相同的材料组成。相较于传统技术中封胶与介电层为异质材料的作法，本发明通过使得封胶130与第一介电层152具有相同的材料组成，能够避免异质材料的接触面之间存在断面所造成的张力不均匀问题，从而增加整体结构的强度，使得在后续制程中对嵌埋芯片基板进行加工时，封装结构不容易发生翘曲(warpage)。
在一些实施方式中，形成第一介电层152的方法例如可为层压(Lamination)、涂布或其他合适的制程。在一些实施方式中，形成制作第一导电盲孔152a所需盲孔的方法包括但不限于，对第一介电层152使用激光烧蚀(Laser ablation)形成盲孔，或是当第一介电层152的材质选用感光介电材料时，使用曝光显影以形成盲孔，用于制作第一导电盲孔152a。
在一些实施方式中，形成第一线路层154的方式包括但不限于先在第一介电层152上形成例如是干膜的光阻层(图未示)，再经由微影制程对光阻层进行图案化，以露出部分的第一介电层152。接着进行电镀制程形成第一线路层154。随后移除图案化光阻层。在一实施例中，第一线路层154与第一导电盲孔152a的材质例如可为铜。在其他实施方式中，可在形成第一线路层154之前，先在第一介电层152上形成晶种层(seed layer)(图未示)。晶种层可为单层结构或是由不同材料的子层所组成的多层结构，例如可为包含钛层以及位于钛层上的铜层的金属层。晶种层的形成方法包括但不限于物理方式，例如溅镀钛铜，或者化学方式，例如化镀钯铜加电镀铜。
值得注意的是，如图6所示，在另一些实施方式中，方法10也可包含在嵌埋芯片基板20上方形成第二线路层结构250。具体来说，第二线路层结构250包含至少一个第二介电层252以及至少一个第二线路层254。第二介电层252具有多个第二导电盲孔252a。第二线路层254位于第二介电层252上，并连接或延伸至第二导电盲孔252a中，且最底层的第二线路层254借由第二导电盲孔252a电性连接于电极垫144。可以理解的是，构成第二线路层结构250的最小层别数为一个介电层以及一个线路层，本发明所属技术领域的技术人员可以视实际需要弹性选择介电层以及线路层的层数。
有关第二介电层252、第二线路层254以及第二导电盲孔252a的形成方法和材质例如可分别与前述第一介电层152、第一线路层154以及第一导电盲孔152a的形成方法和材质相同，在此不再赘述。换言之，在本发明中，封胶130、第一介电层152及第二介电层252可具有相同的材料组成。
接着执行步骤S05。如图7所示，在第二线路层结构250上形成保护层160。保护层160具有多个开口162，使得第二线路层结构250的部分表面外露于开口162中。具体而言，如图9所示，第二线路层结构250最外层的第二线路层254的部分表面外露于开口162中。在多个实施方式中，保护层160的材质可为防焊材料，也可为树脂材料，例如环氧树脂。或者，保护层160的材质也可与上述第一介电层152或第二介电层252的材质一致。保护层160的形成方法可例如为贴合、印刷或涂布等方式。
接着，执行步骤S06。如图8所示，移除支持层112、第一剥离层114及第二剥离层116，以形成两个封装结构100。因此，相较于传统单面制作容易因为结构的不对称而导致发生翘曲现象的问题，本发明的方法10借由同时于支持层112的相对两表面上进行相同制程来形成上下对称的两封装结构100，可以避免支持层112两端发生翘曲现象，从而能够提升整体封装结构的可靠度。不仅如此，由于封装结构100的底部具有金属层118，因此芯片140所产生的热能可以借由金属层118的传导而排除，进而达到散热的效果。
接下来，执行步骤S07。如图9所示，切割各封装基板100，以得到多个封装结构100A。在一些实施方式中，切割各封装基板100的方式包括沿着图8中的切线CL切割各封装基板100，以得到多个封装结构100A。应理解的是，若每个封装基板100能够产生N个封装结构100A，则经由上述制造方法10所形成的两个封装基板100就能产生2N个封装结构100A，因而能够有效地提升产品生产的数量。
本发明的另一实施例是提供一种封装结构。图9绘示本发明一实施方式的封装结构100A的剖面示意图。封装结构100A包含金属层118、绝缘复合层120、封胶130、芯片140、第一线路层结构150以及保护层160。绝缘复合层120配置于金属层118上。封胶130结合于绝缘复合层120上。芯片140嵌埋于封胶130中。芯片140具有多个电极垫144，电极垫144外露于封胶130。第一线路层结构150形成于封胶130以及芯片140上。第一线路层结构150包括至少一个第一介电层152以及至少一个第一线路层154。第一介电层152具有多个第一导电盲孔152a。第一介电层152与封胶130具有相同的材料组成。第一线路层154位于第一介电层152上并延伸至第一导电盲孔152a中，且最底层的第一线路层154借由第一导电盲孔152a电性连接于电极垫144。可以理解的是，构成第一线路层结构150的最小层别数为一个介电层以及一个线路层，本发明所属技术领域的技术人员可以视实际需要弹性选择介电层以及线路层的层数。保护层160形成于第一线路层154结构上。保护层160具有多个开口162，使得第一线路层154结构的部分表面外露于开口162中。
金属层118、绝缘复合层120、封胶130、芯片140、第一线路层结构150以及保护层160的形成方法和材质已清楚描述于上文，在此不再赘述。值得注意的是，在本发明中，封胶130与第一介电层152具有相同的材料组成。相较于传统技术中封胶与介电层为异质材料的作法，本发明通过使得封胶130与第一介电层152具有相同的材料组成，能够避免异质材料的接触面之间存在断面所造成的张力不均匀问题，从而增加整体结构的强度，使得在后续制程中对嵌埋芯片基板进行加工时，封装结构不容易发生翘曲(warpage)。
在另一些实施方式中，封装结构100A包含第二线路层结构250。第二线路层结构250位于嵌埋芯片基板20上方。第二线路层结构250包含至少一个第二介电层252以及至少一个第二线路层254。第二介电层252具有多个第二导电盲孔252a。第二线路层254位于第二介电层252上，并连接或延伸至第二导电盲孔252a中，且最底层的第二线路层254借由第二导电盲孔252a电性连接于电极垫144。可以理解的是，构成第二线路层结构250的最小层别数为一个介电层以及一个线路层，本发明所属技术领域的技术人员可以视实际需要弹性选择介电层以及线路层的层数。封胶130、第一介电层152及第二介电层252可具有相同的材料组成。
图10为本发明另一实施方式的封装结构100B的剖面示意图。本实施方式的封装结构100B的制造方法与上述的封装结构100A的制造方法相似，两者的差异在于图4所示的步骤S03中，在绝缘复合层120上结合嵌埋芯片基板20时，还包括以下子步骤：研磨封胶130的底面130S至外露出该芯片140的底面(第二表面)140b；以及在该绝缘复合层120上配置研磨后的嵌埋芯片基板20，以形成研磨后的嵌埋芯片基板12A。研磨封胶的底面130S的方法包括但不限于化学机械研磨(Chemical-Mechanical Polishing，CMP)。结合研磨后的嵌埋芯片基板12A结合至绝缘复合层120上的方法包括但不限于在研磨后的嵌埋芯片基板12A与绝缘复合层120之间设置黏着层(图未示)。
值得注意的是，在本实施方式的封装结构100B中，由于芯片的底面(第二表面)140b外露于封胶130，不但使金属层118能够更有效地传导芯片140所产生的热能，从而进一步提升散热效果，同时也减少了封装结构100B的厚度，有利于产品的薄型化设计。
综上所述，在本发明的封装结构及其制造方法中，由于封胶、第一介电层及第二介电层具有相同的材料组成，因此相较于传统技术中封胶与介电层为异质材料的作法，本发明的封装结构能够避免异质材料的接触面之间存在断面所造成的张力不均匀问题，从而增加整体结构的强度，使得在后续制程中对嵌埋芯片基板进行加工时，封装结构不容易发生翘曲(warpage)。
此外，本发明的封装结构及其制造方法是在绝缘复合层上形成封装基板，也就是说，可将绝缘复合层视为强化层，其相较于一般的介电层及封装材料具有较高的硬度。因此，本发明的封装结构及其制造方法可通过绝缘复合层来强化整体的结构强度，以防止附加电路板产生翘曲现象，借此不但可以提升制程良率，也能提升封装结构的可靠度。
虽然本发明已以实施方式揭露如上，然其并不用以限定本发明，任何本技术领域的技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当以权利要求所界定的范围为准。

Claims (10)

1.一种封装结构，其特征在于，包括：
金属层；
绝缘复合层，配置于所述金属层上；
封胶，结合于所述绝缘复合层上；
芯片，嵌埋于所述封胶中，且所述芯片具有多个电极垫，所述多个电极垫外露于所述封胶；
线路层结构，形成于所述封胶以及所述芯片上，其中所述线路层结构包括至少一个介电层以及至少一个线路层，所述介电层具有多个导电盲孔，所述介电层与所述封胶具有相同的材料组成，所述线路层位于所述介电层上，并延伸至所述多个导电盲孔中，且最底层的所述线路层借由所述多个导电盲孔电性连接于所述多个电极垫；以及
保护层，形成于所述线路层结构上，其中所述保护层具有多个开口，使得所述线路层结构的部分表面外露于所述多个开口中。
2.根据权利要求1所述的封装结构，其特征在于，所述介电层与所述封胶的材料包含树脂、玻璃纤维及感光介电材料。
3.根据权利要求2所述的封装结构，其特征在于，所述树脂包含酚醛树脂、环氧树脂、聚亚酰胺树脂及聚四氟乙烯。
4.根据权利要求1所述的封装结构，其特征在于，所述芯片具有芯片底面，所述芯片底面外露于所述封胶。
5.根据权利要求1所述的封装结构，其特征在于，所述绝缘复合层包含复合材料，所述复合材料包含绝缘无机材料及有机材料。
6.根据权利要求1所述的封装结构，其特征在于，所述绝缘复合层为仿珍珠层。
7.一种制造封装结构的方法，其特征在于，包括：
提供附加电路板，所述附加电路板包含支持层、第一剥离层、第二剥离层以及多个金属层，所述第一剥离层及所述第二剥离层分别配置于所述支持层的相对两表面上，以及所述金属层配置于所述第一剥离层及所述第二剥离层上；
在各所述金属层上配置绝缘复合层；
在各所述绝缘复合层上结合嵌埋芯片基板，其中各所述嵌埋芯片基板包括芯片以及封胶，所述芯片嵌埋于所述封胶中，且所述芯片具有多个电极垫，所述多个电极垫外露于所述封胶；
在各所述嵌埋芯片基板上形成线路层结构，其中各所述线路层结构包括至少一个介电层以及至少一个线路层，所述介电层具有多个导电盲孔，所述介电层与所述封胶具有相同的材料组成，所述线路层位于所述介电层上并延伸至所述多个导电盲孔中，且所述线路层借由所述多个导电盲孔电性连接于所述多个电极垫；
在所述线路层结构上形成保护层，其中所述保护层具有多个开口，使得所述线路层结构的部分表面外露于所述多个开口中；
移除所述支持层、所述第一剥离层及所述第二剥离层，以形成两封装基板；以及
切割所述多个封装基板，以得到多个封装结构。
8.根据权利要求7所述的方法，其特征在于，在所述绝缘复合层上配置所述嵌埋芯片基板的步骤包括：
研磨所述嵌埋芯片基板的所述封胶的底面至外露出所述芯片的底面，以形成研磨后的嵌埋芯片基板；以及
在所述绝缘复合层上配置所述研磨后的嵌埋芯片基板。
9.根据权利要求7所述的方法，其特征在于，所述介电层与所述封胶的材料包含树脂、玻璃纤维及感光介电材料。
10.根据权利要求9所述的方法，其特征在于，所述树脂包含酚醛树脂、环氧树脂、聚亚酰胺树脂及聚四氟乙烯。
CN201910791239.8A 2019-08-26 2019-08-26 封装结构及其制造方法 Withdrawn CN112435930A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910791239.8A CN112435930A (zh) 2019-08-26 2019-08-26 封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910791239.8A CN112435930A (zh) 2019-08-26 2019-08-26 封装结构及其制造方法

Publications (1)

Publication Number Publication Date
CN112435930A true CN112435930A (zh) 2021-03-02

Family

ID=74689849

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910791239.8A Withdrawn CN112435930A (zh) 2019-08-26 2019-08-26 封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN112435930A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202394963U (zh) * 2011-12-28 2012-08-22 日月光半导体制造股份有限公司 多芯片晶圆级半导体封装构造
CN102751203A (zh) * 2011-04-22 2012-10-24 日月光半导体制造股份有限公司 半导体封装结构及其制作方法
TW201342559A (zh) * 2012-04-02 2013-10-16 矽品精密工業股份有限公司 封裝件、半導體封裝結構及其製法
CN109273426A (zh) * 2017-07-18 2019-01-25 欣兴电子股份有限公司 封装结构及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102751203A (zh) * 2011-04-22 2012-10-24 日月光半导体制造股份有限公司 半导体封装结构及其制作方法
CN202394963U (zh) * 2011-12-28 2012-08-22 日月光半导体制造股份有限公司 多芯片晶圆级半导体封装构造
TW201342559A (zh) * 2012-04-02 2013-10-16 矽品精密工業股份有限公司 封裝件、半導體封裝結構及其製法
CN109273426A (zh) * 2017-07-18 2019-01-25 欣兴电子股份有限公司 封装结构及其制造方法

Similar Documents

Publication Publication Date Title
TWI578469B (zh) 無凸塊增層式封裝體翹曲降低技術
KR101348748B1 (ko) 재배선 기판을 이용한 반도체 패키지 제조방법
JP4012496B2 (ja) 半導体装置
US7705446B2 (en) Package structure having semiconductor chip embedded therein and method for fabricating the same
JP2006049819A (ja) 半導体搭載用配線基板、その製造方法、及び半導体パッケージ
JP2005216935A (ja) 半導体装置およびその製造方法
JP2005216937A (ja) 半導体装置およびその製造方法
JP2012033973A (ja) 配線基板及び半導体パッケージ
JP6029958B2 (ja) 配線基板の製造方法
US11895780B2 (en) Manufacturing method of package structure
US20220375919A1 (en) Manufacturing method of package structure
TWI621224B (zh) 封裝結構及其製造方法
TWI663693B (zh) 封裝結構及其製造方法
JP3841079B2 (ja) 配線基板、半導体パッケージ、基体絶縁膜及び配線基板の製造方法
JP2005005632A (ja) チップ状電子部品及びその製造方法、並びにその実装構造
JP4316624B2 (ja) 半導体装置
TWI713185B (zh) 封裝結構及其製造方法
CN109273426B (zh) 封装结构及其制造方法
CN112435930A (zh) 封装结构及其制造方法
JP2009004813A (ja) 半導体搭載用配線基板
JP4457943B2 (ja) 配線基板、及び配線基板の製造方法
CN108012402B (zh) 线路板及其制作方法
US20200068721A1 (en) Package structure and manufacturing method thereof
JP4990492B2 (ja) 半導体装置
JP2021002539A (ja) 電子部品内蔵基板及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20210302

WW01 Invention patent application withdrawn after publication