CN112345910A - 一种基于焊球阵列封装的芯片信号测试装置及测试方法 - Google Patents

Abstract

本发明公开了一种基于焊球阵列封装的芯片信号测试装置，包括转接底座、转接板、有源探头和示波器；所述转接底座的底侧与芯片所在PCB板的焊盘对应相连，用于抬高PCB板的焊盘；所述转接板的底侧与所述转接底座的顶侧通过焊球连接，所述转接板的顶侧设有焊盘，所述转接板的焊盘包括用于与待测芯片通过焊球相连的连接端以及与连接端相连的测试端，所述测试端通过有源探头与所述示波器相连。本发明还公开了一种测试方法，包括：S01、预先提取转接板各个测试端所在测量通道的S参数；S02、在对芯片的信号进行测量时，根据测量通道的S参数对测量通道进行去嵌，以得到去嵌后的波形。本发明的测试装置及方法均具有测试精准可靠等优点。

Description

一种基于焊球阵列封装的芯片信号测试装置及测试方法

技术领域

本发明主要涉及芯片信号测试技术领域，特指一种基于焊球阵列封装的芯片信号测试装置及测试方法。

背景技术

随着集成电路的芯片管脚增加，其功耗也随之增大，而采用BGA封装(焊球阵列封装)的芯片能有效的减小体积和增加散热性能，随之而来的难题是高密度带BGA封装的IC信号探测及一致性测试存在问题，一般情况下在硬件设计阶段会预留可测试点位，但是由于信号完整性等问题，可测试点位与BGA焊球处的信号存在差异，可测试点处由于其容性负载特性，其信号波形质量存在失真，可能存在回勾或者振铃。因此从芯片BGA管脚焊球处测试才能获取最真实的信号波形数据。而一般的测试夹具只是简单的将高速信号通过测试线缆引出从而方便探测，却不考虑引线和实际信号线阻抗匹配关系以及由于焊接问题带来感性或容性负载的误差，这不仅将会使信号进一步失真，还将引入误差从而干扰***的可靠运行，测试得到错误的结果。

发明内容

本发明要解决的技术问题就在于：针对现有技术存在的技术问题，本发明提供一种测试可靠性高的基于焊球阵列封装的芯片信号测试装置，并相应提供一种测试精准的测试方法。

为解决上述技术问题，本发明提出的技术方案为：

一种基于焊球阵列封装的芯片信号测试装置，包括转接底座、转接板、有源探头和示波器；所述转接底座的底侧与芯片所在PCB板的焊盘对应相连，用于抬高PCB板的焊盘；所述转接板的底侧与所述转接底座的顶侧通过焊球连接，所述转接板的顶侧设有焊盘，所述转接板的焊盘包括用于与待测芯片通过焊球相连的连接端以及与连接端相连的测试端，所述测试端通过有源探头与所述示波器相连。

作为上述技术方案的进一步改进：

所述PCB板的焊盘通过统一长度的金手指线与转接底座的底侧相连以抬高PCB板的焊盘。

所述转接板包括中间板和延伸板；所述延伸板位于所述中间板的周侧，所述连接端位于所述中间板上，用于与待测芯片通过焊球相连；所述测试端位于所述延伸板上，用于通过有源探头与所述示波器相连。

所述测试端通过焊球与有源探头相连。

所述转接板上焊接有滤波电容。

所述转接板上通过走线方式及布线宽度设计实现阻抗匹配。

本发明还公开了一种基于如上所述的基于焊球阵列封装的芯片信号测试装置的测试方法，包括以下步骤：

S01、预先提取转接板各个测试端所在测量通道的S参数；

S02、在对芯片的信号进行测量时，根据测量通道的S参数对测量通道进行去嵌，以得到去嵌后的波形。

作为上述技术方案的进一步改进：

在步骤S02中，通过示波器内置的去嵌算法进行反卷积运算以消除测量通道的影响，同时对信号的高频分量进行补偿和抬升。

在步骤S01中，通过矢量网络分析仪的二端口法对各个测试端所在的测量通道的S参数进行提取。

所述转接板包括中间板和延伸板；所述延伸板位于所述中间板的周侧，所述连接端位于所述中间板上，用于与待测芯片通过焊球相连；所述测试端位于所述延伸板上，用于通过有源探头与所述示波器相连；所述二端口法的接线为：矢量网络分析仪的PORT1的芯端接延伸板的测试端，地端接延伸板的GND；矢量网络分析仪的PORT2的芯端接中间板的连接端，地端接中间板的GND。

与现有技术相比，本发明的优点在于：

本发明的基于焊球阵列封装的芯片信号测试装置，采用转接底座与转接板之间的组合，一方面抬高PCB板的焊盘，避免转接板与PCB板的焊盘上焊球之间的接触短路；另一方面从而有效避免噪声耦合和避免压接线缆破坏BGA焊球，提高测试的可靠性。

本发明的基于焊球阵列封装的芯片信号测试方法，同样具有如上装置所述的优点，而且通过去嵌入技术对测试波形和测试通道S参数的反卷积运算，消除测量通道对测试信号的影响，通过去嵌入方式能够有效移除测试通道(如转接底座、转接板、传输线、连接器等)的影响，从而得到BGA芯片焊球端真实的波形。

附图说明

图1为本发明实施例中的装置侧视图。

图2为本发明实施例中的装置俯视图。

图3为本发明实施例中转接板的俯视图。

图4为本发明实施例中的装置测试连接图。

图5为本发明实施例的方法流程图。

图6为本发明实施例中矢量网络分析仪与转接板的连接关系图。

图7为本发明实施例的波形对比图。

图中标号表示：1、PCB板；2、转接底座；3、转接板；301、中间板；3011、连接端；302、延伸板；3021、测试端；303、滤波电容；4、芯片；5、有源探头；6、示波器；7、网络分析仪。

具体实施方式

以下结合说明书附图和具体实施例对本发明作进一步描述。

如图1至图4所示，本实施例的基于焊球阵列封装的芯片信号测试装置，包括转接底座2、转接板3、有源探头5和示波器6；转接底座2的底侧与芯片4所在PCB板1的焊盘对应相连，用于抬高PCB板1的焊盘；转接板3的底侧与转接底座2的顶侧通过焊球连接，转接板3的顶侧设有焊盘，转接板3的焊盘包括用于与待测芯片4通过焊球相连的连接端3011以及与连接端3011相连的测试端3021，测试端3021通过有源探头5与示波器6相连。

本实施例中，PCB板1的焊盘通过统一长度且尽可能短的金手指线与转接底座2的底侧相连以抬高PCB板1的焊盘。由于一般的测试夹具只是简单的将高速信号通过测试线缆引出，从而方便探测或者直接将测试线缆压接到芯片4焊球与PCB板1之间，一方面会耦合进噪声，另一方面压接时容易破坏BGA焊球造成焊球之间短路进而烧毁芯片4，而采用转接底座2的方式能有效避免这两方面的缺点，从而有效避免噪声耦合和避免压接线缆破坏BGA焊球。

本实施例中，转接板3包括中间板301和延伸板302；延伸板302位于中间板301的周侧，连接端3011位于中间板301上，用于与待测芯片4通过焊球相连；测试端3021位于延伸板302上，用于通过有源探头5与示波器6相连。其中测试端3021通过焊球与有源探头5相连。

本实施例中，为了防止噪声的引入和其它干扰，从信号完整性的角度在转接板3上焊接了10nF和0.1uF的滤波电容303进行滤波。通过控制PCB板1上走线和布线宽度实现阻抗匹配，从而降低信号在转接板3上的损耗和失真。

上述方案适用于以焊球阵列封装(即BGA)的所有芯片4，转接板3上焊盘布局需要视具体的芯片4封装的信号相对应，如转接板3上焊盘对应芯片A的焊球A，当换用芯片B时，转接板3上的焊盘对应焊球B。一般转接板3的上半部分以数据信号布局，下半部分以控制命令信号布局。例如针对BGA封装的存储器，具体的分布为：上半部分两侧分别是数据信号，两边各8根信号，最外层是地信号；中间为LDQS和UDQS差分对信号；下半部分为地址信号(A0-A13)和控制命令信号(RAS、CAS、CS、WE、ODT、CKE等)，如图3所示。

如图5所示，本发明的基于如上所述的基于焊球阵列封装的芯片信号测试装置的测试方法，包括以下步骤：

S01、预先提取转接板3各个测试端3021所在测量通道的S参数；

S02、在对芯片4的信号进行测量时，根据测量通道的S参数对测量通道进行去嵌，以得到去嵌后的波形。

去嵌入技术通过测试波形和通道S参数的反卷积运算，用于消除传输通道或测量通道及夹具(转接底座2和转接板3)对测试信号的影响，通过去嵌入方式能够有效移除夹具、传输线、连接器等影响从而得到BGA焊球端真实的波形。其中测量通道的网络参数是由输入网络FIN，待测网络DUT，输出网络FOUT级联而成的，而去嵌S参数的提取就是要把FIN网络和FOUT网络从待测网络DUT剥离，从而得到实际DUT的S参数的算法。

本实施例中，利用矢量网络分析仪7的S参数端对转接板3进行各端口S参数的提取，其连接方式如图6所示，通过二端口法提取转接板3和底座的各个通道的S参数。如通过2个SMA接头的线缆的一头连接到包含转接板3和底座的夹具并且另一头连接到网络分析仪7上，其PORT1的芯端接延伸板302的DQ13，地针接延伸板302的GND；PORT2的芯端接中间板301的DQ13，地针接延伸板302的GND，具体过程为：

(1)将转接板3与网络分析仪7按照如图6所示连接；

(2)将网络分析仪7设置成S参数提取模式，提取S参数；

(3)将测得的S参数保存为.s2p格式；

(4)将测得的S参数导入示波器6，通过去嵌算法将测量通道对信号的影响降至最低，从而恢复IC芯片的BGA焊球处最原始的信号。

下面结合本发明的测试装置及方法进行结合以对本发明做完整说明：

步骤一：通过矢量网络分析仪7的二端口法对转接底座2及转接板3的各个端口进行S参数的提取，并且将提取的S参数保存为.snp文件，方便调用；

步骤二：利用能观察温度分布的焊台，通过热风枪将PCB板1上的BGA封装的IC芯片4取下，并且将PCB板1上的焊球清理干净，防止短路造成单板烧坏；

步骤三：通过热风枪和焊枪等工具，将转接底座2、转接板3和IC芯片4无损伤的焊接到PCB板1上，用万用表测试相应的各个引出点位是否存在短路情况；

步骤四：将足够带宽的有源探头5焊接至转接板3上的关键信号引出(测试端3021)处，并检查焊接处是否存在短路；

步骤五：将步骤一测得的.snp文件导入至示波器6的相应Block模块，并且选择测量电路模型；

步骤六：通过启动示波器6内置的去嵌算法进行反卷积算法对夹具S参数和测试波形的运算，从而消除夹具的影响，并对信号的高频分量进行补偿和抬升；

步骤七：去嵌算法运行完毕后，其夹具消除和补偿后的测试波形即为最真实的原始BGA处的波形。

如图7所示，分别对测量信号进行去嵌和未去嵌，得到两个波形，其中未去嵌的波形存在一定的失真；去嵌后的信号波形相对于未去嵌信号其波形质量更好，失真更小。其中靠近于中间横线(0V线)的为未去嵌的波形，上下两侧远离中间横线(0V线)的为去嵌的波形。

虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围的情况下，都可利用上述揭示的技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均应落在本发明技术方案保护的范围内。

Claims (10)

1.一种基于焊球阵列封装的芯片信号测试装置，其特征在于，包括转接底座(2)、转接板(3)、有源探头(5)和示波器(6)；所述转接底座(2)的底侧与芯片(4)所在PCB板(1)的焊盘对应相连，用于抬高PCB板(1)的焊盘；所述转接板(3)的底侧与所述转接底座(2)的顶侧通过焊球连接，所述转接板(3)的顶侧设有焊盘，所述转接板(3)的焊盘包括用于与待测芯片(4)通过焊球相连的连接端(3011)以及与连接端(3011)相连的测试端(3021)，所述测试端(3021)通过有源探头(5)与所述示波器(6)相连。

2.根据权利要求1所述的基于焊球阵列封装的芯片信号测试装置，其特征在于，所述PCB板(1)的焊盘通过统一长度的金手指线与转接底座(2)的底侧相连以抬高PCB板(1)的焊盘。

3.根据权利要求1所述的基于焊球阵列封装的芯片信号测试装置，其特征在于，所述转接板(3)包括中间板(301)和延伸板(302)；所述延伸板(302)位于所述中间板(301)的周侧，所述连接端(3011)位于所述中间板(301)上，用于与待测芯片(4)通过焊球相连；所述测试端(3021)位于所述延伸板(302)上，用于通过有源探头(5)与所述示波器(6)相连。

4.根据权利要求3所述的基于焊球阵列封装的芯片信号测试装置，其特征在于，所述测试端(3021)通过焊球与有源探头(5)相连。

5.根据权利要求1至4中任意一项所述的基于焊球阵列封装的芯片信号测试装置，其特征在于，所述转接板(3)上焊接有滤波电容(303)。

6.根据权利要求1至4中任意一项所述的基于焊球阵列封装的芯片信号测试装置，其特征在于，所述转接板(3)上通过走线方式及布线宽度设计实现阻抗匹配。

7.一种基于权利要求1至6中任意一项所述的基于焊球阵列封装的芯片信号测试装置的测试方法，其特征在于，包括以下步骤：

S01、预先提取转接板(3)各个测试端(3021)所在测量通道的S参数；

S02、在对芯片(4)的信号进行测量时，根据测量通道的S参数对测量通道进行去嵌，以得到去嵌后的波形。

8.根据权利要求7所述的测试方法，其特征在于，在步骤S02中，通过示波器(6)内置的去嵌算法进行反卷积运算以消除测量通道的影响，同时对信号的高频分量进行补偿和抬升。

9.根据权利要求7所述的测试方法，其特征在于，在步骤S01中，通过矢量网络分析仪(7)的二端口法对各个测试端(3021)所在的测量通道的S参数进行提取。

10.根据权利要求9所述的测试方法，其特征在于，所述转接板(3)包括中间板(301)和延伸板(302)；所述延伸板(302)位于所述中间板(301)的周侧，所述连接端(3011)位于所述中间板(301)上，用于与待测芯片(4)通过焊球相连；所述测试端(3021)位于所述延伸板(302)上，用于通过有源探头(5)与所述示波器(6)相连；所述二端口法的接线为：矢量网络分析仪(7)的PORT1的芯端接延伸板(302)的测试端(3021)，地端接延伸板(302)的GND；矢量网络分析仪(7)的PORT2的芯端接中间板(301)的连接端(3011)，地端接中间板(301)的GND。

Images