CN112310120A - 显示面板及显示面板的制备方法 - Google Patents

显示面板及显示面板的制备方法 Download PDF

Info

Publication number
CN112310120A
CN112310120A CN202011135817.1A CN202011135817A CN112310120A CN 112310120 A CN112310120 A CN 112310120A CN 202011135817 A CN202011135817 A CN 202011135817A CN 112310120 A CN112310120 A CN 112310120A
Authority
CN
China
Prior art keywords
layer
metal layer
display panel
opening
preparation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011135817.1A
Other languages
English (en)
Other versions
CN112310120B (zh
Inventor
戴星强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL Huaxing Photoelectric Technology Co Ltd
Original Assignee
TCL Huaxing Photoelectric Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL Huaxing Photoelectric Technology Co Ltd filed Critical TCL Huaxing Photoelectric Technology Co Ltd
Priority to CN202011135817.1A priority Critical patent/CN112310120B/zh
Publication of CN112310120A publication Critical patent/CN112310120A/zh
Application granted granted Critical
Publication of CN112310120B publication Critical patent/CN112310120B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本揭示实施例提供一种显示面板及显示面板的制备方法，通过采用半透膜光罩的蚀刻工艺，对不同的膜层进行蚀刻，且在对第二金属层进行蚀刻时，只需要一道湿刻工艺即可实现。本揭示实施例中的制备方法避免了传统工艺中需要同时开设深孔和浅孔的情况，简化了产品的制备工艺，提高了生产效率，降低了成本。

Description

显示面板及显示面板的制备方法
技术领域
本揭示涉及显示面板发光显示技术领域，尤其涉及一种显示面板及显示面板的制备方法。
背景技术
随着显示技术的不断发展，各显示器件的性能和质量不断提高，以满足器件的各类使用需求。
薄膜晶体管(thin film transistor，TFT)是液晶显示器件的关键驱动元件。因此，薄膜晶体管制备工艺的好坏将决定了显示器件的显示质量的好坏。现有的薄膜晶体管制备工艺中，尤其在制造背沟道刻蚀(back channel etch，BCE)结构型的薄膜晶体管过程中，往往需要采用多达5道次甚至更多道次的光罩工艺进行曝光处理，而光罩曝光的蚀刻次数越多，制备工艺就越复杂，显示器件的生产成本也就越高。并且蚀刻工序越多，在制备过程中就更容易出现风险。
综上所述，在制备薄膜晶体管显示器件时，往往需要经过多道次的光罩工艺进行处理，光罩处理的次数越多，制备工艺就越复杂，对显示器件性能的影响也就越大，同时还会提高显示器件的制造成本。
发明内容
本揭示实施例提供一种显示面板及显示面板的制备方法，以解决现有技术中，在制备薄膜晶体管显示器件时，膜层的光罩次数较多，制备工艺较复杂，同时生产成本较高等问题。
为解决上述技术问题，本揭示实施例提供的技术方案如下：
根据本揭示实施例的第一方面，提供了一种显示面板，所述显示面板包括：
衬底基板；
第一金属层，所述第一金属层设置在所述衬底基板上；
绝缘层，所述绝缘层设置在所述第一金属层上；
半导体层，所述半导体层设置在所述绝缘层上；
第二金属层，所述第二金属层设置在所述半导体层和所述绝缘层上；
钝化层，所述钝化层设置在所述绝缘层上并覆盖所述第二金属层；以及
电极层，所述电极层设置在所述钝化层上；
其中，所述显示面板还包括第一区域和第二区域，所述第一区域内设置有第一开孔，且所述半导体层设置在所述第一区域内，所述电极层通过所述第一开孔与所述第二金属层连接。
根据本揭示一实施例，所述显示面板还包括第二开孔，所述第二开孔设置在与所述第一金属层相对的所述绝缘层上。
根据本揭示一实施例，所述第二金属层通过所述第二开孔与所述第一金属层连接。
根据本揭示一实施例，所述半导体层的材料包括氧化铟镓锌、氧化铟锡。
根据本揭示实施例的第二方面，还提供一种显示面板的制备方法，包括如下步骤：
S100：提供衬底基板，并在所述衬底基板上制备第一金属层；
S101：对所述第一金属层图案化处理，并在所述第一金属层上沉积半导体层，在所述半导体层上沉积第一光阻层；
S102：对所述显示面板的第二区域进行曝光蚀刻处理，形成图案化膜层结构；
S103：沉积第二金属层，在所述第二金属层上沉积第二光阻层，并进行光罩工艺处理；
S104：在所述第二金属层上制备钝化层，并制备第一开孔；
S105：沉积电极层，并完成所述显示面板的制备。
根据本揭示一实施例，所述步骤S102中，采用半透膜光罩蚀刻工艺对所述第二区域内的膜层进行曝光处理。
根据本揭示一实施例，还包括如下步骤：采用湿刻工艺对所述半导体层刻蚀，并采用干法蚀刻工艺对所述绝缘层进行刻蚀，同时去除多余的所述第一光阻层。
根据本揭示一实施例，在所述第二区域内形成第二开孔，所述第二金属层通过所述第二开孔与所述第一金属层连接。
根据本揭示一实施例，所述步骤S104中，在所述显示面板的第一区域内蚀刻形成所述第一开孔。
根据本揭示一实施例，所述电极层通过所述第一开孔与所述第二金属层连接。
综上所述，本揭示实施例的有益效果为：
本揭示实施例提供一种显示面板及显示面板的制备方法，通过采用半透膜光罩的蚀刻工艺，对不同的膜层进行蚀刻，且在对第二金属层进行蚀刻时，只需要一道湿刻工艺即可实现。本揭示实施例中的制备方法只需在传统工艺的基础上，增加一道绝缘层开孔的光罩工艺，从而避免了传统工艺中，要在显示面板中开设深孔和浅孔的工艺，有效的简化了产品的制备工艺，提高了生产效率，降低了成本。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是揭示的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本揭示实施例提供的显示面板的结构示意图；
图2为本揭示实施例提供的显示面板的制备工艺流程示意图；
图3-图9为本揭示实施例提供的显示面板的制备工艺对应的膜层结构示意图。
具体实施方式
下面将结合本揭示实施例中的附图，对本揭示实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本揭示一部分实施例，而不是全部的实施例。基于本揭示中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本揭示保护的范围。
显示面板在显示过程中，需要经过多道次的光罩曝光处理，才能形成所需要的图案化结构，对于传统的显示面板制备工艺而言，往往工艺流程较多，同时，在制备图案化结构时，容易对膜层造成破坏，进而提高了显示面板的生产成本。
本揭示实施例提供一种新的制备工艺，以解决传统制备工艺中存在的问题。
如图1所示，图1为本揭示实施例提供的显示面板的结构示意图。显示面板包括第一显示区域10和第二显示区域11，其中第一显示区域10和第二显示区域11相邻。
进一步的，显示面板还包括衬底基板100、绝缘层101以及第一金属层102，在制备时，第一金属层102设置在衬底基板100上，对第一金属层102图案化处理完成后，将绝缘层101设置在衬底基板100上并且绝缘层101覆盖所述第一金属层102。
同时，本揭示实施例中，在显示面板对应的第二显示区域11内，还包括第二开孔13，其中，第二开孔13设置在第二显示区域11内的第一金属层102对应的绝缘层101上。
具体的，本揭示实施例提供的显示面板还包括半导体层104，半导体层104设置在绝缘层101上。且半导体层104设置在显示面板的第一显示区域10内。
以及第二金属层105、钝化层103。第二金属层105设置在绝缘层101上，其中，在第一显示区域10内，第二金属层105设置在半导体层104上。在第二显示区域11内，第二金属层105直接设置在绝缘层101上，且第二金属层105通过第二开孔13与第一金属层102相连接。
钝化层103设置在绝缘层101上，且完全覆盖所述第二金属层105。
以及电极层106，电极层106设置在钝化层103上。在显示面板的第一显示区域10上，还包括第一开孔12，第一开孔12设置在与第二金属层105相对应的钝化层103上，进而电极层106通过所述第一开孔12与对应的第二金属层105相连接。从而实现各电极的导通。
本揭示实施例提供的电极层106的材料可包括氧化铟镓锌或氧化铟锡等半导体材料，对应绝缘层101，其制备材料可为SiNx、SiOx或两者的混合等无机材料。
其中，本揭示实施例中，第二金属层105主要为显示面板中薄膜晶体管的源极和漏极，第一金属层102可为薄膜晶体管的栅电极。
本揭示实施例中，电极层106直接通过第一开孔12与第二金属层105相连接，同时第二金属层105通过第二开孔13与第一金属层102相连接，因此，结构相比与传统的显示面板的结构更加简单，同时，在制备本揭示实施例提供的显示面板时，无需同时开设深浅孔的结构，从而有效的避免了在开设不同深度的孔时对膜层的造成的破坏。简化了生产制备工艺并降低了产品的制造成本。
进一步的，本揭示实施例还提供一种显示面板的制备方法。具体的，如图2所示，图2为本揭示实施例提供的显示面板的制备工艺流程示意图。包括如下步骤：
S100：提供衬底基板，并在所述衬底基板上制备第一金属层；
制备本揭示实施例提供的显示面板时，如图3所示，图3为本揭示实施例提供的显示面板的制备工艺对应的膜层结构示意图。首先在提供的衬底基板300上沉积一层第一金属层301，具体的可通过物理气相沉积工艺进行制备第一金属层301，第一金属层301沉积完成后，进行蚀刻处理，最终得到图3中所示的膜层结构。
S101：对所述第一金属层图案化处理，并在所述第一金属层上沉积半导体层，在所述半导体层上沉积第一光阻层；
进一步的，对沉积完成后的第一金属层301图案化处理，图案化处理完成后继续沉积膜层，如图4所示，图4为本揭示实施例提供的显示面板的制备工艺对应的膜层结构示意图。
在第一金属层301上继续沉积钝化层302和半导体层303。如图4所示，图4为显示面板的光罩工艺流程示意图。为了进行光罩蚀刻处理，在半导体层303上沉积一层第一光阻层304。
S102：对所述显示面板的第二区域进行曝光蚀刻处理，形成图案化膜层结构；
本揭示实施例中，在对显示面板的第二区域31进行掩膜板曝光处理时，采用半透膜光罩工艺进行曝光处理，即第一区域30内对应的掩膜板的光线透过率与第二区域31内对应的光线透过率不同，由于第二区域31内的光线更容易透过，因此对膜层的蚀刻程度更大。
具体的，在曝光蚀刻处理过程中，如图5及图6所示，由于掩膜板不同区域的光线透光情况不同，因此，首先在第二区域31内形成第二开孔32结构，与第二开孔32对应位置处的半导体层303被蚀刻掉，而其他区域的第一光阻层304只被部分蚀刻。
其中，在蚀刻半导体层303时，采用湿法蚀刻工艺对该区域内的半导体层303进行蚀刻，蚀刻绝缘层302时，采用干法蚀刻工艺进行蚀刻。
继续进行曝光工艺处理，此时，对应图6，最终蚀刻完成后，在第一区域30内，存在未被蚀刻处理的半导体层303以及蚀刻形成的第二开孔32结构。
S103：沉积第二金属层，在所述第二金属层上沉积第二光阻层，并进行光罩工艺处理；
进一步的，将步骤S102中的残留的第一光阻层304去除干净，可通过清洗工艺进行去除。清除完成并干燥后，沉积第二金属层305，并在第二金属层305上沉积第二光阻层306，在沉积第二金属岑305时，第二区域31内对应的第二金属层305通过第二开孔与第一金属层相连接。
沉积完成后，如图7所示，采用第二掩膜板307进行蚀刻处理，使第二金属层305形成图案化结构，在蚀刻第二金属层305时，只需采用一次湿刻工艺即可完成对第二金属层305的蚀刻，工艺简单，最后，清除多余的第二光阻层306。最终形成如图8中提供的图案化结构。
S104：在所述第二金属层上制备钝化层，并制备第一开孔；
如图9所示，同时，在图案化后的第二金属层305上沉积钝化层308，沉积完成钝化层308后进行蚀刻处理，使其形成第一开孔33的结构。
具体的，第一开孔33设置在显示面板的第一区域对应的第二金属层305上。
可通过物理气相沉积工艺制备形成钝化层308，钝化层308的材料可为SiOx或SiNx等无机绝缘材料。
其中，第一金属层301和第二金属层305的材料可以是铜、铝等金属材料。
本揭示实施例中，在开设第一开孔33和第二开孔32结构时，均为一次光罩处理，同时在蚀刻过程中，不会同时开设深浅孔的结构，因此，本揭示实施例中提供的显示面板的制备方法能有效的避免了传统工艺中深浅孔开设容易造成出现问题的情况，并且有效的简化了生产工艺。
S105：沉积电极层，并完成所述显示面板的制备
进一步的，在钝化层308上沉积电极层，电极层的材料主要为氧化铟锡膜层或氧化镓铟锡等透明的电极材料。并且，电极层还通过第一开孔33与第二金属层305相连接。
最终，完成显示面板的制备，形成本揭示实施例中图1中提供的显示面板。
以上对本揭示实施例所提供的一种显示面板及显示面板的制备方法进行了详细的介绍，以上实施例的说明只是用于帮助理解本揭示的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，而这些修改或者替换，并不使相应技术方案的本质脱离本揭示各实施例的技术方案的范围。

Claims (10)

1.一种显示面板，其特征在于，包括：
衬底基板；
第一金属层，所述第一金属层设置在所述衬底基板上；
绝缘层，所述绝缘层设置在所述第一金属层上；
半导体层，所述半导体层设置在所述绝缘层上；
第二金属层，所述第二金属层设置在所述半导体层和所述绝缘层上；
钝化层，所述钝化层设置在所述绝缘层上并覆盖所述第二金属层；以及
电极层，所述电极层设置在所述钝化层上；
其中，所述显示面板还包括第一区域和第二区域，所述第一区域内设置有第一开孔，且所述半导体层设置在所述第一区域内，所述电极层通过所述第一开孔与所述第二金属层连接。
2.根据权利要求1所述的显示面板，其特征在于，所述显示面板还包括第二开孔，所述第二开孔设置在与所述第一金属层相对的所述绝缘层上。
3.根据权利要求2所述的显示面板，其特征在于，所述第二金属层通过所述第二开孔与所述第一金属层连接。
4.根据权利要求1所述的显示面板，其特征在于，所述半导体层的材料包括氧化铟镓锌、氧化铟锡。
5.一种显示面板的制备方法，其特征在于，包括如下步骤：
S100：提供衬底基板，并在所述衬底基板上制备第一金属层；
S101：对所述第一金属层图案化处理，并在所述第一金属层上沉积半导体层，在所述半导体层上沉积第一光阻层；
S102：对所述显示面板的第二区域进行曝光蚀刻处理，形成图案化膜层结构；
S103：沉积第二金属层，在所述第二金属层上沉积第二光阻层，并进行光罩工艺处理；
S104：在所述第二金属层上制备钝化层，并制备第一开孔；
S105：沉积电极层，并完成所述显示面板的制备。
6.根据权利要求5所述的显示面板的制备方法，其特征在于，所述步骤S102中，采用半透膜光罩蚀刻工艺对所述第二区域内的膜层进行曝光处理。
7.根据权利要求6所述的显示面板的制备方法，其特征在于，还包括如下步骤：采用湿刻工艺对所述半导体层刻蚀，并采用干法蚀刻工艺对所述绝缘层进行刻蚀，同时去除多余的所述第一光阻层。
8.根据权利要求5所述的显示面板的制备方法，其特征在于，在所述第二区域内形成第二开孔，所述第二金属层通过所述第二开孔与所述第一金属层连接。
9.根据权利要求5所述的显示面板的制备方法，其特征在于，所述步骤S104中，在所述显示面板的第一区域内蚀刻形成所述第一开孔。
10.根据权利要求9所述的显示面板的制备方法，其特征在于，所述电极层通过所述第一开孔与所述第二金属层连接。
CN202011135817.1A 2020-10-22 2020-10-22 显示面板及显示面板的制备方法 Active CN112310120B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011135817.1A CN112310120B (zh) 2020-10-22 2020-10-22 显示面板及显示面板的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011135817.1A CN112310120B (zh) 2020-10-22 2020-10-22 显示面板及显示面板的制备方法

Publications (2)

Publication Number Publication Date
CN112310120A true CN112310120A (zh) 2021-02-02
CN112310120B CN112310120B (zh) 2024-01-26

Family

ID=74328418

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011135817.1A Active CN112310120B (zh) 2020-10-22 2020-10-22 显示面板及显示面板的制备方法

Country Status (1)

Country Link
CN (1) CN112310120B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980020646A (ko) * 1996-09-10 1998-06-25 구자홍 액정표시소자 제조방법
WO2013091306A1 (zh) * 2011-12-21 2013-06-27 深圳市华星光电技术有限公司 一种薄膜晶体管基板及其制造方法和液晶显示装置
US20140084292A1 (en) * 2012-09-27 2014-03-27 Apple Inc. Connection to First Metal Layer in Thin Film Transistor Process
WO2015043282A1 (zh) * 2013-09-30 2015-04-02 京东方科技集团股份有限公司 阵列基板及其制造方法和显示装置
WO2017197678A1 (zh) * 2016-05-20 2017-11-23 深圳市华星光电技术有限公司 一种阵列基板及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980020646A (ko) * 1996-09-10 1998-06-25 구자홍 액정표시소자 제조방법
WO2013091306A1 (zh) * 2011-12-21 2013-06-27 深圳市华星光电技术有限公司 一种薄膜晶体管基板及其制造方法和液晶显示装置
US20140084292A1 (en) * 2012-09-27 2014-03-27 Apple Inc. Connection to First Metal Layer in Thin Film Transistor Process
WO2015043282A1 (zh) * 2013-09-30 2015-04-02 京东方科技集团股份有限公司 阵列基板及其制造方法和显示装置
WO2017197678A1 (zh) * 2016-05-20 2017-11-23 深圳市华星光电技术有限公司 一种阵列基板及其制备方法

Also Published As

Publication number Publication date
CN112310120B (zh) 2024-01-26

Similar Documents

Publication Publication Date Title
JP5079392B2 (ja) Ｔｆｔ−ｌｃｄアレイ基板構造及びその製造方法
JP5588740B2 (ja) Ｔｆｔ−ｌｃｄアレイ基板およびその製造方法
KR100865451B1 (ko) 박막 트랜지스터 ｌｃｄ 화소 유닛 및 그 제조방법
US8236628B2 (en) Array substrate and manufacturing method
US8735976B2 (en) TFT-LCD array substrate
JP5804538B2 (ja) フォトレジストの縁部のバリの形成方法とアレイ基板の製造方法
JP5593047B2 (ja) 液晶表示装置のアレイ基板の製造方法
KR101322885B1 (ko) 어레이 기판과 액정 디스플레이
WO2018090482A1 (zh) 阵列基板及其制备方法、显示装置
JP2008010810A (ja) フラットパネルディスプレイに使用される薄膜トランジスタの製造方法
KR101212554B1 (ko) Ｔｆｔ-ｌｃｄ 어레이 기판 및 그 제조 방법
US20140273362A1 (en) Method for manufacturing thin film transistor and array substrate
WO2013181909A1 (zh) 薄膜晶体管和阵列基板及其制造方法
WO2015055054A1 (zh) 阵列基板及其制作方法和显示装置
WO2015100776A1 (zh) 一种液晶显示器的阵列基板的制造方法
WO2017024612A1 (zh) 氧化物半导体tft基板的制作方法及其结构
WO2013181915A1 (zh) Tft阵列基板及其制造方法和显示装置
US7125756B2 (en) Method for fabricating liquid crystal display device
CN107895713B (zh) Tft基板制作方法
CN112310120B (zh) 显示面板及显示面板的制备方法
WO2016011685A1 (zh) 共平面型氧化物半导体tft基板的制作方法
KR100663287B1 (ko) 프린지 필드 구동 액정표시장치의 제조방법
WO2019127797A1 (zh) 阵列基板及其制备方法
JP3857140B2 (ja) 液晶用マトリクス基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant