KR100663287B1 - 프린지 필드 구동 액정표시장치의 제조방법 - Google Patents

프린지 필드 구동 액정표시장치의 제조방법 Download PDF

Info

Publication number
KR100663287B1
KR100663287B1 KR1020000036487A KR20000036487A KR100663287B1 KR 100663287 B1 KR100663287 B1 KR 100663287B1 KR 1020000036487 A KR1020000036487 A KR 1020000036487A KR 20000036487 A KR20000036487 A KR 20000036487A KR 100663287 B1 KR100663287 B1 KR 100663287B1
Authority
KR
South Korea
Prior art keywords
film
metal film
gate
source
patterning
Prior art date
Application number
KR1020000036487A
Other languages
English (en)
Other versions
KR20020002050A (ko
Inventor
민태엽
손곤
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1020000036487A priority Critical patent/KR100663287B1/ko
Publication of KR20020002050A publication Critical patent/KR20020002050A/ko
Application granted granted Critical
Publication of KR100663287B1 publication Critical patent/KR100663287B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 프린지 필드 구동 액정표시장치의 제조방법을 개시하며, 개시된 본 발명의 방법은, 투명성 절연기판 상에 투명 금속막을 증착하는 단계; 상기 투명 금속막을 패터닝하여 카운터 전극을 형성하는 단계; 상기 카운터 전극이 형성된 기판 결과물 상에 소오스/드레인용 금속막과 n+ a-Si막을 차례로 증착하는 단계; 상기 n+ a-Si막 및 소오스/드레인용 금속막을 패터닝하여 오믹 콘택층과 소오스/드레인 전극 및 데이터 라인을 형성하는 단계; 상기 오믹 콘택층과 소오스/드레인 전극 및 데이터 라인이 형성된 기판 결과물 상에 a-Si막, SiNX막 및 게이트용 금속막을 차례로 증착하는 단계; 상기 게이트용 금속막과 SiNX막 및 a-Si막을 패터닝하여 반도체층, 게이트 절연막, 게이트 전극을 포함한 게이트 라인 및 공통전극라인을 형성해서 스태거형 박막 트랜지스터를 구성하는 단계; 상기 스태거형 박막 트랜지스터가 구성된 기판 결과물 상에 보호막을 증착하는 단계; 상기 보호막을 패터닝하여 상기 게이트 라인 또는 공통전극라인을 노출시키는 비아홀을 형성하는 단계; 상기 비아홀이 형성된 보호막 상에 투명 금속막을 증착하는 단계; 및 상기 투명 금속막을 패터닝하여 비아홀을 통해 게이트 라인 또는 공통전극라인과 콘택되는 화소 전극을 형성하는 단계;를 포함하는 것을 특징으로 한다.

Description

프린지 필드 구동 액정표시장치의 제조방법{METHOD FOR FABRICATING FRINGE FIELD SWITCHING MODE LCD}
도 1은 종래 기술에 따라 제작된 프린지 필드 구동 액정표시장치의 하부기판을 도시한 단면도.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 프린지 필드 구동 액정표시장치의 제조방법을 설명하기 위한 각 공정별 단면도.
(도면의 주요 부분에 대한 부호의 설명)
20 : 유리기판 21 : 카운터 전극
22a,22b : 소오스/드레인 전극 23 : 오믹 콘택층
24 : 반도체층 25 : 게이트 절연막
26 : 게이트 전극 27 : 보호막
28 : 화소 전극
본 발명은 프린지 필드 구동 액정표시장치(Fringe Field Switching mode Liquid Crystal Display)의 제조방법에 관한 것으로, 특히, 그 제조비용을 절감할 수 있는 프린지 필드 구동 액정표시장치의 제조방법에 관한 것이다.
프린지 필드 구동 액정표시장치(이하, FFS 모드 LCD)는 IPS(In-Plain Switching) 모드 LCD의 낮은 개구율 및 투과율을 개선시키기 위하여 제안되었고, 이러한 FFS 모드 LCD가 대한민국 특허출원 98-9243호로 출원되었다.
상기 FFS 모드 LCD는 카운터 전극과 화소 전극이 투명 금속막으로 형성되는 것에 의해서 IPS 모드 LCD 보다 향상된 개구율을 가지며, 아울러, 상기 카운터 전극과 화소 전극 사이의 간격이 상부기판과 하부기판 사이의 간격 보다 좁게 형성되는 것에 의해 상기 전극들 사이에서 그들 각각의 상부에 존재하는 액정 분자들까지 모두 동작될 수 있는 프린지 필드가 형성됨으로써 IPS 모드 LCD 보다 향상된 투과율을 갖는다. 또한, 상기 FFS 모드 LCD는 공지된 BCE(Back Channel Etch) 기술을 적용하는 것에 의해서 제조됨으로써 공정 단순화에 따른 제조 비용의 감소를 얻을 수 있다.
도 1은 종래 기술에 따른 FFS 모드 LCD의 하부기판을 도시한 단면도로서, 이를 참조하여 그 제조방법을 설명하면 다음과 같다.
투명성 절연기판, 예컨데, 유리기판(1)이 제공된다. 상기 기판(1) 상에 투명 금속막, 예를들어, ITO 금속막 증착되고, 상기 ITO 금속막이 제1포토리소그라피 공정으로 패터닝되는 것에 의해 카운터 전극(2)이 형성된다. 상기 카운터 전극(2)은 플레이트(plate) 형상으로 형성되며, 빗살(comb) 형상으로 형성될 수도 있다.
상기 카운터 전극(2)이 형성된 기판 결과물 상에 게이트용 금속막이 증착되고, 상기 게이트용 금속막이 제2포토리소그라피 공정으로 패터닝되는 것에 의해서 게이트 전극(3)을 포함한 게이트 라인(도시안됨)과 공통전극라인(도시안됨)이 형성된다. 그 다음, 상기 게이트 전극(3)을 포함한 게이트 라인 및 공통전극라인이 형성된 기판 결과물 상에 게이트 절연막(4)과 a-Si막(5)과 n+ a-Si막(6)이 차례로 증착되고, 상기 n+ a-Si막(6)과 a-Si막(5)이 제3포토리소그라피 공정으로 패터닝되는 것에 의해서 박막 트랜지스터의 액티브 영역이 한정된다.
박막 트랜지스터의 액티브 영역이 한정된 기판 결과물 상에 소오스/드레인용 금속막이 증착되고, 상기 소오스/드레인용 금속막이 제4포토리소그라피 공정으로 패터닝되는 것에 의해 소오스/드레인 전극(7, 8)과 데이터 라인(도시안됨)이 형성되며, 이 결과로, 역스태거형(Inverted staggered) 박막 트랜지스터가 구성된다.
보호막(10)이 상기 단계까지의 결과물 상에 증착되고, 그런다음, 상기 보호막(10)은 상기 소오스 전극(7)의 일부분을 노출시키도록 제5포토리소그라피 공정으로 패터닝된다. 상기 보호막(10) 상에 투명 금속막, 예를들어, ITO 금속막이 증착되고, 그런다음, 상기 ITO 금속막이 제6포토리소그라피 공정으로 패터닝되는 것에 의해서 상기 소오스 전극(7)과 콘택되는 화소 전극(11)이 형성된다. 상기 화소 전극(11)은, 바람직하게, 빗살 형상으로 형성된다.
그러나, BCE 기술을 적용한 종래의 FFS 모드 LCD의 제조방법은, 카운터 전극이 하부기판에 형성되는 것에 기인해서 BCE 기술을 적용한 통상의 LCD의 제조 공정 보다 1회의 포토리소그라피 공정이 더 추가되며, 여기서, 상기 포토리소그라피 공정은 그 자체로 감광막 도포, 노광 및 현상을 통해 감광막 패턴을 형성하는 공정과 상기 감광막 패턴을 식각마스크로 이용해 식각대상층을 식각하는 공정을 포함하며, 또한, 상기 노광 공정은 고가의 노광마스크가 사용되므로, 결과적으로, 종래의 FFS 모드 LCD의 제조방법은 제조 시간 및 비용이 많이 소요되는 문제점이 있다.
또한, 종래의 FFS 모드 LCD의 제조방법은 소오스/드레인 전극을 포함한 데이터 라인을 형성하기 위한 식각시, 소오스/드레인용 금속막과 a-Si막 또는 게이트 절연막용 SiNX간의 식각 선택비로 인하여 건식 식각의 적용이 곤란하므로, 소오스/드레인용 금속막으로서 습식 식각이 가능한 금속막만을 사용해야 하는 바, 상기 소오스/드레인용 금속막의 선택 범위가 좁은 문제점이 있다.
따라서, 상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은, 제조 시간 및 비용을 절감할 수 있고, 아울러, 소오스/드레인용 금속막의 재질 선택의 범위를 높일 수 있는 FFS 모드 LCD의 제조방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 FFS 모드 LCD의 제조방법은, 투명성 절연기판 상에 투명 금속막을 증착하는 단계; 상기 투명 금속막을 패터닝하여 카운터 전극을 형성하는 단계; 상기 카운터 전극이 형성된 기판 결과물 상에 소오스/드레인용 금속막과 n+ a-Si막을 차례로 증착하는 단계; 상기 n+ a-Si막 및 소오스/드레인용 금속막을 패터닝하여 오믹 콘택층과 소오스/드레인 전극 및 데이터 라인을 형성하는 단계; 상기 오믹 콘택층과 소오스/드레인 전극 및 데이터 라인이 형성된 기판 결과물 상에 a-Si막, SiNX막 및 게이트용 금속막을 차례로 증착하는 단계; 상기 게이트용 금속막과 SiNX막 및 a-Si막을 패터닝하여 반도체층, 게이트 절연막, 게이트 전극을 포함한 게이트 라인 및 공통전극라인을 형성해서 스태거형 박막 트랜지스터를 구성하는 단계; 상기 스태거형 박막 트랜지스터가 구성된 기판 결과물 상에 보호막을 증착하는 단계; 상기 보호막을 패터닝하여 상기 게이트 라인 또는 공통전극라인을 노출시키는 비아홀을 형성하는 단계; 상기 비아홀이 형성된 보호막 상에 투명 금속막을 증착하는 단계; 및 상기 투명 금속막을 패터닝하여 비아홀을 통해 게이트 라인 또는 공통전극라인과 콘택되는 화소 전극을 형성하는 단계;를 포함하는 것을 특징으로 한다.
본 발명에 따르면, 5회의 포토리소그라피 공정을 이용하는 바, 종래 보다 제조 시간 및 비용을 낮출 수 있고, 또한, 소오스/드레인 전극을 a-Si막의 하부에 배치시키는 것에 의해서 상기 소오스/드레인용 금속막의 선택 범위를 높일 수 있다.
(실시예)
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 FFS 모드 LCD의 제조방법을 설명하기 위한 각 공정별 단면도로서, 이를 설명하면 다음과 같다.
도 2a를 참조하면, 투명성 절연기판, 예컨데, 유리기판(20) 상에 ITO와 같은 투명 금속막을 증착한 후, 상기 투명 금속막을 제1포토리소그라피 공정을 이용해서 패터닝하여 화소 영역에 해당하는 유리기판 부분 상에 플레이트 형상의 카운터 전극(21)을 형성한다.
도 2b를 참조하면, 카운터 전극(21)이 형성되어진 유리기판(20)의 전체 상부에 소오스/드레인용 금속막과 n+ a-Si막을 차례로 증착한 후, 상기 막들을 제2포토리소그라피 공정을 이용해서 패터닝하여 오믹 콘택층(23)과 소오스/드레인 전극(22a, 22b) 및 데이터 라인(도시안됨)을 형성한다. 이때, 상기 소오스 전극(22a)은 카운터 전극(21)과 콘택되도록 형성한다. 여기서, 상기 소오스/드레인용 금속막으로서는 Mo막, MoW막, 또는, 상하 버퍼층으로서 Mo막 또는 Ti막을 갖는 Al막 중에서 선택되는 하나를 이용한다.
도 2c를 참조하면, 상기 소오스/드레인 전극(22a, 22b) 및 오믹 콘택층(23)이 형성된 기판 결과물 상에 a-Si막과 게이트 절연막용 SiNX막 및 게이트용 금속막을 차례로 증착한다. 여기서, 상기 게이트용 금속막으로서는 Mo막, MoW막, 또는, Mo막과 Al막의 적층막 중에서 선택되는 하나의 막을 이용한다. 그 다음, 상기 게이트용 금속막과 게이트 절연막용 SiNX막 및 a-Si막을 제3포토리소그라피 공정을 이용해서 패터닝하여 게이트 전극(26)을 포함한 게이트 라인(도시안됨)과, 공통전극라인(도시안됨), 게이트 절연막(25) 및 반도체층(24)을 형성하고, 이 결과로서, 스태거형 박막 트랜지스터를 구성한다. 이때, 화소영역 상에 형성된 게이트 절연막용 SiNX막은 제거된다.
상기에서, 소오스/드레인 전극(22a, 22b) 상의 오믹 콘택층(23)은 상기 게이트 전극(26) 및 반도체층(25)을 형성하기 위한 식각시, 상기 소오스/드레인 전극(22a, 22b)의 어택(attack)을 블로킹해주며, 그래서, 상기 식각시에 소오스/드레인 전극(22a, 22b)의 손상은 초래되지 않는다.
도 2d를 참조하면, 상기 스태거형 박막 트랜지스터가 구성된 기판 결과물의 전체 상에 SiNX막 재질의 보호막(27)을 증착한다. 그런다음, 제4포토리소그라피 공정을 이용해서 상기 보호막(27)을 패터닝해서 게이트 라인 또는 공통전극라인, 바람직하게는, 공통전극라인의 일부분을 노출시키는 비아홀(도시안됨)을 형성한다.
도 2e를 참조하면, 상기 보호막(27) 상에 ITO와 같은 투명 금속막을 증착한 후, 상기 투명 금속막을 제5포토리소그라피 공정을 이용해서 패터닝하여 화소 영역에 빗살 형상의 화소 전극(28)을 형성하고, 이 결과로, FFS 모드 LCD의 하부기판을 제조한다.
이후, 공지된 후속 공정을 통해 상부기판을 제작하고, 그리고, 상기 하부기판과 상부기판을 액정층의 개재하에 합착시키는 것에 의해 본 발명에 따른 FFS 모드 LCD의 제조를 완성한다.
상기와 같은 본 발명의 FFS 모드 LCD의 제조방법은 하부기판의 제조시 5회의 포토리소그라피 공정을 행하므로, 종래와 비교해서 1회의 포토리소그라피 공정을 줄일 수 있고, 그래서, 제조 시간을 줄일 수 있음은 물론 고가의 노광마스크를 1장 줄일 수 있으므로 제조 비용 또한 줄일 수 있다.
또한, 본 발명의 제조방법은 소오스/드레인 전극 및 데이터 라인의 형성이 SiNX 재질의 게이트 절연막 및 a-Si막 재질의 반도체층 보다 먼저 수행되는 바, 상기 소오스/드레인 전극 및 데이터 라인의 형성시에 상기 a-Si막 및 SiNX막과의 식각 선택비를 고려하지 않아도 된다. 따라서, 소오스/드레인 전극 및 데이터 라인의 형성시, 습식 식각은 물론, 건식 식각도 적용할 수 있으며, 특히, 그 재질의 선택 범위를 높일 수 있다.
자세하게, 종래의 소오스/드레인 전극 및 데이터 라인은 Mo/Al/Mo의 적층 구조로 이루어지는데, 상기 적층 구조는 습식 식각시의 프로파일(profile)이 불량하고, 특히, 후속 공정에서 ITO 에천트나 세정액에 의해 Al이 어택(attack)되어 데이터 오픈과 같은 불량이 초래된다. 또한, 상기 문제는 Mo/Al/Mo의 적층 구조 대신에 Mo막을 이용하는 것에 의해서 해결될 수 있으리라 예상되지만, 상기 Mo막은 건식 식각시의 프로파일은 양호한 반면, 습식 식각시의 프로파일은 불량하고, 아울러, Mo/Al/Mo의 적층 구조와 마찬가지로 건식 식각이 적용될 경우, 하부의 반도체층과 게이트 절연막과의 식각 선택비가 불량하기 때문에 그 사용하기가 곤란하다.
이에 반해, 본 발명의 제조방법을 적용할 경우, 소오스/드레인 전극 및 데이터 라인이 게이트 절연막 및 반도체층 보다 먼저 형성되는 바, Mo막 또는 MoW막을 소오스/드레인 전극 및 데이터 라인의 재질로서 적용할 수 있고, 특히, 상기 막들에 대한 식각은 건식 식각을 적용함으로써, 양호한 프로파일을 얻을 수 있다. 게다가, 상기 Mo막 또는 MoW막은 ITO 에천트에 의한 어택(attack)에 프리(free)한 금속이므로, 화소 전극을 형성하기 위한 ITO막의 식각시에 데이터 오픈과 같은 불량도 초래되지 않는다.
또한, 본 발명의 제조방법은 상기한 잇점 이외에 화소 영역에서의 게이트 절연막이 제거되기 때문에 카운터 전극과 화소 전극 사이에서 발생되는 전기장의 감소가 적다는 잇점이 있으며, 그리고, 게이트 절연막의 제거로 인해 투과율이 더 향상되어 에너지 소모율이 감소되는 잇점이 있다. 아울러, 채널 식각시의 a-Si막의 데미지(damage)가 없기 때문에 상기 a-Si막의 두께를 낮추어 그 특성을 향상시킬 수 있는 잇점이 있다.
이상에서와 같이, 본 발명은 5회의 포토리소그라피 공정을 통해 FFS 모드 LCD의 하부기판을 제조하는 바, 그 제조 시간 및 비용을 낮출 수 있다.
또한, 스태거형 박막 트랜지스터를 구성하는 것에 기인해서 소오스/드레인 전극을 반도체층 및 게이트 절연막 보다 먼저 형성하는 바, 소오스/드레인용 금속막과 a-Si막 또는 SiNX막간의 식각 선택비를 고려하지 않아도 되며, 그래서, 상기 소오스/드레인용 금속막의 선택 범위를 높일 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (6)

  1. 투명성 절연기판 상에 투명 금속막을 증착하는 단계;
    상기 투명 금속막을 패터닝하여 카운터 전극을 형성하는 단계;
    상기 카운터 전극이 형성된 기판 결과물 상에 소오스/드레인용 금속막과 n+ a-Si막을 차례로 증착하는 단계;
    상기 n+ a-Si막 및 소오스/드레인용 금속막을 패터닝하여 오믹 콘택층과 소오스/드레인 전극 및 데이터 라인을 형성하는 단계;
    상기 오믹 콘택층과 소오스/드레인 전극 및 데이터 라인이 형성된 기판 결과물 상에 a-Si막, SiNX막 및 게이트용 금속막을 차례로 증착하는 단계;
    상기 게이트용 금속막과 SiNX막 및 a-Si막을 패터닝하여 반도체층, 게이트 절연막, 게이트 전극을 포함한 게이트 라인 및 공통전극라인을 형성해서 스태거형 박막 트랜지스터를 구성하는 단계;
    상기 스태거형 박막 트랜지스터가 구성된 기판 결과물 상에 보호막을 증착하는 단계;
    상기 보호막을 패터닝하여 상기 게이트 라인 또는 공통전극라인을 노출시키는 비아홀을 형성하는 단계; 및
    상기 비아홀이 형성된 보호막 상에 투명 금속막을 증착하는 단계; 및
    상기 투명 금속막을 패터닝하여 비아홀을 통해 게이트 라인 또는 공통전극라인과 콘택되는 화소 전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 프린지 필드 구동 액정표시장치의 제조방법.
  2. 삭제
  3. 제 1 항에 있어서, 상기 소오스/드레인용 금속막은 Mo막 또는 MoW막인 것을 특징으로 하는 프린지 필드 구동 액정표시장치의 제조방법.
  4. 제 1 항에 있어서, 상기 소오스/드레인용 금속막은 상하 버퍼층으로서 Mo막 또는 Ti막을 갖는 Al막인 것을 특징으로 하는 프린지 필드 구동 액정표시장치의 제조방법.
  5. 제 1 항에 있어서, 상기 게이트용 금속막은 Mo막, MoW막 및 Mo막과 Al막의 적층막 중에서 선택되는 어느 하나인 것을 특징으로 하는 프린지 필드 구동 액정표시장치의 제조방법.
  6. 제 1 항에 있어서, 상기 게이트 절연막을 형성하기 위한 SiNX막의 패터닝시, 화소 영역에 증착된 SiNX막을 제거하는 것을 특징으로 하는 프린지 필드 구동 액정표시장치의 제조방법.
KR1020000036487A 2000-06-29 2000-06-29 프린지 필드 구동 액정표시장치의 제조방법 KR100663287B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000036487A KR100663287B1 (ko) 2000-06-29 2000-06-29 프린지 필드 구동 액정표시장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000036487A KR100663287B1 (ko) 2000-06-29 2000-06-29 프린지 필드 구동 액정표시장치의 제조방법

Publications (2)

Publication Number Publication Date
KR20020002050A KR20020002050A (ko) 2002-01-09
KR100663287B1 true KR100663287B1 (ko) 2007-01-02

Family

ID=19674822

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000036487A KR100663287B1 (ko) 2000-06-29 2000-06-29 프린지 필드 구동 액정표시장치의 제조방법

Country Status (1)

Country Link
KR (1) KR100663287B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101385744B1 (ko) 2007-12-27 2014-04-17 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이 기판

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101385744B1 (ko) 2007-12-27 2014-04-17 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이 기판

Also Published As

Publication number Publication date
KR20020002050A (ko) 2002-01-09

Similar Documents

Publication Publication Date Title
KR100325079B1 (ko) 고개구율 및 고투과율 액정표시장치의 제조방법
KR100846974B1 (ko) Ｔｆｔ ｌｃｄ 어레이 기판 및 그 제조 방법
KR100937173B1 (ko) 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법
US6562645B2 (en) Method of fabricating fringe field switching mode liquid crystal display
KR101322885B1 (ko) 어레이 기판과 액정 디스플레이
KR101089259B1 (ko) 액정 표시 장치의 어레이 기판의 제조방법
KR100322970B1 (ko) 프린지 필드 구동 액정표시 장치의 제조방법
CN111223815B (zh) 薄膜晶体管阵列基板及其制作方法
KR100322968B1 (ko) 프린지 필드 구동 액정 표시 장치의 제조방법
JP2007334284A (ja) 液晶表示装置用アレイ基板及びその製造方法
KR100325072B1 (ko) 고개구율및고투과율액정표시장치의제조방법
US8003451B2 (en) Method of manufacturing array substrate of liquid crystal display device
KR20070045751A (ko) 포토 마스크
KR100658068B1 (ko) 수직형 박막 트랜지스터 액정표시소자의 제조방법
KR100663287B1 (ko) 프린지 필드 구동 액정표시장치의 제조방법
KR100551725B1 (ko) 고개구율 및 고투과율 액정표시장치의 제조방법
KR100735193B1 (ko) 박막 트랜지스터 액정표시장치 제조 방법 및 그에사용되는 마스크
KR20060123810A (ko) 금속패턴 형성방법 및 이를 이용한 액정표시장치 제조방법
KR100648211B1 (ko) 프린지 필드 구동 액정표시장치 및 그의 제조방법
KR100615438B1 (ko) 액정표시장치용 어레이 기판 제조 방법
KR20010109681A (ko) 프린지 필드 구동 액정 표시장치의 제조방법
KR20070001548A (ko) 액정표시장치용 어레이 기판의 제조방법
KR100507283B1 (ko) 박막트랜지스터 액정표시장치의 제조방법
KR100663288B1 (ko) 박막 트랜지스터 액정표시장치의 제조방법
JPH02214124A (ja) 薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121107

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141118

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151116

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 13