CN112242325A - 裸芯拾取方法 - Google Patents

裸芯拾取方法 Download PDF

Info

Publication number
CN112242325A
CN112242325A CN202010691181.2A CN202010691181A CN112242325A CN 112242325 A CN112242325 A CN 112242325A CN 202010691181 A CN202010691181 A CN 202010691181A CN 112242325 A CN112242325 A CN 112242325A
Authority
CN
China
Prior art keywords
die
array
wafer
width direction
sequentially
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010691181.2A
Other languages
English (en)
Inventor
郑炳浩
金昶振
金应锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semes Co Ltd
Original Assignee
Semes Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semes Co Ltd filed Critical Semes Co Ltd
Publication of CN112242325A publication Critical patent/CN112242325A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67271—Sorting devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Dicing (AREA)

Abstract

本发明公开了一种裸芯拾取方法。裸芯拾取方法用于从包括第一阵列和第二阵列的晶圆拾取裸芯，在第一阵列中，具有长度和宽度的多个裸芯沿宽度方向布置，且在第二阵列中，多个裸芯平行于第一阵列布置并具有大于第一阵列的裸芯数量。所述裸芯拾取方法包括：沿从位于第一阵列的第一端的第一裸芯向位于第一阵列的第二端的第二裸芯的第一宽度方向顺序地拾取第一阵列的裸芯；检测第二阵列中与第二裸芯相邻的第三裸芯；检测位于第二阵列沿第一宽度方向的第二端的第四裸芯；以及沿与第一宽度方向相反的第二宽度方向顺序拾取第二阵列中从第四裸芯到位于第二阵列的第一端的第五裸芯的裸芯。

Description

裸芯拾取方法
技术领域
本发明涉及一种裸芯拾取方法。更具体地，本发明涉及一种从框架晶圆的切割带上拾取裸芯以在裸芯接合工艺中将裸芯接合在诸如印刷电路板(PCB)或引线框架的基板上的方法。
背景技术
通常，通过重复执行一系列制造工艺，可在用作半导体基板的硅晶圆上形成半导体器件。形成于硅晶圆上的半导体器件可通过切割工艺个体化，并可通过裸芯接合工艺接合至基板。
用于执行裸芯接合工艺的装置可包括：用于从晶圆拾取裸芯的拾取模块，以及用于将裸芯接合在基板上的接合模块。晶圆可包括其上附有裸芯的切割带，和其上安装有切割带的圆环形安装框架。拾取模块可包括用于支撑晶圆的晶圆台，用于从切割带上将裸芯一个一个分开的裸芯弹出器，以及用于拾取通过裸芯弹出器从切割带上分离的裸芯的拾取单元。
接合模块可包括用于支撑基板的基板台，用于将裸芯接合在基板上的接合头，以及用于使接合头沿垂直和水平方向移动的头驱动部。具体地，拾取模块可将从晶圆拾取的裸芯转移到裸芯台上，接合模块可从裸芯台拾取裸芯并将该裸芯接合到基板上。
用于检测裸芯的相机单元可设置在晶圆台上方。在将晶圆装载到晶圆台上之后，相机单元可检测裸芯中的一些以用于晶圆的对准。晶圆台可配置为可移动且可旋转的，并且可使用由相机单元检测到的裸芯位置信息来对准晶圆。在对准晶圆之后，可根据预定的拾取顺序依次地检测和拾取裸芯。
图1和2是根据现有技术的裸芯拾取方法的示意图。
参考图1和2，晶圆10可包括以多个行和多个列的形式布置的多个裸芯12。特别地，当诸如显示装置的驱动器IC元件的裸芯12具有相对较大的纵横比，即，与宽度相比，具有相对较长的长度时，晶圆10可包括多个阵列14和16，其中裸芯12沿宽度方向彼此平行地布置。在这种情况下，为了减小拾取裸芯12时晶圆台的移动距离，裸芯12的拾取顺序可沿裸芯12的宽度方向设定。同时，在其上未形成有电路图案的镜像裸芯18可设置在裸芯12的周围，即晶圆10的边缘部分，并且在电气检查过程中确定为有缺陷的缺陷裸芯20可能设置在裸芯12之间。
裸芯12的拾取顺序可以Z字形设定。当拾取阵列14的最后的裸芯12A并检测后续阵列16的第一裸芯12B时，可能难以检测第一裸芯12B，因为第一裸芯12B距最后的裸芯12A相对较远。例如，当后续阵列16中的裸芯数量大于先前阵列14中的裸芯数量时，晶圆10可基于先前给定的地图数据移动，使得后续阵列16中的第一裸芯12B在拾取先前阵列14中的最后的裸芯12B之后被定位在裸芯弹出器上。然而，在拾取裸芯12时，切割带可能发生变形，从而后续阵列16中的第一裸芯12B的位置可能发生改变。而且，出于相同的原因，后续阵列16中的第一裸芯12B可能误检测。例如，后续阵列16中的第二裸芯可能被错误地检测为第一裸芯12B，在这种情况下，在通过接合后续阵列16中的裸芯而制造的半导体器件中可能出现严重的缺陷。
而且，如图2所示，当后续阵列24中的裸芯数量小于先前阵列22中的裸芯数量时，由于后续布置24中的第一裸芯12D距先前布置22中的最后的裸芯12C相对较远，可能难以检测后续阵列24中的第一裸芯12D。
发明内容
本发明的实施例提供了一种裸芯拾取方法，其能够在裸芯接合工艺中容易地检测后续阵列中的第一裸芯。
根据本发明的一个方面，裸芯拾取方法可用来从包括第一阵列和第二阵列的晶圆拾取裸芯，在该第一阵列中，具有长度和宽度的多个裸芯沿宽度方向布置，且在第二阵列中，多个裸芯平行于第一阵列布置并具有大于第一阵列的裸芯数量。裸芯拾取方法可包括：沿从位于第一阵列第一端的第一裸芯向位于第一阵列第二端的第二裸芯的第一宽度方向顺序地拾取第一阵列的裸芯，检测第二阵列中与第二裸芯相邻的第三裸芯，检测位于第二阵列沿第一宽度方向的第二端的第四裸芯，以及沿与第一宽度方向相反的第二宽度方向顺序拾取第二阵列中从第四裸芯到位于第二阵列第一端的第五裸芯的裸芯。
根据本发明的一些实施例，晶圆可包括切割带，其上附着裸芯，并且用于将裸芯与切割带分离的裸芯弹出器可设置在切割带下方。
根据本发明的一些实施例，可在沿第二宽度方向移动晶圆的同时顺序拾取第一阵列的裸芯，使得第一阵列的裸芯顺序位于裸芯弹出器上。
根据本发明的一些实施例，可在沿第一宽度方向移动晶圆的同时顺序拾取第二阵列的裸芯，使得第二阵列的裸芯顺序位于裸芯弹出器上。
根据本发明的一些实施例，用于检测裸芯的相机单元可设置在晶圆上方，并且在每次拾取之前，可由相机单元检测第一阵列的裸芯和第二阵列的裸芯。
根据本发明的一些实施例，裸芯拾取方法还可包括：在检测第三裸芯之后，沿第一宽度方向顺序检测第三裸芯与第四裸芯之间的裸芯。
根据本发明的一些实施例，用于检测裸芯的相机单元可设置在晶圆上方，并且可移动晶圆，使得第三裸芯在第一阵列的裸芯被拾取之后定位于相机单元下方，然后可继续移动晶圆，使得第三裸芯和第四裸芯之间的裸芯顺序地位于相机单元下方。
根据本发明另一方面，裸芯拾取方法可用来从包括第一阵列和第二阵列的晶圆拾取裸芯，在该第一阵列中，具有长度和宽度的多个裸芯沿宽度方向布置，且在该第二阵列，多个裸芯平行于第一阵列布置并具有小于第一阵列的裸芯数量。裸芯拾取方法可包括：沿从位于第一阵列第一端的第一裸芯向位于第一阵列第二端的第四裸芯的第一宽度方向顺序拾取第一阵列中从第一裸芯至第一阵列的第二裸芯的裸芯，其中第一阵列的第二裸芯位于第一阵列的第三裸芯直接前面，第三裸芯与位于第二阵列第二端的第五裸芯相邻；检测第一阵列的第四裸芯；沿与第一宽度方向相反的第二宽度方向顺序拾取第一阵列中从第四裸芯到第三裸芯的剩余裸芯；以及沿第二宽度方向顺序拾取第二阵列中从第五裸芯到位于第二阵列第一端的第六裸芯的裸芯。
根据本发明的一些实施例，晶圆可包括切割带，其上附着裸芯，并且用于将裸芯与切割带分离的裸芯弹出器可设置在切割带下方。
根据本发明的一些实施例，可在沿第二宽度方向移动晶圆的同时顺序拾取第一阵列的裸芯，使得第一阵列的裸芯顺序位于裸芯弹出器上。
根据本发明的一些实施例，可在沿第一宽度方向移动晶圆的同时顺序拾取第一阵列的剩余裸芯，使得第一阵列的剩余裸芯顺序放置在裸芯弹出器上。
根据本发明的一些实施例，可在沿第一宽度方向移动晶圆的同时顺序拾取第二阵列的裸芯，使得第二阵列的裸芯顺序位于裸芯弹出器上。
根据本发明的一些实施例，用于检测裸芯的相机单元可设置在晶圆上方，并且在每次拾取前，可由相机单元检测第一阵列的裸芯和剩余裸芯以及第二阵列的裸芯。
根据本发明的一些实施例，裸芯拾取方法还可包括：在拾取第一阵列的裸芯之后，沿第一宽度方向顺序检测第三裸芯和在第三裸芯与第四裸芯之间的裸芯。
根据本发明的一些实施例，用于检测裸芯的相机单元可设置在晶圆上方，并且可移动晶圆，使得第一阵列中从第三裸芯到第四裸芯的剩余裸芯在拾取第一阵列的裸芯之后顺序地定位于相机单元下方。
本发明的以上概述并不旨在描述本发明每个示出的实施例或每个实施方式。以下的具体实施方式和权利要求更具体地举例说明了这些实施例。
附图说明
结合附图，根据以下描述可更详细地理解本发明的实施例，其中：
图1和图2是根据现有技术的裸芯拾取方法的示意图；
图3是根据本发明实施例的裸芯拾取方法的流程图；
图4是图3中所示的裸芯拾取方法的示意图；
图5是用于执行图3中所示的裸芯拾取方法的裸芯拾取装置的示意图；
图6是根据本发明另一实施例的裸芯拾取方法的流程图；和
图7是图6中所示的裸芯拾取方法的示意图。
尽管各种实施例适于各种修改和替代形式，但是其细节已经通过示例在附图中示出并将详细描述。然而，应理解，本发明并不旨在将要求保护的发明限于所描述的特定实施例。相反，本发明涵盖了落入由权利要求限定的主题的实质和范围内的所有修改、等同形式和替代形式。
具体实施方式
以下，参照附图更详细地描述本发明的实施例。然而，本发明不限于以下描述的实施例，并且可以各种其他形式实现。提供以下实施例并不是为了完全完成本发明，而是为了将本发明的范围充分地传达给本领域技术人员。
在说明书中，当提及一个组件在另一组件或层之上或者连接至另一组件或层时，它可以直接地在另一组件或层之上或直接地连接至另一组件或层，或者也可存在介于中间的组件或层。与此不同，应理解，当提及一个组件直接在另一组件或层之上或者直接连接至另一组件或层时，这意味着不存在介于中间的组件。而且，尽管在本发明的各种实施例中，使用诸如第一、第二和第三的术语来描述各种区域和层，但这些区域和层并不限于这些术语。
下面使用的术语仅用于描述特定实施例，而不是限制本发明。另外，除非本文另外定义，否则包括技术或科学术语在内的所有术语可具有与本领域技术人员通常理解相同的含义。
参照理想实施例的示意图描述了本发明的实施例。因此，根据附图的形式，可预期制造方法和/或允许误差的变化。因此，本发明的实施例并不描述为限于附图中的具体形式或区域，而是包括形式上的偏差。所述区域可以是完全示意性的，并且它们的形式可能不描述或描绘任何给定区域中的准确形式或结构，并且并不旨在限制本发明的范围。
图3是根据本发明实施例的裸芯拾取方法的流程图，图4是图3中所示的裸芯拾取方法的示意图。图5是用于执行图3中所示的裸芯拾取方法的裸芯拾取装置的示意图。
参照图3至图5，根据本发明实施例的裸芯拾取方法可用于在制造半导体器件的裸芯接合工艺中从晶圆30拾取裸芯32。
晶圆30可包括通过切割工艺而个体化的多个裸芯32，并可附着在切割带2上。特别地，裸芯32可以行和列的形式附着在切割带2上，并且切割带2可安装在具有大体圆环形状的安装框架4上。例如，裸芯32可具有长度和宽度，并且可沿宽度方向布置。晶圆30可包括平行于宽度方向，例如沿Y轴方向延伸的多个阵列34和36。特别地，晶圆30可包括具有第一数量裸芯的第一阵列34和具有大于第一数量裸芯的第二数量裸芯的第二阵列36。第一阵列34和第二阵列36可沿裸芯32的长度方向，例如沿X轴方向彼此相邻地布置。而且，晶圆30可包括设置在裸芯32周围(即，在晶圆30的边缘部分)的镜像裸芯38以及在裸芯32间的缺陷裸芯39。
用于拾取裸芯32的裸芯拾取装置100可包括用于支撑晶圆30的晶圆台102。晶圆台102可包括用于支撑切割带2的扩张环104、用于夹持安装框架4的夹具106，以及通过降低夹具106等而使切割带2扩张的夹具驱动部(未示出)。
用于从切割带2将裸芯32一个一个分离的裸芯弹出器110可设置在由晶圆台102支撑的晶圆30的下方。裸芯弹出器110可包括通过向上推动裸芯32而将待拾取的裸芯32从切割带2分离的弹出器构件，并且由裸芯弹出器110分离的裸芯32可由拾取器120拾取。
拾取器120可设置在晶圆30上方以便拾取裸芯32。例如，拾取器120可具有用于真空吸附裸芯32的真空孔，并且可通过拾取器驱动部122沿水平和垂直方向移动。裸芯32可通过拾取器120和拾取器驱动部122在裸芯台(未示出)上转移，然后可通过接合单元(未示出)接合到诸如印刷电路板、引线框架等的基板上。
晶圆台102可通过台驱动部108沿水平方向移动。而且，晶圆台102可通过台驱动部108旋转。台驱动部108可使晶圆台102沿X轴方向和Y轴方向移动，以使晶圆30位置对准，并且可旋转晶圆台102以使晶圆30角度对准。而且，台驱动部分108可沿水平方向移动晶圆台102以检测和拾取裸芯32。
用于检测裸芯32的相机单元130可布置在由晶圆台102支撑的晶圆30上方。相机单元130可通过对裸芯32进行成像来检测待拾取的裸芯32的位置坐标和角度。台驱动部108可使用相机单元130检测到的裸芯32的位置信息来对准晶圆30，从而将裸芯32准确地定位在裸芯弹出器110上。而且，台驱动部108可调整晶圆台102的角度以对准裸芯32的角度。特别地，相机单元130可与裸芯弹出器110同轴地布置，并且可检测位于裸芯弹出器110上的裸芯32。
而且，裸芯拾取装置100可包括控制单元(未示出)，该控制单元用于控制台驱动部108、裸芯弹出器110、拾取器120、拾取器驱动部122、相机单元130等的操作。例如，控制单元可使用相机单元130检测待拾取的裸芯32，并且可使用相机单元130检测到的裸芯32的位置信息来控制台驱动部108的操作，以使裸芯32对准在裸芯弹出器110上。而且，控制单元可控制拾取器120和拾取器驱动部122的操作，以拾取裸芯32。
在下文中，参照附图描述根据本发明实施例的裸芯拾取方法。
在步骤S100中，第一阵列34的裸芯32可沿从位于第一阵列34第一端的第一裸芯32A朝向位于第一阵列34第二端的第二裸芯32B的第一宽度方向从切割带2依次拾取。例如，第一阵列34的裸芯32可沿第一宽度方向，例如沿Y轴正方向顺序地拾取。
具体地，可移动晶圆30使得待拾取的裸芯32定位在裸芯弹出器110上，然后可由相机单元130检测裸芯32。裸芯32的位置可基于相机单元130检测到的位置信息进行校正，然后裸芯32可由裸芯弹出器110和拾取器120拾取。
在拾取裸芯32之后，可移动晶圆30，使得随后的裸芯32位于裸芯弹出器110上。例如，晶圆30可沿与第一宽度方向相反的第二宽度方向移动，例如，沿Y轴负方向移动。在后续的裸芯32位于裸芯弹出器110上之后，可执行后续裸芯32的检测和拾取。如上所述，晶圆30可沿第二宽度方向移动，使得第一阵列34的裸芯32顺序地定位在裸芯弹出器110上，并且第一阵列34的裸芯32可顺序地逐一检测和拾取。
在步骤S110中，可检测第二阵列36中与第二裸芯32B相邻的第三裸芯32C。第三裸芯32C可沿裸芯32的第一长度方向，例如沿X轴正方向邻近第二裸芯32B设置。晶圆30可沿与第一长度方向相反的第二长度方向，例如沿X轴负方向移动，然后第三裸芯32C可由相机单元130检测。
在步骤S120中，可检测位于第二阵列36沿第一宽度方向的第二端的第四裸芯32D。例如，晶圆30可沿第二宽度方向移动，使得第四裸芯32D位于裸芯弹出器110上，并且相机单元130可检测位于裸芯弹出器110上的第四裸芯32D。特别的，尽管未在图中示出，在检测第三裸芯32C之后，可执行沿第一宽度方向依次检测第三裸芯32C和第四裸芯32D之间的裸芯32的步骤。即，从第三裸芯32C至第四裸芯32D，可顺序地进行第二阵列36中沿第一宽度方向的一些裸芯32的裸芯检测。具体地，晶圆30可沿第二宽度方向移动，使得第二阵列36中从第三裸芯32C到第四裸芯32D的一些裸芯32顺序地定位在裸芯弹出器110上，并且相机单元130可顺序地检测位于裸芯弹出器110上的第二阵列36的一些裸芯32。
在步骤S130中，第二阵列36的裸芯32可沿从第四裸芯32D朝向位于第二阵列36第一端的第五裸芯32E的第二宽度方向从切割带2依次拾取。例如，晶圆30可沿第一宽度方向移动，使得第二阵列36的裸芯32顺序地定位在裸芯弹出器110上，于是第二阵列36的裸芯32可顺序地逐一检测并拾取。
同时，在顺序拾取第一阵列34和第二阵列36的裸芯32时当检测到缺陷裸芯39时，可省略缺陷裸芯39的拾取步骤。
根据如上所述的本实施例，在拾取第一阵列34的第二裸芯32B(即，最后的裸芯)之后，可检测第二阵列36中与第二裸芯32B相邻的第三裸芯32C，然后通过顺序地检测从第三裸芯32C到第四裸芯32D的裸芯32，可检测第四裸芯32D，即第二阵列36的第一裸芯。因此，可充分防止第二阵列36的第一裸芯的误检测。
图6是根据本发明另一实施例的裸芯拾取方法的流程图，图7是图6中所示的裸芯拾取方法的示意图。
参照图6和图7，根据本发明另一实施例的裸芯拾取方法可用于在制造半导体器件的裸芯接合工艺中从晶圆40拾取裸芯42。裸芯42可具有长度和宽度，并且可沿宽度方向布置。晶圆40可包括平行于宽度方向，例如沿Y轴方向延伸的多个阵列44和46。特别地，晶圆40可包括具有第一数量裸芯的第一阵列44和具有小于第一数量裸芯的第二数量裸芯的第二阵列46。第一阵列44和第二阵列46可沿裸芯42的长度方向，例如沿X轴方向彼此相邻地布置。而且，晶圆40可包括设置在裸芯42周围，即在晶圆40的边缘部分的镜像裸芯48，以及在裸芯42间的缺陷裸芯49。
根据本发明另一实施例，在步骤S200中，可沿从位于第一阵列44第一端的第一裸芯42A朝向位于第一阵列44第二端的第四裸芯42D的第一宽度方向，例如沿Y轴正方向，从切割带2顺序拾取第一阵列44的一些裸芯42。特别地，从第一裸芯42A到第二裸芯42B的一些裸芯42可顺序地逐一拾取，第二裸芯42B位于第一阵列44中与位于第二阵列46第二端的第五裸芯42E相邻的第三裸芯42C直接前面。具体地，晶圆40可沿与第一宽度方向相反的第二宽度方向，例如沿Y轴负方向移动，使得第一阵列44的一些裸芯42顺序地位于裸芯弹出器110上，并且第一阵列44的一些裸芯42可顺序地逐一检测和拾取。
在步骤S210中，可检测位于第一阵列44沿第一宽度方向的第二端的第四裸芯42D。例如，晶圆40可沿第二宽度方向移动，使得第四裸芯42D位于裸芯弹出器110上，并且相机单元130可检测位于裸芯弹出器110上的第四裸芯42D。特别地，尽管未在附图中示出，在拾取第二裸芯42B之后，可执行顺序检测第三裸芯42C和沿第一宽度方向在第三裸芯42C与第四裸芯42D之间的裸芯42的步骤。即，从第三裸芯42C至第四裸芯42D，可沿第一宽度方向对第一阵列44的剩余裸芯42顺序地执行裸芯检测。具体地，晶圆40可沿第二宽度方向移动，使得第一阵列44中从第三裸芯42C到第四裸芯42D的剩余裸芯42顺序地定位在裸芯弹出器110上，于是相机单元130可顺序地检测位于裸芯弹出器110上的第一阵列44的剩余裸芯42。
在步骤S220中，可沿从第四裸芯42D向第三裸芯42C的第二宽度方向从切割带2顺序地拾取第一阵列44的剩余裸芯42。例如，晶圆40可沿第一宽度方向移动，使得第一阵列44的剩余裸芯42顺序地定位在裸芯弹出器110上，于是第一阵列44的剩余裸芯42可顺序地逐一检测和拾取。
在步骤S230中，可沿从第五裸芯42E朝向位于第二阵列46第一端的第六裸芯42F的第二宽度方向从切割带2顺序地拾取第二阵列46的裸芯42。例如，晶圆40可沿第一宽度方向移动，使得第二阵列46的裸芯42顺序地定位在裸芯弹出器110上，于是第二阵列46的裸芯42可顺序地逐一检测和拾取。
根据如上所述的本实施例，在逐一检测和拾取第一阵列44从第四裸芯42D至第三裸芯42C的剩余裸芯42之后，可检测第二阵列46中沿裸芯42的长度方向与第三裸芯42C相邻的第五裸芯42E。因此，可容易地检测第五裸芯42E，即第二阵列46的第一裸芯，并且可进一步地充分防止第二阵列46的第一裸芯的误检测。
尽管已参考特定实施例描述了裸芯拾取方法，但并不限于此。因此，本领域技术人员应容易理解，在不脱离本发明由所附权利要求限定的实质和范围的情况下，可对其进行各种修改和改变。

Claims (15)

1.一种裸芯拾取方法，用于从包括第一阵列和第二阵列的晶圆拾取裸芯，在所述第一阵列中，具有长度和宽度的多个裸芯沿宽度方向布置，且在所述第二阵列中，多个裸芯平行于所述第一阵列布置并具有大于所述第一阵列的裸芯数量，所述裸芯拾取方法包括：
沿从位于所述第一阵列的第一端的第一裸芯向位于所述第一阵列的第二端的第二裸芯的第一宽度方向顺序地拾取所述第一阵列的裸芯；
检测所述第二阵列中与所述第二裸芯相邻的第三裸芯；
检测位于所述第二阵列沿所述第一宽度方向的第二端的第四裸芯；以及
沿与所述第一宽度方向相反的第二宽度方向顺序地拾取所述第二阵列中从所述第四裸芯到位于所述第二阵列的第一端的第五裸芯的裸芯。
2.根据权利要求1所述的方法，其中所述晶圆包括切割带，所述裸芯附着在所述切割带上，并且
用于将所述裸芯从所述切割带分离的裸芯弹出器设置在所述切割带下方。
3.根据权利要求2所述的方法，其中在沿所述第二宽度方向移动所述晶圆的同时顺序地拾取所述第一阵列的裸芯，使得所述第一阵列的裸芯顺序地位于所述裸芯弹出器上。
4.根据权利要求2所述的方法，其中在沿所述第一宽度方向移动所述晶圆的同时顺序地拾取所述第二阵列的裸芯，使得所述第二阵列的裸芯顺序地位于所述裸芯弹出器上。
5.根据权利要求2所述的方法，其中用于检测所述裸芯的相机单元设置在所述晶圆上方，并且
在每次拾取之前，由所述相机单元检测所述第一阵列的裸芯和所述第二阵列的裸芯。
6.根据权利要求1所述的方法，还包括：在检测所述第三裸芯之后，沿所述第一宽度方向顺序地检测所述第三裸芯与所述第四裸芯之间的裸芯。
7.根据权利要求6所述的方法，其中用于检测所述裸芯的相机单元设置在所述晶圆上方，并且
移动所述晶圆，使得所述第三裸芯在所述第一阵列的裸芯被拾取之后定位于所述相机单元下方，然后移动所述晶圆，使得所述第三裸芯和所述第四裸芯之间的裸芯顺序地位于所述相机单元下方。
8.一种裸芯拾取方法，用于从包括第一阵列和第二阵列的晶圆拾取裸芯，在所述第一阵列中，具有长度和宽度的多个裸芯沿宽度方向布置，且在所述第二阵列中，多个裸芯平行于所述第一阵列布置并具有小于所述第一阵列的裸芯数量，所述裸芯拾取方法包括：
沿从位于所述第一阵列的第一端的第一裸芯向位于所述第一阵列的第二端的第四裸芯的第一宽度方向顺序地拾取所述第一阵列中从所述第一裸芯至所述第一阵列的第二裸芯的裸芯，所述第一阵列的所述第二裸芯位于所述第一阵列的第三裸芯直接前方，所述第三裸芯与位于所述第二阵列的第二端的第五裸芯相邻；
检测所述第一阵列的第四裸芯；
沿与所述第一宽度方向相反的第二宽度方向顺序拾取所述第一阵列中从所述第四裸芯到所述第三裸芯的剩余裸芯；以及
沿所述第二宽度方向顺序拾取所述第二阵列中从所述第五裸芯到位于所述第二阵列的第一端的第六裸芯的裸芯。
9.根据权利要求8所述的方法，其中所述晶圆包括切割带，所述裸芯附着在所述切割带上，并且
用于将所述裸芯从所述切割带分离的裸芯弹出器设置在所述切割带下方。
10.根据权利要求9所述的方法，其中在沿所述第二宽度方向移动所述晶圆的同时顺序地拾取所述第一阵列的裸芯，使得所述第一阵列的裸芯顺序地位于所述裸芯弹出器上。
11.根据权利要求9所述的方法，其中在沿所述第一宽度方向移动所述晶圆的同时顺序拾取所述第一阵列的所述剩余裸芯，使得所述第一阵列的所述剩余裸芯顺序地位于所述裸芯弹出器上。
12.根据权利要求9所述的方法，其中在沿所述第一宽度方向移动所述晶圆的同时顺序地拾取所述第二阵列的裸芯，使得所述第二阵列的裸芯顺序地位于所述裸芯弹出器上。
13.根据权利要求8所述的方法，其中用于检测所述裸芯的相机单元设置在所述晶圆上方，并且
在每次拾取前，由所述相机单元检测所述第一阵列的所述裸芯和所述剩余裸芯以及所述第二阵列的所述裸芯。
14.根据权利要求8所述的方法，还包括：在拾取所述第一阵列的所述裸芯之后，沿所述第一宽度方向顺序地检测所述第三裸芯和在所述第三裸芯与所述第四裸芯之间的裸芯。
15.根据权利要求14所述的方法，其中用于检测所述裸芯的相机单元设置在所述晶圆上方，并且
移动所述晶圆，使得在拾取所述第一阵列的所述裸芯之后，所述第一阵列中从所述第三裸芯到所述第四裸芯的剩余裸芯顺序地位于所述相机单元下方。
CN202010691181.2A 2019-07-18 2020-07-17 裸芯拾取方法 Pending CN112242325A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190086934A KR20210009843A (ko) 2019-07-18 2019-07-18 다이 픽업 방법
KR10-2019-0086934 2019-07-18

Publications (1)

Publication Number Publication Date
CN112242325A true CN112242325A (zh) 2021-01-19

Family

ID=74170636

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010691181.2A Pending CN112242325A (zh) 2019-07-18 2020-07-17 裸芯拾取方法

Country Status (4)

Country Link
US (1) US20210020483A1 (zh)
KR (1) KR20210009843A (zh)
CN (1) CN112242325A (zh)
TW (1) TW202107657A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113851417A (zh) * 2021-09-17 2021-12-28 深圳新益昌科技股份有限公司 一种抓取晶圆的方法和装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023228322A1 (ja) * 2022-05-25 2023-11-30 ヤマハ発動機株式会社 ダイピックアップ方法および装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1700412A (zh) * 2004-05-11 2005-11-23 先进自动器材有限公司 用于半导体芯片分离的装置和方法
JP2010212358A (ja) * 2009-03-09 2010-09-24 Renesas Electronics Corp 半導体装置の製造方法
JP2014096523A (ja) * 2012-11-12 2014-05-22 Canon Machinery Inc ピックアップ方法およびピックアップ装置
CN103946966A (zh) * 2011-11-18 2014-07-23 富士机械制造株式会社 晶圆关联数据管理方法及晶圆关联数据生成装置
KR20180124585A (ko) * 2017-05-12 2018-11-21 세메스 주식회사 다이 픽업을 위한 정렬 좌표 설정 방법 및 이를 이용하는 다이 픽업 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG54995A1 (en) * 1996-01-31 1998-12-21 Texas Instr Singapore Pet Ltd Method and apparatus for aligning the position of die on a wafer table
US6380000B1 (en) * 1999-10-19 2002-04-30 Texas Instruments Incorporated Automatic recovery for die bonder wafer table wafermap operations
JP3784671B2 (ja) * 2001-07-23 2006-06-14 シャープ株式会社 半導体装置の製造方法
US6773543B2 (en) * 2002-05-07 2004-08-10 Delaware Capital Formation, Inc. Method and apparatus for the multiplexed acquisition of a bare die from a wafer
US6861608B2 (en) * 2002-05-31 2005-03-01 Texas Instruments Incorporated Process and system to package residual quantities of wafer level packages
KR101132141B1 (ko) 2006-03-03 2012-03-29 삼성테크윈 주식회사 다이 픽업위치 보정방법
JP2009064938A (ja) * 2007-09-06 2009-03-26 Shinkawa Ltd 半導体ダイのピックアップ装置及びピックアップ方法
JP5123357B2 (ja) * 2010-06-17 2013-01-23 株式会社日立ハイテクインスツルメンツ ダイボンダ及びピックアップ装置
JP5805411B2 (ja) * 2011-03-23 2015-11-04 ファスフォードテクノロジ株式会社 ダイボンダのピックアップ方法およびダイボンダ
US9229058B2 (en) * 2012-06-27 2016-01-05 Texas Instruments Incorporated Die attach pick error detection
JP6055239B2 (ja) * 2012-08-29 2016-12-27 ファスフォードテクノロジ株式会社 ダイボンディング装置並びにダイピックアップ装置及びダイピックアップ方法
KR20170008464A (ko) 2015-07-14 2017-01-24 세메스 주식회사 다이 픽업 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1700412A (zh) * 2004-05-11 2005-11-23 先进自动器材有限公司 用于半导体芯片分离的装置和方法
JP2010212358A (ja) * 2009-03-09 2010-09-24 Renesas Electronics Corp 半導体装置の製造方法
CN103946966A (zh) * 2011-11-18 2014-07-23 富士机械制造株式会社 晶圆关联数据管理方法及晶圆关联数据生成装置
JP2014096523A (ja) * 2012-11-12 2014-05-22 Canon Machinery Inc ピックアップ方法およびピックアップ装置
KR20180124585A (ko) * 2017-05-12 2018-11-21 세메스 주식회사 다이 픽업을 위한 정렬 좌표 설정 방법 및 이를 이용하는 다이 픽업 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113851417A (zh) * 2021-09-17 2021-12-28 深圳新益昌科技股份有限公司 一种抓取晶圆的方法和装置

Also Published As

Publication number Publication date
TW202107657A (zh) 2021-02-16
US20210020483A1 (en) 2021-01-21
KR20210009843A (ko) 2021-01-27

Similar Documents

Publication Publication Date Title
JP5771623B2 (ja) ビジョンシステムを含むウェハハンドラ
JP2009516921A (ja) 回転式のチップ取り付け
CN108364880B (zh) 半导体制造装置及半导体器件的制造方法
CN112242325A (zh) 裸芯拾取方法
TWI720891B (zh) 晶片封裝的檢測系統以及晶片封裝的檢測方法
JP2013004794A (ja) 半導体チップのピックアップ装置、ピックアップ方法、ダイボンディング装置、ダイボンディング方法、半導体装置の製造方法
JP6818608B2 (ja) ダイボンディング装置および半導体装置の製造方法
EP2059112B1 (en) Electronic component taking out apparatus, surface mounting apparatus and method for taking out electronic component
JP2004241604A (ja) ダイボンディング方法及び装置
KR100235929B1 (ko) 반도체 칩의 픽업 방법 및 장치
KR20180124585A (ko) 다이 픽업을 위한 정렬 좌표 설정 방법 및 이를 이용하는 다이 픽업 방법
US10784130B2 (en) Bonding apparatus
CN107452641B (zh) 从晶圆上拾取裸芯的方法
JPWO2013108366A1 (ja) 電子部品移送装置および電子部品移送方法
CN108878315B (zh) 检查顶针的方法
JP5297913B2 (ja) 実装機
CN110556312B (zh) 晶粒接合方法
KR20220081143A (ko) 반도체 제조 장치, 이를 이용하는 캐리어 위치 판독 방법 및 반도체 다이의 부착 방법
KR102654727B1 (ko) 다이 본딩 방법 및 다이 본딩 장치
JPH08261736A (ja) 半導体挿入抜取装置
KR20200093177A (ko) 다이 본딩 장치
CN117524945B (zh) 一种扩膜后晶圆检查测试一体机及检查方法
KR20110069214A (ko) 웨이퍼의 위치 확인 방법 및 이를 이용한 반도체 칩 분리 방법
JP2013197278A (ja) 半導体製造装置
JP6073654B2 (ja) ピックアップ方法およびピックアップ装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination