TWI720891B - 晶片封裝的檢測系統以及晶片封裝的檢測方法 - Google Patents

晶片封裝的檢測系統以及晶片封裝的檢測方法 Download PDF

Info

Publication number
TWI720891B
TWI720891B TW109116344A TW109116344A TWI720891B TW I720891 B TWI720891 B TW I720891B TW 109116344 A TW109116344 A TW 109116344A TW 109116344 A TW109116344 A TW 109116344A TW I720891 B TWI720891 B TW I720891B
Authority
TW
Taiwan
Prior art keywords
chip
packages
chip packages
inspection
adjacent
Prior art date
Application number
TW109116344A
Other languages
English (en)
Other versions
TW202145393A (zh
Inventor
蔡俊嚴
郭育丞
Original Assignee
聯詠科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯詠科技股份有限公司 filed Critical 聯詠科技股份有限公司
Priority to TW109116344A priority Critical patent/TWI720891B/zh
Priority to CN202010552585.3A priority patent/CN113690159A/zh
Application granted granted Critical
Publication of TWI720891B publication Critical patent/TWI720891B/zh
Publication of TW202145393A publication Critical patent/TW202145393A/zh

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67288Monitoring of warpage, curvature, damage, defects or the like
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

一種晶片封裝的檢測系統包括輸送模組、影像擷取模組、檢測模組以及處理器。輸送模組用以沿輸送路徑輸送多個晶片封裝,以使所述多個晶片封裝依序通過所述輸送路徑上的攝像區以及檢測區。影像擷取模組設置於所述攝像區並移動於所述攝像區內以擷取位在所述攝像區內的所述多個晶片封裝中的至少兩相鄰晶片封裝的多個影像。檢測模組設置於所述檢測區,以對所述多個晶片封裝進行晶片檢測。處理器耦接所述影像擷取模組以及所述檢測模組,以依據所述多個影像決定是否對所述至少兩相鄰晶片封裝並行檢測。一種檢測方法也被提出。

Description

晶片封裝的檢測系統以及晶片封裝的檢測方法
本發明是有關於一種檢測系統以及檢測方法,且特別是有關於一種晶片封裝的檢測系統以及晶片封裝的檢測方法。
在半導體製程中,往往會因為一些無法避免的原因而生成細小的微粒或缺陷,而隨著半導體製程中元件尺寸的不斷縮小與電路密集度的不斷提高,這些極微小的缺陷或微粒對積體電路品質的影響也日趨嚴重,因此為維持產品品質的穩定,通常在進行各項半導體製程的同時,亦須針對所生產的半導體元件進行缺陷檢測,以根據檢測的結果來分析造成這些缺陷的根本原因,之後才能進一步通過製程參數的調整來避免或減少缺陷的產生,以達到提升半導體製程良率以及可靠度的目的。
本發明提供一種晶片封裝的檢測系統以及晶片封裝的檢測方法,其可提升晶片檢測的良率以及效率。
本發明的一種晶片封裝的檢測系統包括輸送模組、影像擷取模組、檢測模組以及處理器。輸送模組用以沿輸送路徑輸送多個晶片封裝,以使所述多個晶片封裝依序通過所述輸送路徑上的攝像區以及檢測區。影像擷取模組設置於所述攝像區並移動於所述攝像區內以擷取位在所述攝像區內的所述多個晶片封裝中的至少兩相鄰晶片封裝的多個影像。檢測模組設置於所述檢測區,以對所述多個晶片封裝進行晶片檢測。處理器耦接所述影像擷取模組以及所述檢測模組,以依據所述多個影像決定是否對所述至少兩相鄰晶片封裝並行晶片檢測。
在本發明的一實施例中,所述的晶片封裝的檢測系統更包括固定基座,設置於所述影像擷取模組下方,以固定輸送至所述影像擷取模組下方的所述多個晶片封裝。
在本發明的一實施例中,所述的固定基座為真空吸附基座,以真空吸附輸送至所述影像擷取模組下方的所述多個晶片封裝。
在本發明的一實施例中,所述的攝像區位於所述輸送路徑的起點與所述檢測區之間。
在本發明的一實施例中,所述的晶片封裝的檢測系統更包括設置於所述攝像區的滑軌,且所述影像擷取模組設置於所述滑軌上以沿著所述滑軌移動。
在本發明的一實施例中,所述的多個晶片封裝彼此連接而形成封裝捲帶結構,且所述多個晶片封裝中的每一個包括薄膜、設置於所述薄膜上的晶片以及設置於所述薄膜上以電性連接所述晶片的線路圖案。
在本發明的一實施例中,所述的多個攝像點對應於所述至少兩相鄰晶片封裝的交界處、所述晶片上方及/或所述線路圖案的相對兩外緣。
本發明的一種晶片封裝的檢測方法包括下列步驟。沿輸送路徑輸送多個晶片封裝,以使所述多個晶片封裝依序通過所述輸送路徑上的攝像區以及檢測區。對位在所述攝像區內的所述多個晶片封裝中的至少兩相鄰晶片封裝擷取多個影像。依據所述多個影像決定是否對所述至少兩相鄰晶片封裝並行晶片檢測。
在本發明的一實施例中,所述的處理器依據所述多個影像得到所述至少兩相鄰晶片封裝的量測資訊。
在本發明的一實施例中,所述的量測資訊包括所述至少兩相鄰晶片封裝的外引腳之間的最短距離,當所述量測資訊大於預設值時,所述處理器決定對所述至少兩相鄰晶片封裝中的一個晶片封裝進行晶片檢測。
在本發明的一實施例中,所述的量測資訊包括所述至少兩相鄰晶片封裝的外引腳之間的最短距離,當所述量測資訊小於或等於預設值時,所述處理器決定對所述至少兩相鄰晶片封裝並行晶片檢測。
在本發明的一實施例中,所述的量測資訊包括各所述至少兩相鄰晶片封裝的外引腳的佈線區的寬度,且所述檢測方法更包括儲存及/或顯示所述量測資訊。
在本發明的一實施例中,所述的處理器依據所述多個影像得到各所述至少兩相鄰晶片封裝是否具有晶片,當所述至少兩相鄰晶片封裝皆具有晶片時,所述處理器決定對所述至少兩相鄰晶片封裝並行晶片檢測。
在本發明的一實施例中,所述的處理器依據所述多個影像得到各所述至少兩相鄰晶片封裝是否具有晶片,當所述至少兩相鄰晶片封裝中的一個晶片封裝具有晶片時,所述處理器決定對所述一個晶片封裝進行晶片檢測。
基於上述,本實施例的檢測系統以及檢測方法利用可移動的影像擷取裝置來對位在攝像區內的至少兩相鄰晶片封裝擷取多個影像,並依據所述多個影像決定是否同時對所述至少兩相鄰晶片封裝進行晶片檢測,如此,本實施例的檢測系統以及檢測方法可有效提高單位時間內的檢測效率,更可避免在有製程嚴重誤差的情況下同時對多個晶片封裝進行檢測而導致錯誤的結果,因而可提升晶片封裝的檢測良率。
有關本發明之前述及其他技術內容、特點與功效,在以下配合參考圖式之各實施例的詳細說明中,將可清楚的呈現。以下實施例中所提到的方向用語,例如:「上」、「下」、「前」、「後」、「左」、「右」等,僅是參考附加圖式的方向。因此,使用的方向用語是用來說明,而並非用來限制本發明。並且,在下列各實施例中,相同或相似的元件將採用相同或相似的標號。
圖1是依照本發明的一實施例的一種晶片封裝的檢測系統的示意圖。圖2是依照本發明的一實施例的一種影像擷取模組的示意圖。請同時參照圖1及圖2,在某些實施例中,晶片封裝的檢測系統100用於依序對多個晶片封裝210進行晶片檢測。晶片封裝的檢測系統100可包括輸送模組110、影像擷取模組120、檢測模組130以及處理器140。在本實施例中,多個晶片封裝210可彼此連接而形成如圖2所示的封裝捲帶結構200。也就是說,本實施例可例如採用捲帶自動接合封裝技術而將多個晶片封裝於可撓性薄膜基材上,以形成具有彼此連接的多個晶片封裝210的封裝捲帶結構200。捲帶自動接合封裝技術可包括薄膜覆晶(Chip On Film, COF)封裝、捲帶承載封裝(Tape Carrier Package, TCP)等。在本實施例中,晶片封裝210可為薄膜覆晶封裝,但並不以此為限。如此配置,輸送模組110可包括多個滾輪112,以利用滾輪112輸送多個晶片封裝210。換句話說,輸送模組110可利用設置於輸送路徑TP上的滾輪112而沿著輸送路徑TP輸送封裝捲帶結構200,以使封裝捲帶結構200上的多個晶片封裝210依序通過輸送路徑TP上的攝像區R1以及檢測區R2。檢測模組130設置於檢測區R2,以依序對多個晶片封裝210進行晶片檢測。在某些實施例中,攝像區R1位於輸送路徑TP的起點與檢測區R2之間,也就是說,多個晶片封裝210會依序先經過攝像區R1以進行攝像,再經過檢測區R2以進行晶片檢測。
在某些實施例中,影像擷取模組120設置於輸送路徑TP的攝像區R1,並經配置以移動於攝像區R1內的多個攝像點(例如圖3所示的攝像點P1、P2、P3)之間,以擷取位在攝像區R1內的多個晶片封裝210中的至少兩相鄰晶片封裝(例如晶片封裝210a、210b)的多個影像。在某些實施例中,檢測系統100更可包括固定基座160,其設置於影像擷取模組120的下方,以固定輸送至影像擷取模組120下方的多個晶片封裝210。
舉例而言,固定基座160可為真空吸附基座,其經配置以真空吸附輸送至影像擷取模組120下方的多個晶片封裝210a、210b。在某些實施例中,固定基座160可利用吸力吸附位於其上的晶片封裝210a、210b。具體而言,固定基座160的頂部可貼附塑膠墊,而固定基座160的底部可設有通氣槽,其可與吸氣裝置相接。固定基座124的上表面可布列有細小且與通氣槽連通的吸氣孔,故當啟動吸氣裝置時,即可以使各吸氣孔產生吸力,將位於影像擷取模組120下方的晶片封裝210a、210b吸附於固定基座160上。然而,本實施例並不以此為限,在其他實施例中,固定基座160可以任何適合的方式暫時固定晶片封裝210a、210b。
在某些實施例中,檢測系統100更包括設置於攝像區R1的移動機構150。影像擷取模組120設置於移動機構150上而可移動於所述多個攝像點之間,以擷取位在攝像區R1內的晶片封裝210中的至少兩相鄰晶片封裝210a、210b的多個影像。舉例而言,移動機構150可包括滑軌,影像擷取模組120設置於滑軌上,以沿著滑軌移動於多個攝像點之間。具體來說,移動機構150可為三軸滑軌,以使影像擷取模組120可沿著移動機構150在X軸、Y軸、Z軸等三個軸向上自由滑動。在本實施例中,除了控制Z軸方向移動(朝遠離或靠近固定基座160的方向移動)的滑軌之外,其他滑軌(X軸及Y軸滑軌)可例如平行於固定基座160的上表面(或是晶片封裝210a、210b的上表面)設置,以使影像擷取模組120可沿著平行於固定基座160的上表面的平面移動,以擷取位在所述攝像區R1內的兩相鄰晶片封裝210a、210b的多個影像。
圖3是依照本發明的一實施例的一種晶片封裝的上視示意圖。圖4是依照本發明的一實施例的一種影像擷取模組於攝像點所拍攝的晶片封裝的示意圖。請同時參照圖3及圖4,在某些實施例中,封裝捲帶結構200可包括多個晶片封裝(圖3僅繪示晶片封裝210a、210b、210c,但不限於此),其中,各個晶片封裝可包括晶片214,其電性連接於表面形成有線路圖案的可撓性薄膜基材212上。晶片214可例如為顯示面板的驅動晶片,但本實施例並不以此為限。在某些實施例中,線路圖案包含內引腳(inner lead)及外引腳(outer lead),這些引腳的內端電性連接晶片214之電性端點(例如:凸塊)。本實施例可例如透過熱壓合將晶片214上的凸塊與可撓性薄膜基材上的內引腳接合。在本實施例中,封裝捲帶結構200的可撓性薄膜基材上設置有外引腳(例如圖4所示的外引腳216a、216b),其中,外引腳的一端(例如216b)可與顯示面板的玻璃基板接合,外引腳的另一端(例如216a)則可與控制訊號的印刷電路板(PCB)接合。
在這樣的結構配置下,當晶片封裝210a、210b沿著輸送路徑TP輸送至影像擷取模組120下方時,影像擷取模組120即可對位在此攝像區R1內的晶片封裝210a、210b擷取多個影像。處理器140耦接影像擷取模組120以及檢測模組130,以依據影像擷取模組120拍攝的多個影像決定是否對晶片封裝210a、210b並行晶片檢測,也就是同時對晶片封裝210a、210b進行晶片檢測。進一步而言,處理器140可依據影像擷取模組120拍攝的影像而得到晶片封裝210a、210b的至少一個量測資訊,並可據此決定檢測模組130是否要對兩相鄰的晶片封裝210a、210b並行晶片檢測。
圖5是依照本發明的一實施例的一種晶片封裝的檢測方法的流程示意圖。請同時參照圖3至圖5,在某些實施例中,使用上述的檢測系統100來進行晶片檢測的檢測方法可包括下列步驟。執行步驟S110,沿輸送路徑TP依序輸送多個晶片封裝210。接著,執行步驟S120,對被輸送至攝像區R1內的兩相鄰晶片封裝210a、210b擷取多個影像。舉例而言,在本實施例中,影像擷取模組120可分別於攝像點P1、P2對晶片封裝210a、210b進行拍攝,以擷取如圖4所示的影像M1、M2。在某些實施例中,攝像點P1、P2的位置可在檢測流程開始前設定好。在本實施例中,攝像點P1、P2可對應於兩相鄰晶片封裝210a、210b的交界處L1。也就是說,影像擷取模組120可分別於兩相鄰晶片封裝210a、210b的交界處L1的相對兩端進行拍攝,以得到如圖4所示的影像M1、M2。
在此須說明的是,影像擷取模組120對不同組的晶片封裝的移動及拍攝順序可不同(相反),以節省晶片封裝的移動行程。舉例來說,在擷取晶片封裝210a、210b的影像時,影像擷取模組120可先移動至攝像點P1進行拍攝,以擷取影像M1,再移動至攝像點P2進行拍攝,以擷取影像M2。接著,輸送模組110繼續輸送下一組兩相鄰的晶片封裝(例如接續在晶片封裝210a、210b之後的兩相鄰晶片封裝)至攝像區R1,此時影像擷取模組120還停留在攝像點P2的位置,故可先在攝像點P2進行拍攝,之後再移動至攝像點P1進行拍攝。
接著,執行步驟S130,處理器140依據影像M1、M2得到兩相鄰晶片封裝210a、210b的至少一量測資訊。在某些實施例中,處理器140可包括影像處理單元,以對影像M1、M2進行分析而得到欲求的量測資訊。在本實施例中,量測資訊可包括兩相鄰晶片封裝210a、210b的外引腳216a、216b之間的最短距離D1。
接著,執行步驟S130,處理器140判斷此量測資訊(例如最短距離D1)是否大於一預設值。在某些實施例中,此預設值可在檢測流程開始前設定好,並在得到量測資訊後與預設值進行比較。
一般而言,為了提高單位時間內的效率,以實現低投入、高產出的效果,檢測模組130通常是採用並行測試(multi-site parallel test)的方法,以一次對多個晶片封裝210並行進行晶片檢測。也就是說,檢測模組130可對被輸送至檢測區R2的至少兩相鄰晶片封裝(例如晶片封裝210a、210b)同時進行晶片檢測。然而,晶片封裝在製作過程中或多或少會產生製程誤差或缺失,例如兩相鄰晶片封裝的其中之一的晶片及其線路圖案(包括外引腳)偏移,因而導致檢測模組130在並行多個晶片封裝210a、210b的晶片檢測時,會產生錯誤的結果。
有鑒於此,本實施例依據影像M1、M2而得到兩相鄰晶片封裝210a、210b的外引腳216a、216b之間的最短距離D1,若此兩相鄰晶片封裝210a、210b的外引腳216a、216b之間的最短距離D1大於此預設值,則代表晶片封裝210a、210b的其中之一的晶片及其線路圖案(包括外引腳)偏移過大,此時,執行步驟S160,處理器140決定並控制檢測模組130對兩相鄰晶片封裝210a、210b中的一個進行晶片檢測。具體而言,處理器140控制檢測模組130進行單一晶片檢測,也就是一次只對一個晶片封裝(210a或210b)進行晶片檢測。例如是先對晶片封裝210a進行晶片檢測,之後再對晶片封裝210b進行晶片檢測,以避免在有製程嚴重誤差的情況下同時對多個晶片封裝進行檢測而導致錯誤的結果。
若此兩相鄰晶片封裝210a、210b的外引腳216a、216b之間的最短距離D1不大於(即,小於或等於)此預設值,也就是說晶片封裝210a、210b沒有製程誤差或是製程誤差在可接受範圍內,則執行步驟S150,處理器140決定並控制檢測模組130對兩相鄰晶片封裝210a、210b並行晶片檢測。也就是說,處理器140可控制檢測模組130依預設的作法同時對晶片封裝210a、210b進行晶片檢測(multi-site),以提高單位時間內的檢測效率。
在兩相鄰晶片封裝210a、210b皆被輸送至檢測區R2的檢測模組130進行晶片檢測後(並行/同時檢測或一個一個地檢測),執行步驟S170,處理器140判斷晶片封裝210a、210b是否為最後一組晶片封裝,若是,則可結束檢測流程。若否,則執行步驟S180,處理器140控制輸送模組110繼續輸送封裝捲帶結構200,以將下一組晶片封裝(接續於晶片封裝210a、210b之後的兩相鄰的晶片封裝)移至攝像區R1,以對下一組晶片封裝重覆步驟S120至S170,直到最後一組晶片封裝完成晶片檢測為止。
如此配置,本實施例的檢測系統以及檢測方法可有效提高單位時間內的檢測效率,更可避免在有製程嚴重誤差的情況下同時對多個晶片封裝進行檢測而導致錯誤的結果,因而可提升晶片封裝的檢測良率。
圖6是依照本發明的一實施例的一種晶片封裝的檢測方法的流程示意圖。在此必須說明的是,本實施例的晶片封裝的檢測方法及其使用的檢測系統100與圖5的晶片封裝的檢測方法及其使用的檢測系統100相似,因此,本實施例沿用前述實施例的元件標號與部分內容,其中採用相同的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例,本實施例不再重複贅述。以下將針對本實施例的晶片封裝的檢測方法與圖5的晶片封裝的檢測方法的差異做說明。
請同時參照圖3、圖4以及圖6,本實施例的晶片檢測的檢測方法的前兩個步驟(S210、S220)及後三個步驟(S250、S260、S270)分別與圖5的檢測方法的前兩個步驟(S110、S120)及後三個步驟(S170、S180、S190)大致相同。惟在本實施例中,影像擷取模組120可分別在攝像點P1、P2、P3、P4對晶片封裝210a、210b、210c進行拍攝。在本實施例中,攝像點P1、P2可對應於兩相鄰晶片封裝210a、210b的交界處L1的相對兩端,而攝像點P3、P4則可對應於兩相鄰晶片封裝210b、210c的交界處的相對兩端,因此,影像擷取模組120可擷取到對應於攝像點P1、P2、P3、P4的四個影像(在攝像點P1、P2的影像即為影像M1、M2)。
接著,執行步驟S230,處理器140依據上述影像得到晶片封裝210a、210b的量測資訊。在本實施例中,量測資訊可包括各個晶片封裝210a、210b的外引腳216a、216b的佈線區的寬度D2。具體而言,依據在攝像點P1、P2所擷取到的如圖4所示的影像M1、M2,處理器140可得到晶片封裝210a的外引腳216a的佈線區的寬度D2,同理可知,依據在攝像點P3、P4所擷取到的影像,處理器140可得到晶片封裝210b的外引腳的佈線區的寬度。
接著,執行步驟S240,儲存及/或顯示上述量測資訊。在某些實施例中,檢測系統100也可利用影像擷取模組120來取得各個晶片封裝的某些量測資訊,以提供給後續使用者知悉。舉例來說,檢測系統100也可利用影像擷取模組120來取得各個晶片封裝的外引腳的佈線區的寬度,以供後續執行外引腳接合(outer lead bonding)製程的技術人員知悉。在本實施例中,檢測系統100可包括儲存裝置,以儲存上述量測資訊(例如各個晶片封裝的外引腳的佈線區的寬度)。此外,在某些實施例中,檢測系統100還可包括顯示裝置,以例如透過人機顯示介面等方式顯示上述量測資訊(例如各個晶片封裝的外引腳的佈線區的寬度)。在某些實施例中,若上述量測資訊大於或小於特定預設值,檢測系統100也可據此發出警示。
圖7是依照本發明的一實施例的一種晶片封裝的檢測方法的流程示意圖。在此必須說明的是,本實施例的晶片封裝的檢測方法及其使用的檢測系統100與圖5及圖6的晶片封裝的檢測方法及其使用的檢測系統100相似,因此,本實施例沿用前述實施例的元件標號與部分內容,其中採用相同的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例,本實施例不再重複贅述。以下將針對本實施例的晶片封裝的檢測方法與圖5及圖6的晶片封裝的檢測方法的差異做說明。
本實施例的檢測方法可以說是圖5及圖6的檢測方法的整合,其中,本實施例的晶片檢測的檢測方法的前兩個步驟(S310、S320)及後三個步驟(S380、S390、S400)分別與圖5的檢測方法的前兩個步驟(S110、S120)及後三個步驟(S170、S180、S190)大致相同。惟在本實施例中,影像擷取模組120可分別在攝像點P1、P2、P3、P4、P5、P6對晶片封裝210a、210b、210c進行拍攝。在本實施例中,攝像點P1、P2可對應於兩相鄰晶片封裝210a、210b的交界處L1的相對兩端,以拍攝晶片封裝210a、210b的交界處;攝像點P3、P4可對應於兩相鄰晶片封裝210b、210c的交界處的相對兩端,以拍攝晶片封裝210b、210c的交界處;攝像點P5、P6則可分別位於兩相鄰晶片封裝210a、210b的晶片(正)上方,以拍攝晶片封裝210a、210b的晶片。因此,影像擷取模組120可擷取到對應於攝像點P1、P2、P3、P4、P5、P6的多個(例如六個)影像。
接著,執行步驟S330,處理器140依據上述影像得到兩相鄰晶片封裝210a、210b的量測資訊。在本實施例中,依據攝像點P1、P2所拍攝的影像而得到的量測資訊可包括兩相鄰晶片封裝210a、210b的外引腳216a、216b之間的最短距離D1以及各個晶片封裝210a/210b的外引腳216a、216b的佈線區的寬度D2。依據攝像點P3、P4所拍攝的影像而得到的量測資訊可包括兩相鄰晶片封裝210b、210c的外引腳之間的最短距離以及各個晶片封裝210b/210c的外引腳的佈線區的寬度。依據攝像點P5、P6所拍攝的影像而得到的量測資訊可包括兩相鄰晶片封裝210a、210b是否具有晶片。
接著,執行步驟S340,儲存及/或顯示上述量測資訊。在某些實施例中,檢測系統100可利用儲存裝置儲存上述量測資訊(例如各個晶片封裝的外引腳的佈線區的寬度)。此外,在某些實施例中,檢測系統100還可利用顯示裝置以例如透過人機顯示介面等方式顯示上述量測資訊(例如各個晶片封裝的外引腳的佈線區的寬度)。在某些實施例中,若上述量測資訊大於或小於特定預設值,檢測系統100也可據此發出警示。
在本實施例中,由攝像點P6所拍攝的影像可得到晶片封裝210b不具有晶片的訊息,因此,處理器140便可據此決定不對晶片封裝210b進行晶片檢測,而僅對具有晶片214a的晶片封裝210a進行晶片檢測。當位在攝像區R1的兩相鄰晶片封裝皆具有晶片時,處理器140可決定並控制檢測模組130(同時)對兩相鄰晶片封裝並行晶片檢測。
若在兩相鄰晶片封裝210a、210b皆具有晶片的情況下,可接續執行步驟S350,處理器140判斷量測資訊(例如兩相鄰晶片封裝210a、210b的外引腳216a、216b之間的最短距離D1及兩相鄰晶片封裝210b、210c的外引腳之間的最短距離)是否大於預設值。若上述的量測資訊大於此預設值,則代表晶片封裝的其中之一的晶片及其線路圖案(包括外引腳)偏移過大,此時,執行步驟S370,處理器140決定並控制檢測模組130對兩相鄰晶片封裝中的一個進行晶片檢測。具體而言,處理器140控制檢測模組130進行單一晶片檢測,也就是一次只對一個晶片封裝(210a或210b)進行晶片檢測。例如是先對晶片封裝210a進行晶片檢測,之後再對晶片封裝210b進行晶片檢測,以避免在有製程嚴重誤差的情況下同時對多個晶片封裝進行檢測而導致錯誤的結果。
若此兩相鄰晶片封裝210a、210b的外引腳216a、216b之間的最短距離D1不大於(即,小於或等於)此預設值,也就是說晶片封裝210a、210b沒有製程誤差或是製程誤差在可接受範圍內,則執行步驟S360,處理器140決定並控制檢測模組130對兩相鄰晶片封裝210a、210b並行晶片檢測。也就是說,處理器140可控制檢測模組130依預設的作法同時對晶片封裝210a、210b進行晶片檢測(multi-site),以提高單位時間內的檢測效率。
綜上所述,本實施例的檢測系統以及檢測方法利用可移動的影像擷取裝置來對位在攝像區內的至少兩相鄰晶片封裝擷取多個影像,並依據所述多個影像決定是否同時對所述至少兩相鄰晶片封裝進行晶片檢測,如此,本實施例的檢測系統以及檢測方法可有效提高單位時間內的檢測效率,更可避免在有製程嚴重誤差的情況下同時對多個晶片封裝進行檢測而導致錯誤的結果,因而可提升晶片封裝的檢測良率。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100:檢測系統 110:輸送模組 112:滾輪 120:影像擷取模組 130:檢測模組 140:處理器 160:固定基座 150:移動機構 200:封裝捲帶結構 210、210a、210b、210c:晶片封裝 212:可撓性薄膜基材 214、214a、214c:晶片 216a、216b:外引腳 D1:最短距離 D2:寬度 L1:交界處 M1、M2:影像 P1、P2、P3、P4、P5、P6:攝像點 R1:攝像區 R2:檢測區 TP:輸送路徑
圖1是依照本發明的一實施例的一種晶片封裝的檢測系統的示意圖。 圖2是依照本發明的一實施例的一種影像擷取模組的示意圖。 圖3是依照本發明的一實施例的一種晶片封裝的上視示意圖。 圖4是依照本發明的一實施例的一種影像擷取模組於攝像點所拍攝的晶片封裝的示意圖。 圖5是依照本發明的一實施例的一種晶片封裝的檢測方法的流程示意圖。 圖6是依照本發明的一實施例的一種晶片封裝的檢測方法的流程示意圖。 圖7是依照本發明的一實施例的一種晶片封裝的檢測方法的流程示意圖。
100:檢測系統
110:輸送模組
112:滾輪
120:影像擷取模組
130:檢測模組
140:處理器
160:固定基座
200:封裝捲帶結構
R1:攝像區
R2:檢測區
TP:輸送路徑

Claims (14)

  1. 一種晶片封裝的檢測系統,包括:輸送模組,用以沿輸送路徑輸送多個晶片封裝,以使所述多個晶片封裝依序通過所述輸送路徑上的攝像區以及檢測區;影像擷取模組,設置於所述攝像區並經配置以移動於所述攝像區內的多個攝像點之間,以擷取位在所述攝像區內的所述多個晶片封裝中的至少兩相鄰晶片封裝的多個影像;檢測模組,設置於所述檢測區,以對所述多個晶片封裝進行晶片檢測;以及處理器,耦接所述影像擷取模組以及所述檢測模組,經配置以依據所述多個影像決定是否對所述至少兩相鄰晶片封裝並行晶片檢測。
  2. 如請求項1所述的晶片封裝的檢測系統,更包括固定基座,設置於所述影像擷取模組下方,以固定輸送至所述影像擷取模組下方的所述多個晶片封裝。
  3. 如請求項2所述的晶片封裝的檢測系統,其中所述固定基座為真空吸附基座,以真空吸附輸送至所述影像擷取模組下方的所述多個晶片封裝。
  4. 如請求項1所述的晶片封裝的檢測系統,其中所述攝像區位於所述輸送路徑的起點與所述檢測區之間。
  5. 如請求項1所述的晶片封裝的檢測系統,更包括設置於所述攝像區的移動機構,且所述影像擷取模組設置於所述移動機構上以移動於所述多個攝像點之間。
  6. 如請求項1所述的晶片封裝的檢測系統,其中所述多個晶片封裝彼此連接而形成封裝捲帶結構,且所述多個晶片封裝中的每一個包括可撓性薄膜基材、設置於所述可撓性薄膜基材上的晶片以及設置於所述可撓性薄膜基材上以電性連接所述晶片的線路圖案。
  7. 如請求項6所述的晶片封裝的檢測系統,其中所述多個攝像點對應於所述至少兩相鄰晶片封裝的交界處及/或所述晶片上方。
  8. 一種晶片封裝的檢測方法,包括:沿輸送路徑輸送多個晶片封裝,以使所述多個晶片封裝依序通過所述輸送路徑上的攝像區以及檢測區;對位在所述攝像區內的所述多個晶片封裝中的至少兩相鄰晶片封裝擷取多個影像;處理器依據所述多個影像決定是否對所述至少兩相鄰晶片封裝並行晶片檢測。
  9. 如請求項8所述的晶片封裝的檢測方法,其中所述處理器依據所述多個影像得到所述至少兩相鄰晶片封裝的量測資訊。
  10. 如請求項9所述的晶片封裝的檢測方法,其中所述量測資訊包括所述至少兩相鄰晶片封裝的外引腳之間的最短距離,當所述量測資訊大於預設值時,所述處理器決定對所述至少兩相鄰晶片封裝中的一個晶片封裝進行晶片檢測。
  11. 如請求項9所述的晶片封裝的檢測方法,其中所述量測資訊包括所述至少兩相鄰晶片封裝的外引腳之間的最短距離,當所述量測資訊小於或等於預設值時,所述處理器決定對所述至少兩相鄰晶片封裝並行晶片檢測。
  12. 如請求項9所述的晶片封裝的檢測方法,其中所述量測資訊包括各所述至少兩相鄰晶片封裝的外引腳的佈線區的寬度,且所述檢測方法更包括儲存及/或顯示所述量測資訊。
  13. 如請求項8所述的晶片封裝的檢測方法,其中所述處理器依據所述多個影像得到各所述至少兩相鄰晶片封裝是否具有晶片,當所述至少兩相鄰晶片封裝皆具有晶片時,所述處理器決定對所述至少兩相鄰晶片封裝並行晶片檢測。
  14. 如請求項8所述的晶片封裝的檢測方法,其中所述處理器依據所述多個影像得到各所述至少兩相鄰晶片封裝是否具有晶片,當所述至少兩相鄰晶片封裝中的一個晶片封裝具有晶片時,所述處理器決定對所述一個晶片封裝進行晶片檢測。
TW109116344A 2020-05-18 2020-05-18 晶片封裝的檢測系統以及晶片封裝的檢測方法 TWI720891B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109116344A TWI720891B (zh) 2020-05-18 2020-05-18 晶片封裝的檢測系統以及晶片封裝的檢測方法
CN202010552585.3A CN113690159A (zh) 2020-05-18 2020-06-17 芯片封装件的检测***以及芯片封装件的检测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109116344A TWI720891B (zh) 2020-05-18 2020-05-18 晶片封裝的檢測系統以及晶片封裝的檢測方法

Publications (2)

Publication Number Publication Date
TWI720891B true TWI720891B (zh) 2021-03-01
TW202145393A TW202145393A (zh) 2021-12-01

Family

ID=76035838

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109116344A TWI720891B (zh) 2020-05-18 2020-05-18 晶片封裝的檢測系統以及晶片封裝的檢測方法

Country Status (2)

Country Link
CN (1) CN113690159A (zh)
TW (1) TWI720891B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115910828B (zh) * 2022-11-24 2023-10-13 徐州市沂芯微电子有限公司 一种具有防掉落功能的芯片封装检测机
CN115973494B (zh) * 2023-03-22 2023-05-26 盐城市昊芯科技有限公司 一种芯片卷带上料装置
CN117334612B (zh) * 2023-12-01 2024-02-23 上海威固信息技术股份有限公司 一种基于模块化设计的芯片封装方法以及***

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050184376A1 (en) * 2004-02-19 2005-08-25 Salmon Peter C. System in package
TW201727248A (zh) * 2016-01-21 2017-08-01 旺矽科技股份有限公司 晶粒檢測裝置及晶粒傳送方法
TW201812945A (zh) * 2016-07-04 2018-04-01 三星電子股份有限公司 檢測方法、檢測系統以及使用其製造半導體封裝的方法
US20180151247A1 (en) * 2016-11-30 2018-05-31 Renesas Electronics Corporation Semiconductor device and semiconductor integrated system
US20180158799A1 (en) * 2016-12-06 2018-06-07 Samsung Electronics Co., Ltd. Multi-chip package capable of testing internal signal lines
TW201907245A (zh) * 2017-05-08 2019-02-16 荷蘭商Asml荷蘭公司 量測結構之方法、檢測設備、微影系統及器件製造方法
TW201921172A (zh) * 2016-12-15 2019-06-01 荷蘭商Asml荷蘭公司 量測結構之方法、檢測設備、微影系統及器件製造方法
TW201931205A (zh) * 2017-12-29 2019-08-01 香港商阿里巴巴集團服務有限公司 通行檢測方法、裝置以及系統
TW201945720A (zh) * 2018-03-09 2019-12-01 美商克萊譚克公司 檢測位於具有非重複特徵的背景中之晶粒重複程式化缺陷
TW202008276A (zh) * 2018-07-27 2020-02-16 香港商阿里巴巴集團服務有限公司 檢測方法及裝置、電腦設備及儲存媒體

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050184376A1 (en) * 2004-02-19 2005-08-25 Salmon Peter C. System in package
TW201727248A (zh) * 2016-01-21 2017-08-01 旺矽科技股份有限公司 晶粒檢測裝置及晶粒傳送方法
TW201812945A (zh) * 2016-07-04 2018-04-01 三星電子股份有限公司 檢測方法、檢測系統以及使用其製造半導體封裝的方法
US20180151247A1 (en) * 2016-11-30 2018-05-31 Renesas Electronics Corporation Semiconductor device and semiconductor integrated system
US20180158799A1 (en) * 2016-12-06 2018-06-07 Samsung Electronics Co., Ltd. Multi-chip package capable of testing internal signal lines
TW201921172A (zh) * 2016-12-15 2019-06-01 荷蘭商Asml荷蘭公司 量測結構之方法、檢測設備、微影系統及器件製造方法
TW201907245A (zh) * 2017-05-08 2019-02-16 荷蘭商Asml荷蘭公司 量測結構之方法、檢測設備、微影系統及器件製造方法
TW201931205A (zh) * 2017-12-29 2019-08-01 香港商阿里巴巴集團服務有限公司 通行檢測方法、裝置以及系統
TW201945720A (zh) * 2018-03-09 2019-12-01 美商克萊譚克公司 檢測位於具有非重複特徵的背景中之晶粒重複程式化缺陷
TW202008276A (zh) * 2018-07-27 2020-02-16 香港商阿里巴巴集團服務有限公司 檢測方法及裝置、電腦設備及儲存媒體

Also Published As

Publication number Publication date
TW202145393A (zh) 2021-12-01
CN113690159A (zh) 2021-11-23

Similar Documents

Publication Publication Date Title
TWI720891B (zh) 晶片封裝的檢測系統以及晶片封裝的檢測方法
JP7102271B2 (ja) 半導体製造装置および半導体装置の製造方法
KR102534983B1 (ko) 전자 부품의 자세 검출 장치 및 자세 검출 방법
KR20150007215A (ko) 접합 장치, 접합 시스템, 접합 방법 및 컴퓨터 기억 매체
JP2018120983A (ja) 半導体製造装置および半導体装置の製造方法
KR100867107B1 (ko) 반도체 제조장비용 픽앤플레이스장치의 패키지 보정방법
JP4917071B2 (ja) ヘッド配置決定方法およびプログラム
KR100591951B1 (ko) 다이본딩 방법 및 장치
JP2012248728A (ja) ダイボンダ及びボンディング方法
TW202107657A (zh) 晶片拾取方法
JP4999502B2 (ja) 部品移載装置及び表面実装機
JP2587998B2 (ja) 外観検査装置
KR101745883B1 (ko) 인쇄회로기판의 광학 검사 장치 및 방법
JP2008153458A (ja) 電子部品の移載装置及び表面実装機
KR101122240B1 (ko) 반도체 패키지 가공을 위한 레이저 빔 조사 위치 보정방법
KR102304880B1 (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
KR100819796B1 (ko) 반도체패키지의 분류방법
KR101806335B1 (ko) 기판 검사 장치 및 방법
JPWO2019012576A1 (ja) 撮像装置、表面実装機及び検査装置
JP4298462B2 (ja) 部品認識装置、部品認識方法、表面実装機および部品試験装置
KR101551351B1 (ko) 엘이디 리드프레임 검사 방법
JP4509537B2 (ja) 部品認識装置、表面実装機および部品試験装置
JP2013197278A (ja) 半導体製造装置
JP3177083B2 (ja) 自動組立・実装装置及びその方法
JP6660440B1 (ja) バーンインテスト用電子部品検査システム