CN112242169B - 一种调整采样相位的方法及串行闪存控制器 - Google Patents

一种调整采样相位的方法及串行闪存控制器 Download PDF

Info

Publication number
CN112242169B
CN112242169B CN201910640015.7A CN201910640015A CN112242169B CN 112242169 B CN112242169 B CN 112242169B CN 201910640015 A CN201910640015 A CN 201910640015A CN 112242169 B CN112242169 B CN 112242169B
Authority
CN
China
Prior art keywords
signal
delay
phase difference
clock signal
data signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910640015.7A
Other languages
English (en)
Other versions
CN112242169A (zh
Inventor
华杰
李明扬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Jiekai Technology Co ltd
Original Assignee
Wuhan Jiekai Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Jiekai Technology Co ltd filed Critical Wuhan Jiekai Technology Co ltd
Priority to CN201910640015.7A priority Critical patent/CN112242169B/zh
Publication of CN112242169A publication Critical patent/CN112242169A/zh
Application granted granted Critical
Publication of CN112242169B publication Critical patent/CN112242169B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0818—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter comprising coarse and fine delay or phase-shifting means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Information Transfer Systems (AREA)
  • Read Only Memory (AREA)
  • Dram (AREA)

Abstract

本申请公开了一种调整采样相位的方法及串行闪存控制器，该串行闪存控制器包括处理通路，处理通路包括延迟电路，延迟电路中的寄存器接收相位差调整信号；延迟电路中的调整延迟电路与寄存器连接，根据相位差调整信号对随路时钟信号或第一数据信号进行延迟，以使得随路时钟信号与第一数据信号的相位差在第一预设范围以内；调整延迟电路包括多个串联的子延迟电路，子延迟电路的延迟时间为第一时间，随路时钟信号与第一数据信号的初始相位差为第二时间，预设数量与第一时间以及第二时间相关联。通过上述方式，本申请能够调整随路时钟信号与第一数据信号的相位差，实现对第一数据信号的准确采样，实现数据信号的稳定传输。

Description

一种调整采样相位的方法及串行闪存控制器
技术领域
本申请涉及电子技术领域，具体涉及一种调整采样相位的方法及串行闪存控制器。
背景技术
在利用串行闪存控制器通过串行外设接口(SPI，Serial Peripheral Interface)总线实现对外部串行闪存芯片的访问时，由于环境温度及工作电压的变化，微控制单元(MCU，Microcontroller Unit)芯片内部及串行闪存芯片内部的路径延迟变化明显。此外，SPI总线中不同信号线的印刷线路板(PCB，Printed Circuit Board)走线延迟也可能不一致。
SPI总线中的总线主输出/从输入(MOSI，Master Output/Slave Input)信号到达外部串行闪存芯片时，由于信号延迟的存在，难以在最佳采样位置被随路时钟采样，此外，总线主输入/从输出(MISO，Master Input/Slave Output)MISO信号在随路时钟的驱动下由外部串行闪存芯片发送回控制器时，也可能出现采样点错误的问题。
本申请的发明人在长期研发中发现，利用串行闪存控制器实现外部串行闪存芯片访问时，如果由于环境温度、工作电压变化或者PCB总线延迟不一致而出现SPI总线时序不满足的情况，常用做法是通过降低SPI总线的频率，以性能下降为条件换取功能的正确。通过降低SPI总线频率，即降低串行闪存的访问速度，虽然正常功能可以实现，但是牺牲了性能，可能不能满足一些应用的速度需求。
发明内容
本申请主要解决的问题是提供一种调整采样相位的方法及串行闪存控制器，能够调整随路时钟信号与第一数据信号的相位差，实现对第一数据信号的准确采样，实现数据信号的稳定传输。
为解决上述技术问题，本申请采用的另一技术方案是提供：一种串行闪存控制器，该串行闪存控制器包括处理通路，处理通路包括延迟电路，延迟电路包括：寄存器和调整延迟电路，寄存器用于接收相位差调整信号；调整延迟电路与寄存器连接，用于根据相位差调整信号对随路时钟信号或第一数据信号进行延迟，以使得随路时钟信号与第一数据信号的相位差在第一预设范围以内；其中，调整延迟电路包括多个串联的子延迟电路，每个子延迟电路对应的延迟时间为第一时间，随路时钟信号与第一数据信号之间的初始相位差为第二时间，相位差调整信号用于指示随路时钟信号或第一数据信号经过预设数量个子延迟电路，预设数量与第一时间以及第二时间相关联。
为解决上述技术问题，本申请采用的技术方案是提供：一种调整采样相位的方法，该方法应用于串行闪存控制器，串行闪存控制器包括处理通路，处理通路包括延迟电路，延迟电路包括寄存器以及与寄存器连接的调整延迟电路，该方法包括：寄存器接收相位差调整信号；调整延迟电路根据相位差调整信号对随路时钟信号或第一数据信号进行延迟，以使得经过延迟的随路时钟信号与第一数据信号的相位差在第一预设范围以内；其中，调整延迟电路包括多个串联的子延迟电路，每个子延迟电路对应的延迟时间为第一时间，随路时钟信号与第一数据信号之间的初始相位差为第二时间，相位差调整信号用于指示随路时钟信号或第一数据信号经过预设数量个子延迟电路，预设数量与第一时间以及第二时间相关联。
通过上述方案，本申请的有益效果是：利用寄存器接收相位差调整信号，调整延迟电路根据该相位差调整信号调整随路时钟信号或第一数据信号的延迟时间，从而使得随路时钟信号与第一数据信号的相位差在第一预设范围以内；能够调整随路时钟信号与第一数据信号的相位差，实现在随路时钟信号的有效边沿对第一数据信号进行准确地采样，从而实现数据信号的稳定传输。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
图1是本申请提供的串行闪存控制器一实施例的结构示意图；
图2是本申请提供的串行闪存控制器另一实施例的结构示意图；
图3是本申请提供的串行闪存控制器另一实施例中延迟电路的结构示意图；
图4是本申请提供的串行闪存控制器又一实施例的结构示意图；
图5是本申请提供的随路时钟信号与MOSI信号的时序示意图；
图6是本申请提供的第二时钟信号与MISO信号的时序示意图；
图7是本申请提供的调整采样相位的方法一实施例的流程示意图；
图8是本申请提供的调整采样相位的方法另一实施例的流程示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
参阅图1，图1是本申请提供的串行闪存控制器一实施例的结构示意图，该串行闪存控制器包括处理通路10，处理通路10包括延迟电路11，延迟电路11包括：寄存器111与调整延迟电路112。
寄存器111用于接收相位差调整信号，该相位差调整信号用于指示随路时钟信号或第一数据信号经过预设数量个子延迟电路1121；该相位差调整信号可由操作人员输入的调整指令产生，操作人员经过测量获取随路时钟信号与第一数据信号之间的相位差，根据随路时钟信号和第一数据信号之间的相位差进行相关操作，使得寄存器111接收到相位差调整信号。
调整延迟电路112与寄存器111连接，其用于根据相位差调整信号对随路时钟信号或第一数据信号进行延迟，以使得随路时钟信号与第一数据信号的相位差在第一预设范围以内，该第一预设范围越小越好，可以为包括0°的相位差范围，比如0°～10°；具体地，当随路时钟信号滞后第一数据信号时，调整延迟电路112根据相位差调整信号对第一数据信号进行延迟，使得随路时钟信号与经过延迟的第一数据信号的相位差在第一预设范围以内；当第一数据信号滞后随路时钟信号时，调整延迟电路112根据相位差调整信号对随路时钟信号进行延迟，使得经过延迟的随路时钟信号与第一数据信号的相位差在第一预设范围以内。
调整延迟电路112包括多个串联的子延迟电路1121，每个子延迟电路1121对应的延迟时间为第一时间，随路时钟信号与第一数据信号之间的初始相位差为第二时间，预设数量与第一时间以及第二时间相关联；具体地，预设数量可为第二时间与第一时间的比值。
区别于现有技术，本实施例提供了一种串行闪存控制器，调整延迟电路112根据寄存器111获取到的相位差调整信号调整随路时钟信号或第一数据信号的延迟时间，将随路时钟信号与第一数据信号的相位差控制在第一预设范围以内；能够调整随路时钟信号与第一数据信号的相位差，实现在随路时钟信号的有效边沿对第一数据信号进行准确地采样，从而实现数据信号的稳定传输。
参阅图2，图2是本申请提供的串行闪存控制器另一实施例的结构示意图，该串行闪存控制器还包括：时钟源21，处理通路包括：第一通路22以及第二通路23，延迟电路包括第一延迟电路221和第二延迟电路231。
时钟源21用于产生标准时钟信号，此外，还可以利用高速时钟产生不同相位的时钟信号。
第一通路22与时钟源21连接，用于根据标准时钟信号生成随路时钟信号，并将随路时钟信号传输至外部设备(图中未示出)，随路时钟信号为时钟信号被延迟第一预设延迟时间后的信号，第一预设延迟时间包括标准时钟信号传输至外部设备的时间。
进一步地，第一通路22包括：第一延迟电路221，第一延迟电路221与时钟源21连接，用于接收第一相位差调整信号，并根据第一相位差调整信号将随路时钟信号延迟第三预设延迟时间，其中，第三预设延迟时间为第二预设延迟时间与第一预设延迟时间的差值，第二预设延迟时间包括待发送数据信号传输至外部设备的时间。
第二通路23与时钟源21连接，用于根据待发送数据信号生成第一数据信号，并将第一数据信号发送至外部设备；第一数据信号与待发送数据信号包含的信息相同，第一数据信号为待发送数据信号被延迟第二预设延迟时间后的信号。
进一步地，第二通路23包括：第二延迟电路231和第一触发器232，第二延迟电路231用于接收第二相位差调整信号，并根据第二相位差调整信号将第一数据信号延迟第四预设延迟时间，第四预设延迟时间为第一预设延迟时间与第二预设延迟时间的差值。
第一触发器232分别与时钟源21以及第二延迟电路231连接，其用于根据第一时钟信号与待发送数据信号生成第一数据信号，其中，第一时钟信号为标准时钟信号被延迟第五预设延迟时间后的信号。
寄存器包括第一寄存器2211和第二寄存器2311，调整延迟电路包括第一调整延迟电路2212和第二调整延迟电路2312；第一延迟电路221包括第一寄存器2211和第一调整延迟电路2212，第一调整延迟电路2212包括多个串联的第一子延迟电路22121；第二延迟电路231包括第二寄存器2311和第二调整延迟电路2312，第二调整延迟电路2312包括多个串联的第二子延迟电路23121。
第一相位差调整信号用于指示随路时钟信号经过预设数量个第一子延迟电路22121，其中，预设数量为第三预设延迟时间与第一时间的比值；第二相位差调整信号用于指示第一数据信号经过预设数量个第二子延迟电路23121，其中，预设数量为第四预设延迟时间与第一时间的比值。
请继续参阅图2，串行闪存控制器还包括第三通路24，第三通路24与时钟源21连接，第三通路24包括互相连接的第三延迟电路241和第二触发器242。
第三延迟电路241分别与第二触发器242以及时钟源21连接，其包括互相连接的第三寄存器2411和第三调整延迟电路2412；第三寄存器2411用于接收第三相位差调整信号，第三调整延迟电路2412用于根据第三相位差调整信号对第二时钟信号进行延迟，以使得经过延迟的待接收数据信号与延迟后的第二时钟信号的相位差在第二预设范围以内；其中，第二预设范围可以与第一预设范围相同，第二时钟信号为将标准时钟信号延迟第六预设延迟时间后的信号。
第二触发器242用于接收外部设备发送的待接收数据信号，并根据延迟后的第二时钟信号和待接收数据信号生成第二数据信号。
进一步地，第三调整延迟电路2412包括多个串联的第三子延迟电路24121，第三相位差调整信号用于指示待接收数据信号经过预设数量个第三子延迟电路24121。
在一具体的实施例中，如图3所示，每个延迟电路还包括选择器，每个子延迟电路的输出端与选择器连接，选择器与寄存器连接，寄存器可接收相位差调整信号，选择器用于根据寄存器的输出，确定所连接的子延迟电路的数量。
每个子延迟电路的延迟值在同一种条件下(温度或电压相同情况下)基本相同，子延迟电路是由一定数量及类型的电路单元组成的，如反相器或缓冲器(图中未示出)等。通过配置相应的寄存器，可以选择信号经过的子延迟电路的个数，从而实现不同的延迟值设定。当寄存器配置值为0时，表示不经过任何子延迟电路，延迟电路(包括第一延迟电路221至第三延迟电路241)具有最小延迟值，寄存器配置值越大，信号经过的子延迟电路个数越多，相应的延迟电路的延迟值也越大。
对于每个子延迟电路来说，温度越高，延迟值越大，电压越高，延迟值越小。当温度最高，电压最低时，子延迟电路具有最大的延迟值；当温度最低，电压最高时，子延迟电路具有最小的延迟值。
基于各个子延迟电路对于温度和电压的敏感性，通常会使用STA(Static TimingAnalysis，静态时序分析)分析得到最大延迟值、典型延迟值和最小延迟值。
本实施例通过第一延迟电路221和第二延迟电路231调整随路时钟信号与第一数据信号之间的相位差，从而使得在随路时钟信号的上升沿对第一数据信号进行采样，并利用第三延迟电路241根据随路时钟信号来调整第二时钟信号的延迟时间，使得能够在延迟后的第二时钟信号的上升沿对待接收数据信号进行采样，从而实现数据信号的稳定传输。
在一具体的实施例中，如图4所示，时钟源21用于产生标准时钟信号CLK，其还可用于生成所需要的其他时钟信号，随路时钟信号SCK比标准时钟信号CLK的延迟时间为T1_A+T2_A+T3_A+T4_A，其中，第一延迟电路221产生的延迟时间为T2_A。MOSI信号是由串行闪存控制器20发送至串行闪存芯片25的数据信号，该MOSI信号是由第一时钟信号CLK1驱动的D触发器232产生的，在不考虑延迟因素情况下，第一时钟信号CLK1与标准时钟信号CLK的相位关系固定。
第一延迟电路221和第二延迟电路231的延迟时间T2_A和T2_B的选择原则是在随路时钟信号SCK和MOSI信号之间的延迟差值最小的情况下尽可能选择T2_A的值较小的延迟值。
外部的串行闪存芯片25利用随路时钟信号时钟的上升沿采样MOSI信号线，为了达到最佳的抗干扰性以及最快的传输速度，随路时钟信号的上升沿应处于MOSI信号线数据的中间位置，如图5所示。
为了实现最优采样，不同延迟之间的关系需要满足下列公式：
T1_A+T2_A+T3_A+T4_A＝T1_B+T2_B+T3_B+T4_B+Tdq
其中，Tdq是D触发器232的延迟，Tdq通常很小，可以选择性忽略。PCB延迟时间T4_A和T4_B为在PCB设计完成后，可以根据PCB的走线长度以及介电常数估算得到，T1_A、T3_A、T1_B及T3_B的值可以通过STA分析得到。
当外部串行闪存芯片25收到随路时钟信号时钟SCK后，经过一定的处理延迟，将MISO信号发送至串行闪存控制器20，串行闪存控制器20利用由标准时钟信号CLK生成的采样时钟第二时钟信号对MISO信号进行采样。
与MOSI信号类似，为了达到最佳的抗干扰性以及最快的传输速度，第二时钟信号的上升沿应处于MISO信号线的中间位置，如图6所示。
为了实现最优采样，不同延迟之间的关系需要满足下列公式：
T1_A+T2_A+T3_A+T4_A+Tproc+T4_C+T3_C＝T1_C+T2_C-TSCK/2
式中，Tproc是外部串行闪存芯片25的处理时间，通常可从数据手册中得到；PCB延迟时钟T4_C可以根据PCB板的走线长度以及介电常数估算得到，T1_C、T2_C及T3_C的值可以通过STA分析得到。
基于随路时钟信号SCK和MOSI信号的关系，已经得到了第一延迟电路221的延迟值T2_A，那么再根据上式，则可以计算得到第三延迟电路241的延迟值T2_C。
由上述分析可知，通过引入3个延迟电路，可以保证MOSI信号和MISO信号始终在最优采样点被采样，本实施例提供的串行闪存控制器20可应用于利用SPI总线实现串行闪存访问的集成电路中。
在不同环境温度及工作电压情况下，为了保证串行闪存访问的速度不受影响，在串行闪存控制器20中的随路时钟信号SCK和MOSI信号的通路上***延迟电路，从而改变随路时钟信号SCK和MOSI信号达到外部串行闪存芯片25相应端口的延迟差。此外，还通过***第三延迟电路241以调整MISO信号的采样时钟相位，保证MISO信号一定可以被正确采样。此外每一个延迟电路的延迟值都可以通过独立的寄存器选择，可以综合考虑当前的SPI总线速度、环境温度、工作电压和PCB走线，从而选择最合适的延迟值。
参阅图1和图7，图7是本申请提供的调整采样相位的方法一实施例的流程示意图，该方法应用于串行闪存控制器，该串行闪存控制器包括处理通路10，处理通路10包括延迟电路11，延迟电路11包括寄存器111以及与寄存器连接的调整延迟电路112，该方法包括：
步骤71：寄存器接收相位差调整信号。
调整延迟电路112包括多个串联的子延迟电路1121，每个子延迟电路1121对应的延迟时间为第一时间；相位差调整信号用于指示随路时钟信号或第一数据信号经过预设数量个子延迟电路1121。
步骤72：调整延迟电路根据相位差调整信号对随路时钟信号或第一数据信号进行延迟，以使得经过延迟的随路时钟信号与第一数据信号的相位差在第一预设范围以内。
随路时钟信号为串行闪存控制器产生的时钟信号，将该时钟信号发送至SPI从设备，第一数据信号可以为MOSI信号，在不同环境温度及工作电压情况下，为了保证串行闪存访问的速度不受影响，根据随路时钟信号实现对第一数据信号的准确采样，可以通过调整随路时钟信号与第一数据信号之间的相位差来实现；随路时钟信号与第一数据信号之间的初始相位差为第二时间，预设数量与第一时间以及第二时间相关联。
操作人员可以通过测量，获取随路时钟信号与第一数据信号之间的相位差，在一具体的实施例中，可以利用静态时序分析来分析电路中各节点的延迟，从而得到相位差。操作人员在获取到随路时钟信号与第一数据信号之间的相位差之后，根据相位差向寄存器111发送调整指令，以调整随路时钟信号或第一数据信号的延迟时间，使得在随路时钟信号的有效边沿能够对第一数据信号进行采样，即随路时钟信号与第一数据信号的相位差在第一预设范围以内；通过设置随路时钟信号或第一数据信号的延迟时间，从而改变随路时钟信号和第一数据信号达到外部从设备相应端口的延迟差。
本实施例根据相位差调整信号调整随路时钟信号或第一数据信号的延迟时间，从而使得随路时钟信号与第一数据信号的相位差在第一预设范围以内；能够调整随路时钟信号与第一数据信号的相位差，实现在随路时钟信号的有效边沿对第一数据信号进行准确地采样，从而实现数据信号的稳定传输。
参阅图2和8，图8是本申请提供的调整采样相位的方法另一实施例的流程示意图，寄存器包括第一寄存器2211、第二寄存器2311和第三寄存器2411，调整延迟电路包括第一调整延迟电路2212、第二调整延迟电路2312以及第三调整延迟电路2412，第一调整延迟电路2212包括多个串联的第一子延迟电路22121，第二调整延迟电路2312包括多个串联的第二子延迟电路23121，第三调整延迟电路2412包括多个串联的第三子延迟电路24121；该方法包括：
步骤81：串行闪存控制器中的第一触发器根据第一时钟信号与待发送数据信号生成第一数据信号。
该待发送数据信号为串行闪存控制器准备发送至SPI从设备的数据信号，第一时钟信号为标准时钟信号被延迟第五预设延迟时间后的信号，标准时钟信号为串行闪存控制器中的时钟源21产生的信号。
第一时钟信号和待发送数据信号输入至第一触发器232中，第一触发器232在第一时钟信号的上升沿对待发送数据信号进行采样，从而得到第一数据信号，该第一数据信号为MOSI信号，第一数据信号为待发送数据信号被延迟第二预设延迟时间后的信号，第二预设延迟时间包括待发送数据信号传输至外部设备的时间。
步骤82：寄存器接收相位差调整信号。
步骤83：第一寄存器接收第一相位差调整信号，第一调整延迟电路根据第一相位差调整信号将随路时钟信号延迟第三预设延迟时间。
随路时钟信号为将标准时钟信号延迟第一预设延迟时间后的信号，标准时钟信号为时钟源21产生的信号，第一预设延迟时间包括标准时钟信号传输至外部设备的时间。
第一相位差调整信号用于指示随路时钟信号经过预设数量个第一子延迟电路22121，第三预设延迟时间为第二预设延迟时间与第一预设延迟时间的差值，预设数量为第三预设延迟时间与第一时间的比值。
步骤84：第二寄存器接收第二相位差调整信号，第二调整延迟电路根据第二相位差调整信号将第一数据信号延迟第四预设延迟时间。
第四预设延迟时间为第一预设延迟时间与第二预设延迟时间的差值，第二相位差调整信号用于指示第一数据信号经过预设数量个第二子延迟电路23121，预设数量为第四预设延迟时间与第一时间的比值。
步骤85：串行闪存控制器将延迟后的随路时钟信号与第一数据信号发送至外部设备，或者将随路时钟信号与延迟后的第一数据信号发送至外部设备。
如果第二预设延迟时间大于第一预设延迟时间，则表明随路时钟信号相比第一数据信号超前，为了能在随路时钟信号的上升沿对第一数据信号进行准确地采样，将随路时钟信号延迟第三预设延迟时间。
如果第二预设延迟时间小于或等于第一预设延迟时间，则表明随路时钟信号相比第一数据信号滞后，为了能在随路时钟信号的上升沿对第一数据信号进行准确地采样，将第一数据信号延迟第四预设延迟时间。
在一具体的实施例中，随路时钟信号的上升沿可以对应于第一数据信号的中间位置，即随路时钟信号与第一数据信号的相位差为0，如图5所示。
在将随路时钟信号或第一数据信号延迟后，将随路时钟信号与第一数据信号发送至外部设备，该外部设备可以为外部从设备。
步骤86：第二触发器接收外部设备发送的待接收数据信号。
串行闪存控制器在随路时钟信号的上升沿对第一数据信号进行采样，同时还接收外部设备发送的待接收数据信号，该待接收数据信号可以为MISO信号。
步骤87：第三寄存器接收第三相位差调整信号。
第三相位差调整信号用于指示待接收数据信号经过预设数量个第三子延迟电路24121。
步骤88：第三调整延迟电路根据第三相位差调整信号对第二时钟信号进行延迟，以使得经过延迟的待接收数据信号与延迟后的第二时钟信号的相位差在第二预设范围以内。
步骤89：串行闪存控制器根据延迟后的第二时钟信号和待接收数据信号生成第二数据信号。
第二时钟信号为将标准时钟信号延迟第六预设延迟时间后的信号，为了使得在第二时钟信号的上升沿对待接收信号进行准确采样，根据随路时钟信号来调整第二时钟信号的延迟时间，以便使得待接收数据信号与延迟后的第二时钟信号的相位差在第二预设范围以内。
在一具体的实施例中，第二时钟信号的上升沿可以对应于待接收数据信号的中间位置，即第二时钟信号与待接收数据信号的相位差为0，如图6所示。
在调整了第二时钟信号与待接收数据信号之间的相位差后，将待接收数据信号和延迟后的第二时钟信号输入第二触发器242中，以生成第二数据信号，该第二数据信号为待接收信号延迟后的信号，它们包含的数据信息相同。
本实施例通过调整随路时钟信号与第一数据信号之间的相位差，来使得在随路时钟信号的上升沿对第一数据信号进行采样，并根据随路时钟信号来调整第二时钟信号的延迟时间，使得能够在延迟后的第二时钟信号的上升沿对待接收数据信号进行采样，从而实现数据信号的稳定传输。
在本申请所提供的几个实施方式中，应该理解到，所揭露的方法以及设备，可以通过其它的方式实现。例如，以上所描述的设备实施方式仅仅是示意性的，例如，模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个***，或一些特征可以忽略，或不执行。
作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施方式方案的目的。
另外，在本申请各个实施方式中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
以上仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (13)

1.一种串行闪存控制器，其特征在于，包括处理通路，所述处理通路包括延迟电路，所述延迟电路包括：
寄存器，用于接收相位差调整信号；
调整延迟电路，与所述寄存器连接，用于根据所述相位差调整信号对随路时钟信号或第一数据信号进行延迟，以使得所述随路时钟信号与所述第一数据信号的相位差在第一预设范围以内；
其中，所述调整延迟电路包括多个串联的子延迟电路，每个所述子延迟电路对应的延迟时间为第一时间，所述随路时钟信号与所述第一数据信号之间的初始相位差为第二时间，所述相位差调整信号用于指示所述随路时钟信号或所述第一数据信号经过预设数量个所述子延迟电路，所述预设数量与所述第一时间以及所述第二时间相关联；
其中，所述处理通路包括第一通路和第二通路，所述延迟电路包括第一延迟电路和第二延迟电路；
所述第一通路包括所述第一延迟电路，用于接收第一相位差调整信号，并根据所述第一相位差调整信号将所述随路时钟信号延迟第三预设延迟时间；
所述第二通路包括所述第二延迟电路，用于接收第二相位差调整信号，并根据所述第二相位差调整信号将所述第一数据信号延迟第四预设延迟时间。
2.根据权利要求1所述的串行闪存控制器，其特征在于，所述串行闪存控制器还包括时钟源，用于产生标准时钟信号；
所述第一通路，与所述时钟源连接，用于根据所述标准时钟信号生成随路时钟信号，并将所述随路时钟信号传输至外部设备；其中，所述随路时钟信号为所述标准时钟信号被延迟第一预设延迟时间后的信号，所述第一预设延迟时间包括所述标准时钟信号传输至外部设备的时间；
所述第二通路，与所述时钟源连接，用于根据待发送数据信号生成所述第一数据信号，并将所述第一数据信号发送至所述外部设备；其中，所述第一数据信号与所述待发送数据信号包含的信息相同，所述第一数据信号为所述待发送数据信号被延迟第二预设延迟时间后的信号，所述第二预设延迟时间包括所述待发送数据信号传输至所述外部设备的时间。
3.根据权利要求2所述的串行闪存控制器，其特征在于，所述第三预设延迟时间为所述第二预设延迟时间与所述第一预设延迟时间的差值；
所述第四预设延迟时间为所述第一预设延迟时间与所述第二预设延迟时间的差值。
4.根据权利要求3所述的串行闪存控制器，其特征在于，
所述寄存器包括第一寄存器和第二寄存器，所述调整延迟电路包括第一调整延迟电路和第二调整延迟电路；所述第一延迟电路包括所述第一寄存器和所述第一调整延迟电路，所述第一调整延迟电路包括多个串联的第一子延迟电路；所述第二延迟电路包括所述第二寄存器和所述第二调整延迟电路，所述第二调整延迟电路包括多个串联的第二子延迟电路；所述第一相位差调整信号用于指示所述随路时钟信号经过所述预设数量个所述第一子延迟电路，其中，所述预设数量为所述第三预设延迟时间与所述第一时间的比值；所述第二相位差调整信号用于指示所述第一数据信号经过所述预设数量个所述第二子延迟电路，其中，所述预设数量为所述第四预设延迟时间与所述第一时间的比值。
5.根据权利要求4所述的串行闪存控制器，其特征在于，
所述第二通路还包括第一触发器，所述第一触发器分别与所述时钟源以及所述第二延迟电路连接，用于根据第一时钟信号与所述待发送数据信号生成所述第一数据信号；
其中，所述第一时钟信号为将所述标准时钟信号延迟第五预设延迟时间后的信号。
6.根据权利要求2所述的串行闪存控制器，其特征在于，所述串行闪存控制器还包括第三通路，所述第三通路包括：
第三延迟电路，与所述时钟源连接，其包括第三寄存器和第三调整延迟电路；所述第三寄存器用于接收第三相位差调整信号，所述第三调整延迟电路用于根据所述第三相位差调整信号对第二时钟信号进行延迟，以使得经过延迟的待接收数据信号与延迟后的所述第二时钟信号的相位差在第二预设范围以内，其中，所述第二时钟信号为将所述标准时钟信号延迟第六预设延迟时间后的信号；
第二触发器，与所述第三延迟电路连接，用于接收外部设备发送的待接收数据信号，并根据延迟后的所述第二时钟信号和所述待接收数据信号生成第二数据信号；
其中，所述第三调整延迟电路包括多个串联的第三子延迟电路，所述第三相位差调整信号用于指示所述待接收数据信号经过所述预设数量个所述第三子延迟电路。
7.根据权利要求1所述的串行闪存控制器，其特征在于，
所述延迟电路还包括选择器，每个所述子延迟电路的输出端与所述选择器连接，所述选择器与所述寄存器连接，所述选择器用于根据所述寄存器的输出，确定所连接的所述子延迟电路的数量。
8.一种调整采样相位的方法，其特征在于，应用于串行闪存控制器，所述串行闪存控制器包括处理通路，所述处理通路包括延迟电路，所述延迟电路包括寄存器以及与所述寄存器连接的调整延迟电路，所述方法包括：
所述寄存器接收相位差调整信号；
所述调整延迟电路根据所述相位差调整信号对随路时钟信号或第一数据信号进行延迟，以使得所述随路时钟信号与所述第一数据信号的相位差在第一预设范围以内；
其中，所述调整延迟电路包括多个串联的子延迟电路，每个所述子延迟电路对应的延迟时间为第一时间，所述随路时钟信号与所述第一数据信号之间的初始相位差为第二时间，所述相位差调整信号用于指示所述随路时钟信号或所述第一数据信号经过预设数量个所述子延迟电路，所述预设数量与所述第一时间以及所述第二时间相关联；
其中，所述处理通路包括第一通路和第二通路，所述延迟电路包括第一延迟电路和第二延迟电路；
所述第一通路包括所述第一延迟电路，用于接收第一相位差调整信号，并根据所述第一相位差调整信号将所述随路时钟信号延迟第三预设延迟时间；
所述第二通路包括所述第二延迟电路，用于接收第二相位差调整信号，并根据所述第二相位差调整信号将所述第一数据信号延迟第四预设延迟时间。
9.根据权利要求8所述的调整采样相位的方法，其特征在于，
所述随路时钟信号为标准时钟信号被延迟第一预设延迟时间后的信号，其中，所述第一预设延迟时间包括所述标准时钟信号传输至外部设备的时间；所述第一数据信号为待发送数据信号被延迟第二预设延迟时间后的信号；其中，所述标准时钟信号为所述串行闪存控制器中的时钟源产生的信号，所述第二预设延迟时间包括所述待发送数据信号传输至所述外部设备的时间。
10.根据权利要求9所述的调整采样相位的方法，其特征在于，所述寄存器包括第一寄存器和第二寄存器，所述调整延迟电路包括第一调整延迟电路和第二调整延迟电路，所述第一调整延迟电路包括多个串联的第一子延迟电路，所述第二调整延迟电路包括多个串联的第二子延迟电路；所述调整延迟电路根据所述相位差调整信号对随路时钟信号或第一数据信号进行延迟，以使得所述随路时钟信号与所述第一数据信号的相位差在第一预设范围以内的步骤，包括：
所述第一寄存器接收第一相位差调整信号，其中，所述第一相位差调整信号用于指示所述随路时钟信号经过所述预设数量个所述第一子延迟电路；所述第一调整延迟电路根据所述第一相位差调整信号将所述随路时钟信号延迟第三预设延迟时间，其中，所述第三预设延迟时间为所述第二预设延迟时间与所述第一预设延迟时间的差值，所述预设数量为所述第三预设延迟时间与所述第一时间的比值；或者
所述第二寄存器接收第二相位差调整信号，其中，所述第二相位差调整信号用于指示所述第一数据信号经过所述预设数量个所述第二子延迟电路；所述第二调整延迟电路根据所述第二相位差调整信号将所述第一数据信号延迟第四预设延迟时间，其中，所述第四预设延迟时间为所述第一预设延迟时间与所述第二预设延迟时间的差值，所述预设数量为所述第四预设延迟时间与所述第一时间的比值。
11.根据权利要求9所述的调整采样相位的方法，其特征在于，所述寄存器接收相位差调整信号的步骤之前，包括：
所述串行闪存控制器中的第一触发器根据第一时钟信号与所述待发送数据信号生成所述第一数据信号；
其中，所述第一时钟信号为将所述标准时钟信号延迟第五预设延迟时间后的信号。
12.根据权利要求9所述的调整采样相位的方法，其特征在于，所述方法还包括：
所述串行闪存控制器将延迟后的所述随路时钟信号与所述第一数据信号发送至外部设备，或者将所述随路时钟信号与延迟后的所述第一数据信号发送至所述外部设备。
13.根据权利要求12所述的调整采样相位的方法，其特征在于，所述寄存器还包括第三寄存器，所述调整延迟电路还包括第三调整延迟电路，所述第三调整延迟电路包括多个串联的第三子延迟电路，所述方法还包括：
第二触发器接收所述外部设备发送的待接收数据信号；
所述第三寄存器接收第三相位差调整信号，其中，所述第三相位差调整信号用于指示所述待接收数据信号经过所述预设数量个所述第三子延迟电路；
所述第三调整延迟电路根据所述第三相位差调整信号对第二时钟信号进行延迟，以使得经过延迟的所述待接收数据信号与延迟后的所述第二时钟信号的相位差在第二预设范围以内；
所述串行闪存控制器根据延迟后的所述第二时钟信号和所述待接收数据信号生成第二数据信号；
其中，所述第二时钟信号为将所述标准时钟信号延迟第六预设延迟时间后的信号。
CN201910640015.7A 2019-07-16 2019-07-16 一种调整采样相位的方法及串行闪存控制器 Active CN112242169B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910640015.7A CN112242169B (zh) 2019-07-16 2019-07-16 一种调整采样相位的方法及串行闪存控制器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910640015.7A CN112242169B (zh) 2019-07-16 2019-07-16 一种调整采样相位的方法及串行闪存控制器

Publications (2)

Publication Number Publication Date
CN112242169A CN112242169A (zh) 2021-01-19
CN112242169B true CN112242169B (zh) 2024-03-01

Family

ID=74166719

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910640015.7A Active CN112242169B (zh) 2019-07-16 2019-07-16 一种调整采样相位的方法及串行闪存控制器

Country Status (1)

Country Link
CN (1) CN112242169B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024011924A1 (zh) * 2022-07-13 2024-01-18 成都海光集成电路设计有限公司 数据处理方法、装置、存储控制器、设备及介质
CN116879725B (zh) * 2023-09-06 2023-12-08 西安紫光国芯半导体股份有限公司 一种采样电路、自测试电路以及芯片
CN117590897A (zh) * 2023-11-23 2024-02-23 北京国科天迅科技股份有限公司 芯片及芯片控制方法
CN117785069B (zh) * 2024-02-26 2024-05-24 合肥康芯威存储技术有限公司 一种存储器及其参数调整方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030025785A (ko) * 2001-09-20 2003-03-29 주식회사 하이닉스반도체 디지털 지연 라인
CN1463494A (zh) * 2001-05-17 2003-12-24 哉英电子股份有限公司 半导体集成电路
US6691241B1 (en) * 1999-12-21 2004-02-10 Intel Corporation Delay tuning to improve timing in multi-load systems
JP2007336503A (ja) * 2006-05-15 2007-12-27 Denso Corp 数値化装置
CN101394167A (zh) * 2007-09-18 2009-03-25 富士通株式会社 可变延迟电路、延迟时间控制方法和单位电路
CN103378827A (zh) * 2012-04-18 2013-10-30 德克萨斯仪器股份有限公司 用于在延迟线中生成多个延迟的方法和延迟电路
CN104199341A (zh) * 2014-08-11 2014-12-10 福州瑞芯微电子有限公司 电路信号相位自适应***、装置和方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3450293B2 (ja) * 2000-11-29 2003-09-22 Ｎｅｃエレクトロニクス株式会社 クロック制御回路及びクロック制御方法
JP2003316736A (ja) * 2002-04-19 2003-11-07 Oki Electric Ind Co Ltd Ｕｓｂ回路およびデータ構造
JP5375330B2 (ja) * 2009-05-21 2013-12-25 富士通セミコンダクター株式会社 タイミング調整回路、タイミング調整方法及び補正値算出方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6691241B1 (en) * 1999-12-21 2004-02-10 Intel Corporation Delay tuning to improve timing in multi-load systems
CN1463494A (zh) * 2001-05-17 2003-12-24 哉英电子股份有限公司 半导体集成电路
KR20030025785A (ko) * 2001-09-20 2003-03-29 주식회사 하이닉스반도체 디지털 지연 라인
JP2007336503A (ja) * 2006-05-15 2007-12-27 Denso Corp 数値化装置
CN101394167A (zh) * 2007-09-18 2009-03-25 富士通株式会社 可变延迟电路、延迟时间控制方法和单位电路
CN103378827A (zh) * 2012-04-18 2013-10-30 德克萨斯仪器股份有限公司 用于在延迟线中生成多个延迟的方法和延迟电路
CN104199341A (zh) * 2014-08-11 2014-12-10 福州瑞芯微电子有限公司 电路信号相位自适应***、装置和方法

Also Published As

Publication number Publication date
CN112242169A (zh) 2021-01-19

Similar Documents

Publication Publication Date Title
CN112242169B (zh) 一种调整采样相位的方法及串行闪存控制器
US6904375B1 (en) Method and circuits for testing high speed devices using low speed ATE testers
US6031847A (en) Method and system for deskewing parallel bus channels
US7240231B2 (en) System and method for synchronizing multiple instrumentation devices
US6070260A (en) Test methodology based on multiple skewed scan clocks
CN107209225B (zh) 使用校准的单个时钟源同步串行器-解串器协议的高速数据传输
JP2007317016A (ja) インタフェース回路及びメモリ制御装置
JP2000322378A (ja) プログラム可能クロックシフトを用いた調節可能データ遅延
US6680636B1 (en) Method and system for clock cycle measurement and delay offset
CN103809659A (zh) 用于高速接口的时钟校准的设备和方法
US20080046771A1 (en) Adjustable delay compensation circuit
CN212622809U (zh) 检测电路
CN115542131B (zh) 一种芯片测试方法及电路
CN115656776A (zh) 数字通道的延迟偏差测量方法、装置、电子装置
EP3264605A1 (en) Method and apparatus for phase-aligned 2x frequency clock generation
Yang et al. A configurable SPI interface based on APB bus
US20170317862A1 (en) Data transmission beetween asychronous environments
JP5221609B2 (ja) Ｄｌｌを共用してサンプリング位相設定を行うホストコントローラ
CN114420030B (zh) Pwm产生电路、驱动芯片、电子设备
US20010050952A1 (en) Circuit configuration for receiving at least two digital signals
CN115085894B (zh) 信号同步***
US7574549B2 (en) Bridge design for SD and MMC multiplexing
Sawyer Source-synchronous serialization and deserialization (up to 1050 Mb/s)
CN117407346B (zh) 一种车规级芯片外部flash的采样点调整***及方法
RU2806240C1 (ru) Схема обнаружения и способ обнаружения

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20210303

Address after: 6 / F, building C3, future science and Technology City, 999 Gaoxin Avenue, Donghu New Technology Development Zone, Wuhan City, Hubei Province (Wuhan area of free trade zone)

Applicant after: Wuhan Jiekai Technology Co.,Ltd.

Address before: 230000, 10 floor, A3 building, innovation industrial park, 800 Wangjiang West Road, Hefei, Anhui.

Applicant before: Hefei Jiefa Technology Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant