CN112234143A - 片上集成ipd封装结构及其封装方法、三维封装结构 - Google Patents

Abstract

本发明公开了一种片上集成IPD封装结构及其封装方法、三维封装结构，片上集成IPD封装结构包括硅基板层，设置在硅基板层上下表面并通过贯穿硅基板层的硅通孔连通的第一金属布线层，设置在位于硅基板层上表面的第一金属布线层表面的介质层，设置在第一介质层的表面并与介质层和第一金属布线层依次层叠构成片上集成IPD的第二金属布线层，及集成在硅基板层上的芯片。本发明将硅基板作为集成封装基板，在基板上集成无源元器件，采用封装基板一体化制作的集成方式将元器件制作与***集成在同一个工艺流程下完成，无需单独加工制作元器件，加工集成简单，易于实现3D集成，且具有精度高、一致性好的优点，节省了电路面积，设计更加灵活。

Description

片上集成IPD封装结构及其封装方法、三维封装结构

技术领域

本发明涉及IPD（集成无源器件）技术领域，具体涉及一种片上集成IPD封装结构及其封装方法、三维封装结构。

背景技术

射频***主要由放大类芯片、控制类芯片以及无源元器件构成，无源元器件的小型化集成化倍受关注。在整个电路中电感、电容、滤波器等无源器件占***体积的50%以上，无源元件的高密度集成、小型化技术成为核心问题。目前无源元器件大多为分离器件，采用焊接或者粘接的方式集成在pcb板上，需要很大的面积用于焊接与通孔，或者采用LTCC基板上集成电感、电容等无源元件，但是LTCC属于厚膜工艺，目前线条最小线宽约80mm、线条精度10mm左右，尺寸大，精度差。

发明内容

针对现有技术中的上述不足，本发明提供了一种片上集成IPD封装结构及其封装方法、三维封装结构。

为了达到上述发明目的，本发明采用的技术方案为：

第一方面，本发明提出了一种片上集成IPD封装结构，包括：

硅基板层；

第一金属布线层，设置在所述硅基板层上下表面并通过贯穿所述硅基板层的硅通孔连通；

介质层，设置在位于所述硅基板层上表面的第一金属布线层的表面；

第二金属布线层，设置在所述介质层的表面，并与介质层和第一金属布线层依次层叠构成片上集成IPD；及

芯片，集成在所述硅基板层上。

进一步地，所述第一金属布线层具体包括采用双面电镀图形化工艺在所述硅基板层上下表面制作的连续加厚金属层，及在所述硅通孔内壁制作的金属化通孔。

进一步地，所述第一金属布线层在位于所述硅基板层上表面制作的连续图形化加厚金属层包括片上集成电感和片上集成电容的下电极。

进一步地，所述第一金属布线层在位于所述硅基板层下表面制作的金属层上设置有连接其它基板的微凸点结构。

进一步地，所述硅基板层上采用溅射工艺制作片上集成电阻。

进一步地，所述介质层采用物理气相沉积Parylene工艺敷设在位于所述硅基板层上表面的第一金属布线层的表面，并在片上集成电容的下电极上进行钝化层制作电容介质材料。

进一步地，所述第二金属布线层采用双面电镀图形化工艺在所述介质层表面制作的连续加厚金属层包括片上集成电感和片上集成电容的上电极。

进一步地，所述芯片采用片上集成或异质集成方式集成在所述硅基板层上。

第二方面，本发明还提出了一种片上集成IPD封装结构的封装方法，包括以下步骤：

S1、在硅基板层上采用溅射工艺制作片上集成电阻；

S2、在硅基板层上采用DRIE刻蚀工艺制作硅通孔；

S3、在硅基板层上下表面溅射种子层并制作光刻胶掩膜，采用双面电镀图形化工艺在硅基板层上下表面制作连续加厚金属层，及在硅通孔内壁制作金属化通孔，去除光刻胶和种子层后形成第一金属布线层，包括片上集成电感和片上集成电容的下电极；

S4、采用物理气相沉积Parylene工艺在位于硅基板层上表面的第一金属布线层表面制作介质层；

S5、在介质层表面溅射种子层并制作光刻胶掩膜，采用双面电镀图形化工艺在介质层表面制作连续加厚金属层，去除光刻胶和种子层后形成第二金属布线层，包括片上集成电感和片上集成电容的上电极；第二金属布线层与介质层和第一金属布线层依次层叠构成片上集成IPD；

S6、采用片上集成或异质集成方式在硅基板层上集成芯片。

第三方面，本发明还提出了一种片上集成IPD三维封装结构，包括：

多个上下依次层叠的片上集成IPD封装结构，各个片上集成IPD封装结构之间通过微凸点结构互联；

所述片上集成IPD封装结构具体包括：

硅基板层；

第一金属布线层，设置在所述硅基板层上下表面并通过贯穿所述硅基板层的硅通孔连通；

介质层，设置在位于所述硅基板层上表面的第一金属布线层的表面；

第二金属布线层，设置在所述介质层的表面，并与介质层和第一金属布线层依次层叠构成片上集成IPD；及

芯片，集成在所述硅基板层上。

本发明具有以下有益效果：

（1）本发明在硅基板上集成IPD工艺与基板工艺基本相同，特别适合连线复杂的多层布线结构，不需要增加额外工艺环节，硅基板是主流的3D集成材料，不仅可以片上集成硅基芯片，与砷化镓芯片也有良好的兼容性，有利于***封装集成；

（2）本发明的集成方式是采用MEMS工艺和先进半导体工艺实现的封装基板一体化制作，由于工艺的严格控制特性，最小线宽尺寸可以达到10mm以下量级，线宽精度2mm以内，元件参数控制精度高，一致性好；

（3）本发明中无源器件占据***整个的大部分面积，采用非分离而是集成的无源元件，且元器件制作与***集成在同一个工艺流程下完成，无需单独加工制作元器件，减少了安装需要占据的面积，节省了电路面积；

（4）本发明中信号在片上的传递避免了片外阻抗匹配的50Ω阻抗要求，使得阻抗匹配的设计更加灵活。

附图说明

图1为本发明的片上集成IPD封装结构示意图；

图2为本发明实施例中片上集成电阻制作示意图；

图3为本发明实施例中硅通孔制作示意图；

图4为本发明实施例中第一金属布线层制作示意图；

图5为本发明实施例中介质层制作示意图；

图6为本发明实施例中第二金属布线层制作示意图；

图7为本发明实施例中芯片制作示意图；

图8为本发明实施例中DC-6GHz的超外差宽带接收模块原理图；

图9为本发明实施例中转接板材料与结构示意图；

图10为本发明实施例中2GHz-4GHz滤波器模型示意图；

图11为本发明实施例中2GHz-4GHz滤波器设计结果示意图；

图12（a）为正面底层镀铜层，图12（b）为正面SiO₂层，图12（c）为正面顶层镀铜层，图12（d）为TSV位置。

具体实施方式

下面对本发明的具体实施方式进行描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。

实施例1

参照图1，本发明实施例提供了一种片上集成IPD封装结构，包括：

硅基板层；

第一金属布线层，设置在所述硅基板层上下表面并通过贯穿所述硅基板层的硅通孔连通；

介质层，设置在位于所述硅基板层上表面的第一金属布线层的表面；

第二金属布线层，设置在所述介质层的表面，并与介质层和第一金属布线层依次层叠构成片上集成IPD；及

芯片，集成在所述硅基板层上。

在本实施例中，本发明的硅基板层采用常用的硅基板，而对于高频***，则优选采用高阻硅基板。由于硅基板层在尺寸、材料、工艺等方面与芯片天然兼容，因而有利于***的三维封装集成。

在进行封装集成时，本发明首先在硅基板层上采用溅射工艺制作片上集成电阻，其中电阻采用TaN材料、或者采用多层依次堆叠的Cu、NiFe、Cu材料，表面采用PECVD沉积SiO_x、SiN_x、PI、BCB钝化膜，从而完成片上集成电阻制作。

在本实施例中，本发明的第一金属布线层具体包括采用双面电镀图形化工艺在硅基板层上下表面制作的连续加厚金属层，及在硅通孔内壁制作的金属化通孔，通过利用硅通孔结构将硅基板层上下表面的金属层的信号连通。

其中第一金属布线层在位于硅基板层上表面制作的连续图形化加厚金属层包括片上集成电感和片上集成电容的下电极。

第一金属布线层在位于硅基板层下表面制作的金属层上设置有连接其它基板的微凸点结构。微凸点结构通过焊接的方式与上下层硅基板信号相连，底部也可以直接通过焊接的方式与外部基板互联。

在本实施例中，本发明的介质层采用物理气相沉积Parylene工艺，或者保型涂敷新型有机物材料，或者沉积TiN、Al₂O₃、TiN、氧化硅等绝缘材料，在硅基板层表面制作而成，并在片上集成电容的下电极上进行钝化层制作电容介质材料。

在本实施例中，本发明采用重布线层结构制作片上集成IPD，具体而言，采用与第一金属布线层类似的方式，采用双面电镀图形化工艺在介质层表面制作连续的加厚金属层，形成第二金属布线层，包括片上集成电感和片上集成电容的上电极。第二金属布线层、介质层和第一金属布线层依次层叠构成片上集成IPD。

本发明的片上集成IPD包括片上集成电容、片上集成电感、片上集成电阻、片上集成滤波器等结构，根据***要求仿真设计完成，其工艺与基板表面布线层大致相同，都为半导体工艺，但需要多层布线，适用于***连线复杂的情况。

本发明的片上集成IPD加工工艺与封装转接板本身工艺完全兼容，从而实现一次成型的加工集成，简化工艺步骤，保证***的一致性。IPD的结构为了保证与转接板工艺兼容，因此电容为普通的平板电容结构，上下两层金属，中间介质层。电感为普通平面螺旋结构，电阻为普通的方块电阻结构，滤波器为LC滤波器结构。

在本实施例中，本发明的芯片采用片上集成或异质集成方式集成在所述硅基板层上。具体而言，可以根据***需求选择片上集成或通过异质集成的方式集成，例如，COMS芯片由于材料工艺兼容，硅基板可以直接替换成已经完成加工的COMS晶圆，砷化镓芯片，氮化镓芯片则可以采用异质集成的方式。

实施例2

基于实施例1描述的片上集成IPD封装结构，本发明实施例还提供了一种片上集成IPD封装结构的封装方法，包括以下步骤：

S1、在硅基板层上采用溅射工艺制作片上集成电阻；

S2、在硅基板层上采用DRIE刻蚀工艺制作硅通孔；

S3、在硅基板层上下表面溅射种子层并制作光刻胶掩膜，采用双面电镀图形化工艺在硅基板层上下表面制作连续加厚金属层，及在硅通孔内壁制作金属化通孔，去除光刻胶和种子层后形成第一金属布线层，包括片上集成电感和片上集成电容的下电极；

S4、采用物理气相沉积Parylene工艺在位于硅基板层上表面的第一金属布线层表面制作介质层；

S5、在介质层表面溅射种子层并制作光刻胶掩膜，采用双面电镀图形化工艺在介质层表面制作连续加厚金属层，去除光刻胶和种子层后形成第二金属布线层，包括片上集成电感和片上集成电容的上电极；

S6、采用片上集成或异质集成方式在硅基板层上集成芯片。

实施例3

基于实施例1描述的片上集成IPD封装结构，本发明实施例还提供了一种片上集成IPD的三维封装结构，包括：

多个上下依次层叠的单层片上集成IPD封装结构，各个片上集成IPD封装结构之间通过微凸点结构互联；

其中片上集成IPD封装结构具体包括：

硅基板层；

第一金属布线层，设置在所述硅基板层上下表面并通过贯穿所述硅基板层的硅通孔连通；

介质层，设置在位于所述硅基板层上表面的第一金属布线层的表面；

第二金属布线层，设置在所述介质层的表面，并与介质层和第一金属布线层依次层叠构成片上集成IPD；及

芯片，集成在所述硅基板层上。

下面本发明结合具体实例对本发明的片上集成IPD封装结构及封装方法进行具体说明。

本发明的片上集成IPD封装结构的工艺采用常规的MEMS工艺与半导体工艺，以高阻硅转接板为例：

片上集成IPD封装结构的设计方式为：

②据***指标要求，确定芯片，无源元件的指标要求。

②根据芯片的指标，确定芯片的类型，选择适合的封装基板：普通硅基板，高阻硅基板，COMS基板等等硅基板。频率较高时，应选择高阻硅基板。

③根据无源元件的指标要求，完成元件设计。

④根据***要求进行排版以及布线设计，需要与上下层互联的位置设计微凸点，这部分的布线设计的方法与常规的多层封装布线设计相同。

⑤仿真完成布线设计的封装结构，确认电磁兼容问题。

片上集成IPD封装结构的封装方法包括：

a、在高阻硅圆片上采用溅射工艺制作电阻，其中电阻采用TaN材料、或者采用多层依次堆叠的Cu、NiFe、Cu材料，表面采用PECVD沉积SiO_x、SiN_x、PI、BCB钝化膜，此时完成片上集成电阻制作，如图2所示。

b、在高阻硅圆片采用DRIE刻蚀工艺制作TSV通孔，如图3所示。

c、在高阻硅衬底的两个表面溅射种子层，在两个表面制作光刻胶掩膜，采用双面电镀工艺在TSV通孔内壁、表面制作连续的图形化加厚金属层，去除种子层，此时片上第一层金属布线层完成，包括平面电感、传统平面电容的下电极制作，如图4所示。

d、采用物理气相沉积Parylene工艺，或者保型涂敷新型有机物材料，或者沉积TiN、Al₂O₃、TiN、氧化硅等，在硅片表面制作介质层，在电容下电极上进行钝化层制作，获得电容介质材料，如图5所示。

e、与步骤c相同，制作电镀的种子层，制作电镀光刻胶掩膜，采用双面电镀图形化电镀工艺完成金属层，去除光刻胶与种子层，此时完成片上第二层金属布线层，包括平面电容MIM，电感制作，如图6所示。

f、在转接板上集成芯片，如图7所示。

如图8所示，为一个DC-6GHz的超外差宽带接收模块原理图，模块包含三个不同带宽的滤波器与两个开关芯片，其中滤波器包括6GHz低通滤波器、2-4GHz带通滤波器和4-6GHz带通滤波器。

采用集成IPD的转接板封装方式，这里的三款滤波器均可以设计成片上集成的LC滤波器，主要有电容，电感组成，芯片根据频率与功能选择DC-6GHz频率的单刀三掷开关。

下面进行滤波器仿真设计，由于***频率较高，因此选择高阻硅基板（HighResistivity Si sunbstrate），材料参数由封装结构决定，如图9所示，正面钝化层（pad）金属采用1μm 厚度的Au材料，正面顶层金属层采用10μm厚度的 Cu材料，并在图中标记为Cu2，表示其属于第二金属布线层；正面顶层绝缘层采用化学气相沉积（CVD）的0.2μm厚度的SiO₂材料，并设置有过孔（Via），正面底层金属层采用10μm 厚度的Cu材料，并在图中标记为Cu1，表示其属于第一金属布线层；正面底层绝缘层采用0.5μm厚度的SiO₂材料，背面绝缘层采用0.5μm厚度的SiO₂材料，背面金属层采用10μm厚度的 Cu材料，并在图中标记为Cu2，表示其属于第二金属布线层；背面底部采用8μm 厚度的BCB钝化膜。

参数如表1所示：

表1、材料参数表

根据材料参数完成滤波器建模，如图10所示。滤波器由基板上的电容电感构成，接地的部分由TSV实现。2GHz-4GHz滤波器设计结果如图11所示，m1表示频率为2.000 GHz时的带宽为1.160dB，m2表示频率为4.016GHz时的带宽为1.338dB，m5表示频率为6.042GHz时的带宽为31.613dB，可以看出滤波器在m1（2.000 GHz）和m2（4.016GHz）之间具有优异的滤波性能。

其他集成IPD结构的滤波器也用相同的方法完成设计，与完成的布线层设计共同完成转接板版图设计。

完成滤波器，芯片排布，完成硅基板的版图设计，如图12（a）-12（d）所示。

本发明是参照根据本发明实施例的方法、设备(***)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

本发明中应用了具体实施例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本发明的原理，应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (10)

1.一种片上集成IPD封装结构，其特征在于，包括：

硅基板层；

第一金属布线层，设置在所述硅基板层上下表面并通过贯穿所述硅基板层的硅通孔连通；

介质层，设置在位于所述硅基板层上表面的第一金属布线层的表面；

第二金属布线层，设置在所述介质层的表面，并与介质层和第一金属布线层依次层叠构成片上集成IPD；及

芯片，集成在所述硅基板层上。

2.根据权利要求1所述的片上集成IPD封装结构，其特征在于，所述第一金属布线层具体包括采用双面电镀图形化工艺在所述硅基板层上下表面制作的连续加厚金属层，及在所述硅通孔内壁制作的金属化通孔。

3.根据权利要求2所述的片上集成IPD封装结构，其特征在于，所述第一金属布线层在位于所述硅基板层上表面制作的连续图形化加厚金属层包括片上集成电感和片上集成电容的下电极。

4.根据权利要求1至3任一所述的片上集成IPD封装结构，其特征在于，所述第一金属布线层在位于所述硅基板层下表面制作的金属层上设置有连接其它基板的微凸点结构。

5.根据权利要求2所述的片上集成IPD封装结构，其特征在于，所述硅基板层上采用溅射工艺制作片上集成电阻。

6.根据权利要求5所述的片上集成IPD封装结构，其特征在于，所述介质层采用物理气相沉积Parylene工艺敷设在位于所述硅基板层上表面的第一金属布线层的表面，并在片上集成电容的下电极上进行钝化层制作电容介质材料。

7.根据权利要求6所述的片上集成IPD封装结构，其特征在于，所述第二金属布线层采用双面电镀图形化工艺在所述介质层表面制作的连续加厚金属层包括片上集成电感和片上集成电容的上电极。

8.根据权利要求7所述的片上集成IPD封装结构，其特征在于，所述芯片采用片上集成或异质集成方式集成在所述硅基板层上。

9.一种片上集成IPD封装结构的封装方法，其特征在于，包括以下步骤：

S1、在硅基板层上采用溅射工艺制作片上集成电阻；

S2、在硅基板层上采用DRIE刻蚀工艺制作硅通孔；

S3、在硅基板层上下表面溅射种子层并制作光刻胶掩膜，采用双面电镀图形化工艺在硅基板层上下表面制作连续加厚金属层，及在硅通孔内壁制作金属化通孔，去除光刻胶和种子层后形成第一金属布线层，包括片上集成电感和片上集成电容的下电极；

S4、采用物理气相沉积Parylene工艺在位于硅基板层上表面的第一金属布线层表面制作介质层；

S5、在介质层表面溅射种子层并制作光刻胶掩膜，采用双面电镀图形化工艺在介质层表面制作连续加厚金属层，去除光刻胶和种子层后形成第二金属布线层，包括片上集成电感和片上集成电容的上电极；第二金属布线层与介质层和第一金属布线层依次层叠构成片上集成IPD；

S6、采用片上集成或异质集成方式在硅基板层上集成芯片。

10.一种片上集成IPD三维封装结构，其特征在于，包括：

多个上下依次层叠的片上集成IPD封装结构，各个片上集成IPD封装结构之间通过微凸点结构互联；

所述片上集成IPD封装结构具体包括：

硅基板层；

第一金属布线层，设置在所述硅基板层上下表面并通过贯穿所述硅基板层的硅通孔连通；

介质层，设置在位于所述硅基板层上表面的第一金属布线层的表面；

第二金属布线层，设置在所述介质层的表面，并与介质层和第一金属布线层依次层叠构成片上集成IPD；及

芯片，集成在所述硅基板层上。

Images