CN107113964B - 包括嵌入式细长电容器的基板 - Google Patents

包括嵌入式细长电容器的基板 Download PDF

Info

Publication number
CN107113964B
CN107113964B CN201580069802.0A CN201580069802A CN107113964B CN 107113964 B CN107113964 B CN 107113964B CN 201580069802 A CN201580069802 A CN 201580069802A CN 107113964 B CN107113964 B CN 107113964B
Authority
CN
China
Prior art keywords
terminal
metal layer
capacitor
substrate
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201580069802.0A
Other languages
English (en)
Other versions
CN107113964A (zh
Inventor
K-P·黄
Y·K·宋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN107113964A publication Critical patent/CN107113964A/zh
Application granted granted Critical
Publication of CN107113964B publication Critical patent/CN107113964B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

一种基板包括第一介电层和嵌入在该第一介电层中的电容器。该电容器包括第一端子、第二端子和第三端子。该第二端子横向地位于该第一端子和该第三端子之间。该电容器还包括第二介电层、第一金属层和第二金属层。该第一金属层耦合到该第一和第三端子。该第一金属层、该第一端子和该第三端子被配置成提供用于第一信号的第一电路径。该第二金属层耦合至该第二端子。该第二金属层和该第二端子被配置成提供用于第二信号的第二电路径。

Description

包括嵌入式细长电容器的基板
相关申请的交叉引用
本申请要求于2014年12月22日在美国专利商标局提交的非临时申请No.14/579,651的优先权和权益。该申请的全部内容通过援引纳入于此。
背景
领域
各特征涉及包括嵌入式细长电容器的基板。
背景技术
图1解说了包括管芯的集成封装的配置。具体而言，图1解说了包括封装基板104和第一管芯106的集成封装100。集成封装100通过第一组焊球105耦合至印刷电路板(PCB)102。第一管芯106通过第二组焊球107耦合至封装基板104。封装基板104包括一个或多个介电层110和一组互连112(例如，迹线和通孔)。该组互连112被耦合至第一和第二组焊球105和107。电容器120耦合至PCB 102。电容器120位于PCB 102上靠近集成封装100处。电容器120可以被用作功率分布网络中的解耦电容器。
图1中所示的集成封装100和电容器120的一个缺点在于，其创建了具有对于移动计算设备的需要而言可能过大的形状因子的集成器件。这可能导致过大和/或过厚的封装。即，图1中所示的集成封装和电容器组合可能太厚和/或具有太大以至于不能满足移动、可穿戴或便携式计算设备的需要和/或要求的表面面积。例如，电容器120与集成封装100呈横向的布置造成了PCB 102上可能太大而无法满足移动、可穿戴或便携式计算设备的需要的表面面积。
因此，存在对于包括利用较少空间同时提供更好电容能力的电容器的集成器件的需要。理想地，此类集成器件将具有较佳的形状因子，同时满足移动、可穿戴或便携式计算设备的需要和/或要求。
概览
本文的各种特征、装置和方法描述了包括嵌入式细长电容器的基板。
第一示例提供了包括第一介电层和嵌入在该第一介电层中的电容器的基板。该电容器包括第一端子、第二端子、和第三端子，其中该第二端子横向地位于该第一端子和该第三端子之间。该电容器还包括第二介电层，在该第二介电层中的第一金属层，以及在该第二介电层中的第二金属层。该第一金属层耦合到该第一和第三端子。该第一金属层、该第一端子和该第三端子被配置成提供用于第一信号的第一电路径。该第二金属层耦合至该第二端子。该第二金属层和该第二端子被配置成提供用于第二信号的第二电路径。
第二示例提供了一种用于制造基板的方法。该方法形成第一介电层。该方法在该第一介电层中提供了电容器。该提供电容器的方法包括提供第一端子、第二端子、第三端子、第二介电层、在该第二介电层中的第一金属层、以及在该第二介电层中的第二金属层，其中该第二端子横向地位于该第一端子和该第三端子之间，该第一金属层耦合到该第一和第三端子，该第一金属层、该第一端子、和该第三端子被配置成提供用于第一信号的第一电路径，该第二金属层耦合到该第二端子，该第二金属层和该第二端子被配置成提供用于第二信号的第二电路径。
附图
在结合附图理解下面阐述的详细描述时，各种特征、本质和优点会变得明显，在附图中，同样的参考特征贯穿始终作相应标识。
图1解说了紧挨着电容器的集成器件封装。
图2解说了细长电容器的示例。
图3解说了细长电容器的横截面的剖面图的示例
图4解说了细长电容器的横截面的平面图的示例
图5解说了细长电容器的另一横截面的平面图的示例。图6解说了嵌入在基板中的细长电容器中的数数个电路径的平面图的示例。
图7解说了不包括触点端子的细长电容器的示例。
图8解说了不包括触点端子的细长电容器的横截面的剖面图的示例。
图9解说了不包括触点端子的细长电容器的横截面的平面图的示例。
图10解说了不包括触点端子的细长电容器的另一横截面的平面图的示例。
图11解说了不包括触点端子的细长电容器的横截面的平面图的示例。
图12解说了不包括触点端子的细长电容器的另一横截面的平面图的示例。
图13解说了嵌入在基板中的细长电容器(不包括触点端子)中的数个电路径的剖面图的示例。
图14解说了嵌入在基板中的细长电容器的剖面图的示例。
图15解说了嵌入在基板中的细长电容器中的数个电路径的剖面图的示例。
图16解说了嵌入在基板中的细长电容器(不包括触点端子)的剖面图的示例。
图17解说了嵌入在基板中的细长电容器(不包括触点端子)中的数个电路径的平面图的示例。
图18解说了嵌入在耦合到数个管芯的基板中的细长电容器的平面图的示例。
图19解说了用于提供/制造细长电容器的示例性工序。
图20解说了用于提供/制造细长电容器的方法的示例性流程图。
图21(包括图21A-21C)解说了用于提供/制造包括嵌入式细长电容器的基板的示例性工序。
图22解说用于提供/制造包括嵌入式细长电容器的基板的方法的示例性流程图。
图23解说了半加成图案化(SAP)工艺的示例。
图24解说了半加成图案化(SAP)工艺的流程图的示例。
图25解说了镶嵌工艺的示例。
图26解说了镶嵌工艺的流程图的示例。
图27解说了可集成本文所描述的集成器件、集成器件封装、半导体器件、管芯、集成电路、基板、中介体和/或PCB的各种电子设备。
详细描述
在以下描述中，给出了具体细节以提供对本公开的各方面的透彻理解。然而，本领域普通技术人员将理解，没有这些具体细节也可实践这些方面。例如，电路可用框图示出以避免使这些方面湮没在不必要的细节中。在其他实例中，公知的电路、结构和技术可不被详细示出以免模糊本公开的这些方面。
概览
一些特征涉及包括核心层、第一介电层和嵌入在该第一介电层中的电容器的基板(例如，封装基板、中介体)。第一介电层耦合到核心层。电容器包括第一端子、第二端子和第三端子。第二端子横向地位于第一端子和第三端子之间。电容器还包括第二介电层、第一金属层和第二金属层。第一金属层在第二介电层中。第一金属层耦合到第一和第三端子。第一金属层、第一端子和第三端子被配置成提供用于第一信号的第一电路径。第二金属层在第二介电层中。第二金属层耦合至第二端子。第二金属层和第二端子被配置成提供用于第二信号的第二电路径。在一些实现中，电容器进一步包括第四端子、第五端子、第三金属层和第四金属层。第三金属层在第二介电层中。第三金属层耦合至第四端子。第四金属层在第二介电层中。第四金属层耦合至第五端子。第三和第四金属层被配置成改变电容器的等效串联电阻(ESR)。在一些实现中，第四和第五端子是虚设端子，该虚设端子被配置成与基板中的穿行信号无关。
在一些实现中，互连是器件(例如，集成器件、集成器件封装、管芯)和/或基底(例如，封装基板、印刷电路板、中介体)的允许或促成两个点、元件和/或组件之间的电连接的元件或组件。在一些实现中，互连可包括迹线、通孔、焊盘、柱、重分布金属层、和/或凸块下金属化(UBM)层。在一些实现中，互连是为信号(例如，数据信号、接地信号、功率信号)提供电路径的导电材料。互连可包括一个以上的元件/组件。
示例性细长电容器
图2解说了细长电容器200的示例。电容器200包括基底部分202、第一端子210、第二端子212、第三端子214、第四端子216和第五端子218。基底部分202包括一个或多个介电层和数个金属层(例如，金属极板，导电极板)。第一端子210、第二端子212、第三端子214、第四端子216和第五端子218是导电材料(例如，一个或多个金属层)，其中每个端子耦合(例如，电耦合)到基底部分202中的一个或多个金属层。在一些实现中，电容器200是细长多层陶瓷电容器(MLCC)。细长电容器是长度(L)大于电容器的宽度(W)和深度(D)的电容器。在一些实现中，电容器200嵌入在基板(诸如封装基板和/或中介体)中。
图3解说了图2的电容器200的横截面的剖面图的示例。如图3中所示，电容器200的基底部分202包括介电层320和数个金属层(例如，第一组金属层和第二组金属层)。例如，基底部分202包括第一金属层322和第二金属层324。第一金属层322(例如，第一金属极板)是第一组金属层的一部分，而第二金属层324(例如，第二金属极板)是第二组金属层的一部分。虽然图3解说了包括四个(4个)金属层的基底部分202，但是不同的实现可以包括具有不同的配置的不同数目的金属层和不同金属层的组合。
第一组金属层(例如，第一金属层322)可以配置成电气地提供用于第一信号(例如，接地参考、功率信号、I/O信号)的第一路径。第二组金属层(例如，第二金属层324)可以配置成电气地提供用于与第一信号不同的第二信号(例如，接地参考、功率信号、I/O信号)的第二路径。在以下至少图6中进一步描述了电容器200如何被配置成提供用于诸信号的电路径的示例。
图4解说了图3的电容器200的横截面AA的平面图的示例。如图4中所示，第一金属层322被嵌入在介电层320中。第一金属层322具有第一设计和第一形状。在一些实现中，所有的第一组金属层都具有相同的第一设计和第一形状。第一金属层322被耦合(例如，电耦合)到第二端子212和第四端子216。如图4中进一步所示的，第一金属层322不与第一端子210、第三端子214和第五端子218直接接触(例如，免于直接接触)。
图5解说了图3的电容器200的横截面BB的平面图的示例。如图5中所示，第二金属层324被嵌入在介电层320中。第二金属层324具有第二设计和第二形状。在一些实现中，所有的第二组金属层都具有相同的第二设计和第二形状。在一些实现中，第二设计和第二形状与第一设计和第一形状不同。第二金属层324被耦合(例如，电耦合)到第一端子210、第三端子214和第五端子218。如图4中进一步所示的，第二金属层324不与第二端子212和第四端子216直接接触(例如，免于直接接触)。
图2-5解说了包括5个端子的电容器。然而，不同的实现可以使用不同数目的端子(例如，3、4、6、7个端子，等等)。
图6概念性地解说了一个或多个信号如何穿过电容器200。如图6中所示，第一信号可以通过第二端子212和第四端子216进入。第一信号可以是一个或多个功率信号。第二信号可以通过第一端子210、第三端子214和第五端子218离开电容器200。第二信号可以是接地参考信号。第一信号和/或第二信号可以通过耦合到电容器200的端子的通孔(例如，基板中的通孔)进入或离开通过电容器200。在一些实现中，图6中所示的点或圈表示基板(例如，封装基板、中介体)中的通孔。在一些实现中，信号的极性可以被反转。例如，第一信号可以是接地参考，而第二信号可以是一个或多个功率信号。同样的，应当注意，替代功率信号，信号可以是输入/输出(I/O)信号。在以下至少图14-15中进一步描述了基板中的电容器200如何被配置成提供用于诸信号的电路径的示例。
包括两个以上端子的电容器的一个优点是其与双端子电容器相比提供了较低的固有等效串联电感(ESL)。电容器的较低ESL值的结果是更好的信号质量和性能，从而导致耦合到电容器的集成电路器件的更好的性能。此外，如将在以下至少图10-12中进一步描述的，通过横向地交替电容器上的端子的极性，在电容器和集成电路器件之间存在较低的互连电感，从而导致去往和来自集成电路器件的改进的信号质量和性能，以及集成器件封装的功率递送网络(PDN)的总体改进。
包括等效串联电阻(ESR)控制的示例性细长电容器
在一些实现中，可以期望控制电容器的等效串联电阻(ESR)值/属性。电容器的ESR属性是重要的，因为其允许电容器帮助抑制集成器件封装的功率递送网络(PDN)中可能存在的谐振。不同的PDN可以要求具有不同ESR值的电容器来抑制PDN的谐振。
图7-12解说了包括可配置ESR值的细长电容器700的示例。电容器700包括基底部分702、第一端子710、第二端子712、第三端子714、第四端子716和第五端子718。基底部分702包括一个或多个介电层和数个金属层(例如，金属极板，导电极板)。第一端子710、第二端子712、第三端子714、第四端子716和第五端子718是导电材料(例如，一个或多个金属层)，其中每个端子耦合(例如，电耦合)到基底部分702中的一个或多个金属层。在一些实现中，外观上，电容器700类似于图2的电容器200。然而，在内部(例如，在基底部分702内)，电容器700与电容器200不同。
在一些实现中，电容器700是细长多层陶瓷电容器(MLCC)。在一些实现中，电容器700嵌入在基板(诸如封装基板和/或中介体)中。
图8解说了图7的电容器700的横截面的剖面图的示例。如图8中所示，电容器700的基底部分702包括介电层720和数个金属层(例如，第一组金属层、第二组金属层、第三组金属层、第四组金属层)。例如，基底部分702包括第一金属层722、第二金属层724、第三金属层732和第四金属层734。第一金属层722(例如，第一金属极板)是第一组金属层的一部分，第二金属层724(例如，第二金属极板)是第二组金属层的一部分，第三金属层732(例如，第三金属极板)是第三组金属层的一部分，第四金属层734(例如，第四金属极板)是第四组金属层的一部分。虽然图8解说了包括六个(6个)金属层的基底部分702，但是不同的实现可以包括具有不同的配置的不同数目的金属层和/或不同金属层的组合。
第一组金属层(例如，第一金属层722)可以配置成电气地提供用于第一信号(例如，接地参考、功率信号、I/O信号)的第一路径。第二组金属层(例如，第二金属层724)可以配置成电气地提供用于与第一信号不同的第二信号(例如，接地参考、功率信号、I/O信号)的第二路径。
图9解说了图8的电容器700的横截面CC的平面图的示例。如图9中所示，第一金属层722被嵌入在介电层720中。第一金属层722具有第一设计和第一形状。在一些实现中，所有的第一组金属层都具有相同的第一设计和第一形状。第一金属层722被耦合(例如，电耦合)到第二端子712和第四端子716。如图9中进一步所示的，第一金属层722不与第一端子710、第三端子714和第五端子718直接接触(例如，免于直接接触)。
图10解说了图8的电容器700的横截面DD的平面图的示例。如图10中所示，第二金属层724被嵌入在介电层720中。第二金属层724具有第二设计和第二形状。在一些实现中，所有的第二组金属层都具有相同的第二设计和第二形状。在一些实现中，第二设计和第二形状与第一设计和第一形状不同。第二金属层724耦合(例如，电耦合)到第三端子714。如图10中进一步所示的，第二金属层724不与第一端子710、第二端子712、第四端子716和第五端子718直接接触(例如，免于直接接触)。
第三金属层732和第四金属层734被配置成提供电容器中的电阻。在一些实现中，第三金属层732和第四金属层734提供电容器700的ESR控制。由此，通过使用第三金属层732和/或第四金属层734的不同配置和/或组合，可以实现具有不同ESR值和/或属性的电容器。在以下至少图13中进一步描述了电容器700如何被配置成提供用于诸信号的电路径的示例。
图11解说了图7的电容器700的横截面EE的平面图的示例。如图11中所示，第三金属层732被嵌入在介电层730中。第三金属层732具有第三设计和第三形状。在一些实现中，所有的第三组金属层都具有相同的第三设计和第三形状。第三金属层732任选地耦合至第三端子710。如图11中进一步所示的，第三金属层732不与第二端子712、第三端子714、第四端子716和第五端子718直接接触(例如，免于直接接触)。
图12解说了图7的电容器700的横截面FF的平面图的示例。如图12中所示，第四金属层734被嵌入在介电层730中。第四金属层734具有第四设计和第四形状。在一些实现中，所有的第四组金属层都具有相同的第四设计和第四形状。第四金属层734任选地耦合至第五端子718。如图12中进一步所示的，第四金属层734不与第一端子710、第二端子712、第三端子714和第四端子716直接接触(例如，免于直接接触)。
图7-12解说了包括5个端子(包括两个虚设端子)的电容器。然而，不同的实现可以使用不同数目的端子(例如，3、4、6、7个端子，等等)。在一些实现中，可以有多于或少于两个的虚设端子。
图13概念性地解说了一个或多个信号可如何穿过电容器700。如图13中所示，第一信号可以通过第二端子712和第四端子716进入。第一信号可以是一个或多个功率信号。第二信号可以通过第三端子离开电容器700。第二信号可以是接地参考信号。第一端子710和第五端子718是非接触端子。即，当电容器700被嵌入在基板中时，第一端子710和第五端子718不与基板(例如，封装基板、中介体)中的通孔和/或金属层直接接触。第一信号和/或第二信号可以通过耦合到电容器700的端子的通孔(例如，基板中的通孔)进入或离开通过电容器700。在一些实现中，图13中所示的点或圈表示基板(例如，封装基板、中介体)中的通孔。在一些实现中，信号的极性可以被反转。例如，第一信号可以是接地参考，而第二信号可以是一个或多个功率信号。同样的，应当注意，替代功率信号，信号可以是输入/输出(I/O)信号。在以下至少图16-17中进一步描述了基板中的电容器700如何被配置成提供用于诸信号的电路径的示例。
在一些实现中，电容器(例如，电容器200、电容器700)可以嵌入在基板(诸如封装基板和/或中介体)中。
包括嵌入式细长电容器的示例性封装
图14解说了包括细长电容器200的基板1400的示例。基板1400可以包括封装基板和/或中介体。电容器200包括基底部分202、第一端子210、第二端子212、第三端子214、第四端子216、第五端子218、一个或多个介电层和数个金属层(例如，金属极板、导电极板)，如先前在以上图2-5中描述的。
第一管芯1401(例如，第一集成器件)和第二管芯1405(例如，第一集成器件)耦合到基板1400。第一管芯1401通过第一组柱1402和第一组焊球1404耦合到基板1400。第二管芯1405通过第二组柱1406和第二组焊球1408耦合到基板1400。在一些实现中，基板1400、第一管芯1401、第二管芯1405和电容器200可以形成集成器件封装。
如图14中所示，电容器200被嵌入在基板1400中。基板1400包括核心层1420、第一介电层1422、第二介电层1424、第三介电层1426、第一阻焊层1430以及第二阻焊层1432。第一介电层1422、第二介电层1424和/或第三介电层1426可以是预浸层。在一些实现中，基板1400是无核的。即，在一些实现中，基板1400不包括核心层1420。在一些实现中，核心层1420可以用介电层(例如，预浸层)来代替。
基板1400还包括第一组通孔1440、第一组互连1442、第二组通孔1444、和第二组互连1446、第三组通孔1450、第三组互连1452、第四组通孔1454、和第四组互连1456、和第三组焊球1460。该组互连(例如，互连1442、1446、1452、1456的组)可包括迹线和焊盘。
电容器200位于核心层1420的腔体内。电容器200由第一介电层1422来封装。第一组通孔1440耦合到电容器200的端子(例如，端子210、212、214、216、218)。类似地，第三组通孔1450耦合到电容器200的端子(例如，端子210、212、214、216、218)。在一些实现中，第三组通孔1450耦合到诸端子，使得第三组通孔1450位于第一组通孔1440的反面。第一组通孔1440和第三组通孔1450被配置成提供去往/来自电容器200的第一电路径和第二电路径。以下在图15中进一步描述第一和第二电路径的示例。
如图14中进一步所示，第一组通孔1440和第三组通孔1450位于第一介电层1422中。第一组通孔1440耦合至第一组互连1442。第一组互连1442耦合至第二组通孔1444。第二组通孔1444耦合到第二组互连1446。第二介电层1424封装第一组互连1442。第二组通孔1444位于第二介电层1424中。第二组互连1446位于第二介电层1424上。第二组互连1446的一部分被第一阻焊层1430覆盖。
第三组通孔1450耦合到第三组互连1452。第三组互连1452耦合到第四组通孔1454。第四组通孔1454耦合到第四组互连1456。第三介电层1426封装第三组互连1452。第四组通孔1454位于第三介电层1426中。第四组互连1456位于第三介电层1426上。第四组互连1456的一部分被第二阻焊层1432覆盖。
图15解说了一个或多个信号可如何可以穿过嵌入在基板1400中的电容器200的示例。如图15中所示，第一信号B1可以通过第二端子212进入，而第二信号B2可以通过第四端子216进入。第一和第二信号B1和B2可以是一个或多个功率信号。第一信号B1的一部分可以通过第一端子210和/或第三端子214离开电容器200。第二信号B2的一部分可以通过第三端子214和/或第五端子218离开电容器200。通过第一端子210离开的第三信号A1可以是接地参考信号。通过第五端子218离开的第四信号A2可以是接地参考信号。通过第三端子214离开的第五信号A12可以是接地参考信号。第三、第四和第五信号A1、A2和A12可以是相同的接地参考信号。
如图15中进一步所示，第三信号B3可以通过第二端子212进入，而第四信号B4可以通过第四端子216进入。第三和第四信号B3和B4可以是一个或多个功率信号。第三信号B3的一部分可以通过第一端子210和/或第三端子214离开电容器200。第四信号B4的一部分可以通过第三端子214和/或第五端子218离开电容器200。通过第一端子210离开的第五信号A3可以是接地参考信号。通过第五端子218离开的第六信号A4可以是接地参考信号。通过第三端子214离开的第七信号A34可以是接地参考信号。第五、第六和第七信号A3、A4和A34可以是相同的接地参考信号。在一些实现中，信号的极性可以被反转。
包括具有等效串联电阻(ESR)控制的细长电容器的示例性封装
如上文所描述的，在一些实现中，可以期望控制电容器的等效串联电阻(ESR)值/属性。电容器的ESR属性是重要的，因为其允许电容器帮助抑制集成器件封装的功率递送网络(PDN)中可能存在的谐振。不同的PDN可以要求具有不同ESR值的电容器来抑制PDN的谐振。
图16解说了包括细长电容器700的基板1600的示例。基板1600可以包括封装基板和/或中介体。电容器700包括基底部分702、第一端子710、第二端子712、第三端子714、第四端子716、第五端子718、一个或多个介电层和数个金属层(例如，金属极板、导电极板)，如先前在以上图7-12中描述的。
第一管芯1601(例如，第一集成器件)和第二管芯1605(例如，第一集成器件)耦合到基板1600。第一管芯1601通过第一组柱1602和第一组焊球1604耦合到基板1600。第二管芯1605通过第二组柱1606和第二组焊球1608耦合到基板1600。在一些实现中，基板1600、第一管芯1601、第二管芯1605和电容器700可以形成集成器件封装。
如图16中所示，电容器200被嵌入在基板1600中。基板1600包括核心层1620、第一介电层1622、第二介电层1624、第三介电层1626、第一阻焊层1630以及第二阻焊层1632。第一介电层1622、第二介电层1624和/或第三介电层1626可以是预浸层。在一些实现中，基板1600是无核的。即，在一些实现中，基板1600不包括核心层1620。在一些实现中，核心层1620可以用介电层(例如，预浸层)来代替。
基板1600还包括第一组通孔1640、第一组互连1642、第二组通孔1644、和第二组互连1646、第三组通孔1650、第三组互连1652、第四组通孔1654、和第四组互连1656、和第三组焊球1660。该组互连(例如，互连1642、1646、1652、1656的组)可包括迹线和焊盘。
电容器700位于核心层1620的腔体内。电容器700由第一介电层1622来封装。第一组通孔1640耦合到电容器700的端子(例如，端子712、714、716)。类似地，第三组通孔1650耦合到电容器700的端子(例如，端子712、714、716)。应当注意，电容器700的第一端子710和第五端子718是非接触端子。即，电容器700的第一端子710和第五端子718不与配置成提供用于信号的电路径的互连(例如，通孔)直接接触(例如，免于直接接触)。在一些实现中，第一和第五端子710和718是虚设端子。在此类实例中，没有信号(例如，功率信号、接地信号、I/O信号)穿过第一和第五端子710和718。
在一些实现中，第三组通孔1650耦合到诸端子，使得第三组通孔1650位于第一组通孔1640的反面。第一组通孔1640和第三组通孔1650被配置成提供去往/来自电容器700的第一电路径和第二电路径。以下在图17中进一步描述的第一和第二电路径的示例。
如图16中进一步所示，第一组通孔1640和第三组通孔1650位于第一介电层1622中。第一组通孔1640耦合至第一组互连1642。第一组互连1642耦合至第二组通孔1644。第二组通孔1644耦合到第二组互连1646。第二介电层1624封装第一组互连1642。第二组通孔1644位于第二介电层1624中。第二组互连1646位于第二介电层1624上。第二组互连1646的一部分被第一阻焊层1630覆盖。
第三组通孔1650耦合到第三组互连1652。第三组互连1652耦合到第四组通孔1654。第四组通孔1654耦合到第四组互连1656。第三介电层1626封装第三组互连1652。第四组通孔1654位于第三介电层1626中。第四组互连1656位于第三介电层1626上。第四组互连1656的一部分被第二阻焊层1632覆盖。
图17解说了一个或多个信号如何可以穿过嵌入在基板1600中的电容器700的示例。如图17中所示，第一信号D1可以通过第二端子212进入，而第二信号D2可以通过第四端子216进入。第一和第二信号D1和D2可以是一个或多个功率信号。第一信号D1的至少一部分可以通过第三端子714离开电容器700。第二信号D2的至少一部分可以通过第三端子714离开电容器700。通过第三端子714离开的第三信号E12可以是接地参考信号。
如图17中进一步所示，第三信号D3可以通过第二端子712进入，而第四信号D4可以通过第四端子716进入。第三和第四信号D3和D4可以是一个或多个功率信号。第三信号E34的至少一部分可以通过第三端子714离开电容器700。第四信号D4的至少一部分可以通过第三端子714离开电容器700。通过第三端子714离开的第五信号E34可以是接地参考信号。在一些实现中，信号的极性可以被反转。
如图17中所示，第一和第五端子710和718是虚设端子。在此类实例中，没有信号(例如，功率信号、接地信号、I/O信号)穿过第一和第五端子710和718。
包括嵌入式细长电容器的示例性封装
图18解说了封装基板1800的平面图(例如，俯视图)，其包括基板1802、数个管芯和数个嵌入式细长电容器。基板1400可以包括封装基板和/或中介体。
如图18中所示，第一管芯1804、第二管芯1806、第三管芯1808和第四管芯1810被耦合到基板1802(例如，安装在顶部)。第一电容器1820和第二电容器1822被嵌入在基板1802中。第一和第二电容器1820和1822可包括电容器200和/或700，如先前在上文描述的。
如图18中进一步所示的，第一电容器1820嵌入在基板1802中，从而第一电容器1820沿第一管芯1804和第二管芯1806的第一侧对齐。类似地，第二电容器1822被嵌入在基板1802中，从而第二电容器1822沿第三管芯1808和第四管芯1810的第二侧对齐。
用于提供/制造细长电容器的示例性工序
在一些实现中，提供/制造细长电容器包括数个工艺。图19解说了用于提供/制造细长电容器的示例性工序。在一些实现中，图19的工序可被用来提供/制造图2、7的电容器和/或本公开中的其他电容器。然而，出于简化目的，图19将在提供/制造图7-12的电容器的上下文中描述。
应当注意，图19的工序可以组合一个或多个阶段以简化和/或阐明用于提供电容器的工序。在一些实现中，可以改变或修改各工艺的次序。
阶段1解说了提供数个板(例如，板1900-1906)之后的状态。一些板包括介电层(例如，陶瓷层)和金属层。不同的板可包括具有不同图案设计的金属层。在一些实现中，使用丝网印刷工艺在介电层上形成金属层。
阶段2解说了数个板(例如，板1900-1906)被组合(例如，被层压在一起)以形成基底部分1910之后的状态。基底部分1910包括介电层1912和数个金属层(例如，数个金属极板、数个导电层)。在一些实现中，介电层1912是板1900-1906的介电层中的一些或全部的组合。
阶段3解说了在基底部分1910上形成数个端子(例如，端子1920、1922、1924、1926、1928)之后的状态。在一些实现中，镀敷工艺被用于在基底部分1910上形成诸端子。在一些实现中，每个端子可包括一个或多个导电层(例如，一个或多个金属层)。在一些实现中，第一端子1920和第五端子1928是虚设端子。端子(例如，端子1920、1922、1924、1926、1928)被围绕基底部分1910的所有表面(例如，第一表面、第二表面)形成。然而，在一些实现中，端子可以仅在基底部分1910的一些表面上形成。
用于提供/制造细长电容器的示例性方法
图20解说了用于提供/制造细长电容器的方法2000的示例性流程图。在一些实现中，图20的方法可被用来提供/制造图2、7的细长电容器和/或本公开中描述的其他电容器。
应当注意，图20的流程图可以组合一个或多个步骤和/或工艺以简化和/或阐明用于提供集成器件封装的方法。在一些实现中，可以改变或修改各工艺的次序。
该方法提供(在2005)数个板(例如，板1900-1906)。一些板包括介电层(例如，陶瓷层)和金属层。不同的板可包括具有不同图案设计的金属层。在一些实现中，使用丝网印刷工艺在介电层中形成金属层。
该方法组合(在2010)这些板(例如，板1900-1906)来形成基底部分(例如，基底部分1910)。基底部分包括介电层和数个金属层(例如，数个金属极板、数个导电层)。在一些实现中，介电层是板1900-1906的介电层中的一些或全部的组合。
该方法在基底部分上形成(在2015)数个端子(例如，端子1920、1922、1924、1926、1928)。在一些实现中，镀敷工艺被用于在基底部分上形成诸端子。在一些实现中，每个端子可包括一个或多个导电层(例如，一个或多个金属层)。在一些实现中，第一端子和第五端子是虚设端子。这些端子围绕该基底部分的所有表面形成。然而，在一些实现中，这些端子可以仅在基底部分的一些表面上形成。
用于提供/制造包括电容器的基板的示例性工序
在一些实现中，提供/制造包括电容器的基板包括数个工艺。图21(包括图21A-21C)解说了用于提供/制造包括电容器的基板的示例性工序。在一些实现中，图21A-21C的工序可被用来提供/制造图14、16的基板、和/或本公开中的其他基板。然而，出于简化目的，图21A-21C将在提供/制造图14的基板的上下文中描述。
应当注意，图21A-21C的工序可以组合一个或多个阶段以简化和/或阐明用于提供基板的工序。在一些实现中，可以改变或修改各工艺的次序。
图21A的阶段1解说了在提供核心层2100之后的状态。核心层2100可以是介电层和/或基板(例如，硅基板)。
阶段2解说了腔体2101被形成在核心层2100中之后的状态。不同实现可使用不同工艺来形成空腔体2101。在一些实现中，腔体2101通过使用激光和/或光蚀刻工艺来形成。
阶段3解说了核心层2100被耦合到载体2102之后的状态。在一些实现中，载体2102是基板。
阶段4解说了电容器2104被放置在核心层2100的腔体2101中的载体2102上之后的状态。不同实现可使用不同电容器。在一些实现中，电容器2104与上文描述的电容器200或700相同或类似。
阶段5解说了在核心层2100的第一表面(例如，顶面)和电容器2104上形成第一介电层2106之后的状态。第一介电层2106填充腔体2101且封装电容器2104。
阶段6解说了移除载体2102，留下核心层2100、电容器2104和第一介电层2106之后的状态。
图21B的阶段7解说了在核心层2100的第二表面(例如，底面)、第一介电层2106和电容器2104上形成第二介电层2108之后的状态。在一些实现中，第二介电层2108和第一介电层2106是相同的介电层。在一些实现中，介电层2106、2108和/或2110是可光刻介电层。
阶段8解说了在介电层2110中形成第一腔体2111和第二腔体2113之后的状态。在一些实现中，介电层2110是第一介电层2106和第二介电层2108的组合。不同实现可使用不同工艺来形成腔体2111和2113。
在一些实现中，腔体2111和2113通过使用激光和/或光蚀刻工艺来形成。腔体2111和2113形成在电容器2104的端子之上。
阶段9解说了在介电层2110中/上形成第一组通孔2112、第一组互连2114(例如，迹线、焊盘)、第二组通孔2116、以及第二组互连2118(例如，迹线、焊盘)之后的状态。不同实现可使用不同工艺来形成互连和/或通孔。以下在图23-26中进一步描述了形成互连(例如，通孔、迹线、焊盘)的各种示例。
阶段10解说了形成第三介电层2120和第四介电层2122之后的状态。第三介电层2120形成在第一组互连2114上方。第四介电层2122形成在第二组互连2118上方。
图21C的阶段11解说了在第三介电层2120中形成第三腔体2121，和在第四介电层2122中形成第四腔体2123之后的状态。不同实现可使用不同工艺来形成腔体2121和2123。在一些实现中，腔体2121和2123通过使用激光和/或光蚀刻工艺来形成。
阶段12解说了在第三介电层中/上形成第三组通孔2132和第三组互连2134(例如，迹线、焊盘)，以及在第四介电层2122中/上形成第四组通孔2136和第四组互连2138(例如，迹线、焊盘)之后的状态。不同实现可使用不同工艺来形成互连和/或通孔。以下在图23-26中进一步描述了形成互连(例如，通孔、迹线、焊盘)的各种示例。
阶段13解说了形成第一阻焊层2140和第二阻焊层2142之后的状态。如所示出的，第一阻焊层2140形成在第三介电层2120之上，且第二阻焊层2142形成在第四介电层2122之上。
用于提供/制造包括电容器的基板的示例性方法
图22解说了用于提供/制造包括电容器的基板的方法2200的示例性流程图。在一些实现中，图22的方法可被用来提供/制造包括图14、16的电容器的基板和/或本公开中的其他基板。
应当注意，图22的流程图可以组合一个或多个步骤和/或过程以简化和/或阐明用于提供基板的方法。在一些实现中，可以改变或修改各工艺的次序。
该方法提供(在2205)包括腔体的核心层。核心层可以是介电层和/或基板(例如，硅基板)。在一些实现中，提供包括腔体的核心层包括形成核心层、在核心层中形成腔体、以及将该核心层耦合到载体。不同实现可使用不同工艺来形成腔体。在一些实现中，腔体通过使用激光和/或光蚀刻工艺来形成。
该方法在核心层的腔体中放置(在2210)电容器。不同实现可使用不同电容器。在一些实现中，电容器与上文描述的电容器200或700相同或类似。
该方法形成(在2215)封装电容器的第一介电层。在一些实现中，第一介电层可包括数个介电层。
该方法在第一介电层中形成(在2220)数个互连和/或通孔。该通孔耦合到电容器中的端子。不同实现可使用不同工艺来形成互连和/或通孔。以下在图23-26中进一步描述了形成互连(例如，通孔、迹线、焊盘)的各种示例。
该方法形成(在2225)第二介电层和第三介电层。该第二介电层形成在该第一介电层的第一表面上。该第三介电层形成在该第一介电层的第二表面上。
该方法在第二和第三介电层中形成(在2230)数个互连和/或通孔。不同实现可使用不同工艺来形成互连和/或通孔。以下在图23-26中进一步描述了形成互连(例如，通孔、迹线、焊盘)的各种示例。
该方法(在2235)在第二介电层上形成第一阻焊层，以及在第三介电层上形成第二阻焊层。
示例性半加成图案化(SAP)工艺
在本公开中描述了各种互连(例如，迹线、通孔、焊盘)。这些互连可被形成在集成器件封装的封装基板和/或重分布部分中。在一些实现中，这些互连可包括一个或多个金属层。例如，在一些实现中，这些互连可包括第一金属晶种层和第二金属层。可使用不同镀敷工艺来提供(例如，形成)这些金属层。以下是具有晶种层的互连(例如，迹线、通孔、焊盘)的详细示例以及可如何使用不同镀敷工艺来形成这些互连。
不同实现可使用不同工艺来形成和/或制造金属层(例如，互连、重分布层、凸块下金属化层、突起)。在一些实现中，这些工艺包括半加成图案化(SAP)工艺和镶嵌工艺。这些各种不同工艺在下文进一步描述。
图23解说了用于使用半加成图案化(SAP)工艺来形成互连以在一个或多个介电层中提供和/或形成互连的工序。如图23中所示，阶段1解说了在提供(例如，形成)介电层2302之后的集成器件(例如，基板)的状态。在一些实现中，阶段1解说了介电层2302包括第一金属层2304。在一些实现中，第一金属层2304是晶种层。在一些实现中，可在提供(例如，接收或形成)介电层2302之后在介电层2302上提供(例如，形成)第一金属层2304。阶段1解说了在介电层2302的第一表面上提供(例如，形成)第一金属层2304。在一些实现中，第一金属层2304是通过使用沉积工艺(例如，PVD、CVD、镀敷工艺)来提供的。
阶段2解说了在第一金属层2304上选择性地提供(例如，形成)光致抗蚀层2306(例如，光显影抗蚀层)之后的集成器件的状态。在一些实现中，选择性地提供光致抗蚀层2306包括在第一金属层2304上提供光致抗蚀层2306并且通过显影(例如，使用显影工艺)来选择性地移除光致抗蚀层2306的诸部分。阶段2解说了提供光致抗蚀层2306，使得腔体2308被形成。
阶段3解说了在腔体2318中形成第二金属层2310之后的集成器件的状态。在一些实现中，在第一金属层2304的暴露部分之上形成第二金属层2310。在一些实现中，第二金属层2310是通过使用沉积工艺(例如，镀敷工艺)来提供的。
阶段4解说了在移除光致抗蚀层2306之后的集成器件的状态。不同实现可使用不同工艺来移除光致抗蚀层2306。
阶段5解说了在选择性地移除第一金属层2304的一些部分之后的集成器件的状态。在一些实现中，移除第一金属层2304中未被第二金属层2310覆盖的一个或多个部分。如阶段5所示，剩余第一金属层2304和第二金属层2310可形成和/或限定集成器件和/或基板中的互连2312(例如，迹线、通孔、焊盘)。在一些实现中，移除第一金属层2304，以使得位于第二金属层2310下方的第一金属层2304的尺寸(例如，长度、宽度)小于第二金属层2310的尺寸(例如，长度、宽度)，这可导致底切，如图23的阶段5所示。在一些实现中，上述过程可以被迭代若干次以提供和/或形成集成器件和/或基板的一个或多个介电层中的若干互连。
图24解说了用于使用(SAP)工艺以在一个或多个介电层中提供和/或形成互连的方法的流程图。该方法(在2405)提供介电层(例如，介电层2302)。在一些实现中，提供介电层包括形成介电层。在一些实现中，提供介电层包括形成第一金属层(例如，第一金属层2304)。在一些实现中，第一金属层是晶种层。在一些实现中，可在提供(例如，接收或形成)介电层之后在介电层上提供(例如，形成)第一金属层。在一些实现中，第一金属层是通过使用沉积工艺(例如，物理气相沉积(PVD)或镀敷工艺)来提供的。
该方法(在2410)在第一金属层上选择性地提供光致抗蚀层(例如，光显影抗蚀层2306)。在一些实现中，选择性地提供抗蚀层包括在第一金属层上提供第一抗蚀层并且选择性地移除该抗蚀层的一些部分(这提供了一个或多个腔体)。
该方法随后(在2415)在光致抗蚀层的腔体中提供第二金属层(例如，第二金属层2310)。在一些实现中，在第一金属层的暴露部分之上形成第二金属层。在一些实现中，第二金属层是通过使用沉积工艺(例如，镀敷工艺)来提供的。
该方法进一步(在2420)移除抗蚀层。不同实现可使用不同工艺来移除抗蚀层。该方法还(在2425)选择性地移除第一金属层的一些部分。在一些实现中，移除第一金属层中未被第二金属层覆盖的一个或多个部分。在一些实现中，任何剩余第一金属层和第二金属层可形成和/或限定集成器件和/或基板中的一个或多个互连(例如，迹线、通孔、焊盘)。在一些实现中，以上提及的方法可被迭代若干次以在集成器件和/或基板的一个或多个介电层中提供和/或形成若干互连。
示例性镶嵌工艺
图25解说了用于使用镶嵌工艺来形成互连以在介电层中提供和/或形成互连的工序。如图25中所示，阶段1解说了在提供(例如，形成)介电层2502之后的集成器件的状态。在一些实现中，介电层2502是无机层(例如，无机膜)。
阶段2解说了在介电层2502中形成腔体2504之后的集成器件的状态。不同实现可将不同工艺用于在介电层2502中提供腔体2504。
阶段3解说了在介电层2502上提供第一金属层2506之后的集成器件的状态。如阶段3所示，在介电层2502的第一表面上提供第一金属层2506。在介电层2502上提供第一金属层2506，以使得第一金属层2506采取介电层2502的轮廓，包括腔体2504的轮廓在内。在一些实现中，第一金属层2506是晶种层。在一些实现中，第一金属层2506是通过使用沉积工艺(例如，物理气相沉积(PVD)、化学气相沉积(CVD)、或镀敷工艺)来提供的。
阶段4解说了在腔体2504中和介电层2502的表面形成第二金属层2508之后的集成器件的状态。在一些实现中，在第一金属层2506的暴露部分之上形成第二金属层2508。在一些实现中，第二金属层2508是通过使用沉积工艺(例如，镀敷工艺)来提供的。
阶段5解说了在移除第二金属层2508的一些部分和第一金属层2506的一些部分之后的集成器件的状态。不同实现可使用不同工艺来移除第二金属层2508和第一金属层2506。在一些实现中，化学机械抛光(CMP)工艺被用来移除第二金属层2508的一些部分和第一金属层2506的一些部分。如阶段5所示，剩余第一金属层2506和第二金属层2508可形成和/或限定集成器件和/或基板中的互连2512(例如，迹线、通孔、焊盘)。如阶段5所示，以在第二金属层2510的基底部分和(诸)侧面部分上形成第一金属层2506的方式来形成互连2512。在一些实现中，腔体2504可包括两层电介质的沟槽和/或孔洞的组合，以使得通孔和互连(例如，金属迹线)可以在单个沉积步骤中被形成。在一些实现中，上述过程可以被迭代若干次以提供和/或形成集成器件和/或基板的一个或多个介电层中的若干互连。
图26解说了用于使用镶嵌工艺来形成互连以在介电层中提供和/或形成互连的方法2600的流程图。该方法(在2605)提供介电层(例如，介电层2502)。在一些实现中，提供介电层包括形成介电层。在一些实现中，提供介电层包括从供应器接收介电层。在一些实现中，介电层是无机层(例如，无机膜)。
该方法(在2610)在介电层中形成至少一个腔体(例如，腔体2504)。不同实现可使用不同工艺来在介电层中提供腔体。
该方法(在2615)在介电层上提供第一金属层(例如，第一金属层2506)。在一些实现中，在介电层的第一表面上提供(例如，形成)第一金属层。在一些实现中，在介电层上提供第一金属层，以使得第一金属层采取介电层的轮廓，包括腔体的轮廓在内。在一些实现中，第一金属层是晶种层。在一些实现中，第一金属层2506是通过使用沉积工艺(例如，PVD、CVD或镀敷工艺)来提供的。
该方法(在2620)在腔体中和介电层的表面提供第二金属层(例如，第二金属层2508)。在一些实现中，在第一金属层的暴露部分之上形成第二金属层。在一些实现中，第二金属层是通过使用沉积工艺(例如，镀敷工艺)来提供的。在一些实现中，第二金属层与第一金属层类似或相同。在一些实现中，第二金属层不同于第一金属层。
该方法随后(在2625)移除第二金属层的一些部分和第一金属层的一些部分。不同实现可使用不同工艺来移除第二金属层和第一金属层。在一些实现中，化学机械抛光(CMP)工艺被用来移除第二金属层的一些部分和第一金属层的一些部分。在一些实现中，剩余第一金属层和第二金属层可形成和/或限定互连(例如，互连2512)。在一些实现中，互连可包括集成器件和/或基板中的至少迹线、通孔、和/或焊盘中的一者。在一些实现中，以在第二金属层的基底部分和(诸)侧面部分上形成第一金属层的方式来形成互连。在一些实现中，以上提及的方法可被迭代若干次以在集成器件和/或基板的一个或多个介电层中提供和/或形成若干互连。
示例性电子设备
图27解说了可集成有前述集成器件、半导体器件、集成电路、管芯、中介体、封装或层叠封装(PoP)中的任意者的各种电子设备。例如，移动电话2702、膝上型计算机2704、以及固定位置终端2706可包括如本文所描述的集成器件2700。集成器件2700可以是例如本文所描述的集成电路、管芯、封装或层叠封装中的任意者。图27中所例示出的设备2702、2704、2706仅是示例性的。其它电子设备也能以集成器件2700为其特征，此类电子设备包括但不限于移动设备、手持式个人通信***(PCS)单元、便携式数据单元(诸如个人数字助理)、启用全球定位***(GPS)的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、固定位置数据单位(诸如仪表读取设备)、通信设备、智能电话、平板计算机或者存储或检索数据或计算机指令的任何其它设备，或者其任何组合。
图2、3、4、5、6、7、8、9、10、11、12、13、14、15、16、17、18、19、20、21A-21C、22、23、24、25、26和/或27中解说的组件、步骤、特征和/或功能之中的一者或多者可以被重新编排和/或组合成单个组件、步骤、特征或功能，或实施在若干组件、步骤、或功能中。也可添加额外的元件、组件、步骤、和/或功能而不会脱离本公开。还应注意，本公开中的图2、3、4、5、6、7、8、9、10、11、12、13、14、15、16、17、18、19、20、21A-21C、22、23、24、25、26和/或27及其相应描述不限于管芯和/或IC。在一些实现中，图2、3、4、5、6、7、8、9、10、11、12、13、14、15、16、17、18、19、20、21A-21C、22、23、24、25、26和/或27及其相应描述可被用于制造、创建、提供、和/或生产集成器件。在一些实现中，集成器件可以包括管芯、管芯封装、集成电路(IC)、集成器件封装、晶片、半导体器件、层叠封装、和/或中介体。
措辞“示例性”在本文中用于表示“用作示例、实例或解说”。本文中描述为“示例性”的任何实现或方面不必被解释为优于或胜过本公开的其他方面。同样，术语“方面”不要求本公开的所有方面都包括所讨论的特征、优点或操作模式。术语“耦合”在本文中用于指两个对象之间的直接或间接耦合。例如，如果对象A物理地接触对象B，且对象B接触对象C，则对象A和C可仍被认为是彼此耦合的——即便它们并非彼此直接物理接触。
一‘组’对象和/或元件可包括一个或多个该对象和/或元件。例如，一组通孔可包括一个或多个通孔。类似地，一组金属层可包括一个或多个金属层。一组互连可包括一个或多个互连。
还应注意，这些实施例可作为被描绘为流程图、流图、结构图、或框图的过程来被描述。尽管流程图可把各操作描述为顺序过程，但是这些操作中有许多操作能够并行或并发地执行。另外，这些操作的次序可以被重新安排。过程在其操作完成时终止。
本文所描述的本公开的各种特征可被实现于不同***中而不会脱离本公开。应当注意，本公开的以上各方面仅是示例，且不应被解释成限定本公开。对本公开的各方面的描述旨在是解说性的，而非限定所附权利要求的范围。由此，本发明的教导可以现成地应用于其他类型的装置，并且许多替换、修改和变形对于本领域技术人员将是显而易见的。

Claims (22)

1.一种基板，包括：
第一介电层；以及
嵌入在所述第一介电层中的电容器，其中，所述电容器包括：
配置成以第一极性工作的第一端子；
配置成以第二极性工作的第二端子；以及
配置成以第一极性工作的第三端子，其中所述第一端子、第二端子和第三端子沿所述电容器的纵长定位以使得所述第二端子位于所述第一端子和所述第三端子之间，其中所述第一端子、第二端子和第三端子围绕所述电容器的基部的表面形成；
其中，所述电容器还包括：
第二介电层；
所述第二介电层中的第一金属层，所述第一金属层直接耦合到所述第一端子和第三端子；以及
所述第二介电层中的第二金属层，所述第二金属层直接耦合到所述第二端子。
2.如权利要求1所述的基板，其特征在于，所述电容器进一步包括：
第四端子；
第五端子；
所述第二介电层中的第三金属层，所述第三金属层耦合到所述第四端子；以及
所述第二介电层中的第四金属层，所述第四金属层耦合到所述第五端子，其中所述第三和第四金属层被配置成改变所述电容器的等效串联电阻(ESR)。
3.如权利要求2所述的基板，其特征在于，所述第三金属层位于所述第二介电层中的所述第一金属层和所述第二金属层之间。
4.如权利要求2所述的基板，其特征在于，所述第四和第五端子是虚设端子，所述虚设端子被配置成与基板中的穿行信号无关。
5.如权利要求2所述的基板，其特征在于，进一步包括：
耦合到所述第一端子的第一组通孔，所述第一组通孔位于所述第一介电层中；
耦合到所述第二端子的第二组通孔，所述第二组通孔位于所述第一介电层中；以及
耦合到所述第三端子的第三组通孔，所述第三组通孔位于所述第一介电层中。
6.如权利要求5所述的基板，其特征在于，所述第四和第五端子免于与通孔直接连接。
7.如权利要求1所述的基板，其特征在于，所述电容器进一步包括：
耦合到所述第一金属层的第四端子；以及
耦合到所述第二金属层的第五端子。
8.如权利要求1所述的基板，其特征在于，所述第一金属层、所述第一端子和所述第三端子被配置成提供第一信号，其中所述第一信号是接地参考信号，并且其中所述第二金属层和所述第二端子被配置成提供第二信号，其中所述第二信号是功率信号。
9.如权利要求1所述的基板，其特征在于，所述基板包括至少封装基板和/或中介体中的一者。
10.如权利要求1所述的基板，其特征在于，所述基板被纳入在音乐播放器、视频播放器、导航设备、通信设备、移动设备、个人数字助理、固定位置终端、平板计算机、和/或膝上型计算机中的至少一者中。
11.如权利要求1所述的基板，其特征在于，所述基板被纳入在娱乐单元、移动电话、和/或智能电话中的至少一者中。
12.一种用于制造基板的方法，包括：
形成第一介电层；以及
在所述第一介电层中提供电容器，其中提供所述电容器包括：
提供配置成以第一极性工作的第一端子；
提供配置成以第二极性工作的第二端子；以及
提供配置成以第一极性工作的第三端子，其中所述第一端子、第二端子和第三端子沿所述电容器的纵长定位以使得所述第二端子位于所述第一端子和所述第三端子之间，其中所述第一端子、第二端子和第三端子围绕所述电容器的基部的表面形成；
其中，提供所述电容器还包括：
形成第二介电层；以及
在所述第二介电层中形成的第一金属层，使得所述第一金属层直接耦合到所述第一端子和第三端子；以及
在所述第二介电层中形成的第二金属层，使得所述第二金属层直接耦合到所述第二端子。
13.如权利要求12所述的方法，其特征在于，提供所述电容器进一步包括提供：
第四端子；
第五端子；
所述第二介电层中的第三金属层，所述第三金属层耦合到所述第四端子；以及
所述第二介电层中的第四金属层，所述第四金属层耦合到所述第五端子，其中所述第三和第四金属层被配置成改变所述电容器的等效串联电阻(ESR)。
14.如权利要求13所述的方法，其特征在于，所述第三金属层位于所述介电层中的所述第一金属层和所述第二金属层之间。
15.如权利要求13所述的方法，其特征在于，所述第四和第五端子是虚设端子，所述虚设端子被配置成与基板中的穿行信号无关。
16.如权利要求13所述的方法，其特征在于，进一步包括：
在所述第一介电层中形成第一组通孔，从而所述第一组通孔耦合到所述第一端子；
在所述第一介电层中形成第二组通孔，从而所述第二组通孔耦合到所述第二端子；以及
在所述第一介电层中形成第三组通孔，从而所述第三组通孔耦合到所述第三端子。
17.如权利要求16所述的方法，其特征在于，所述第四和第五端子免于与通孔直接连接。
18.如权利要求12所述的方法，其特征在于，所述电容器进一步包括：
耦合到所述第一金属层的第四端子；以及
耦合到所述第二金属层的第五端子。
19.如权利要求12所述的方法，其特征在于，所述第一金属层、所述第一端子和所述第三端子被配置成提供第一信号，其中所述第一信号是接地参考信号，并且其中所述第二金属层和所述第二端子被配置成提供第二信号，其中所述第二信号是功率信号。
20.如权利要求12所述的方法，其特征在于，所述基板包括至少封装基板和/或中介体中的一者。
21.如权利要求12所述的方法，其特征在于，所述基板被纳入在音乐播放器、视频播放器、导航设备、通信设备、移动设备、个人数字助理、固定位置终端、平板计算机、和/或膝上型计算机中的至少一者中。
22.如权利要求12所述的方法，其特征在于，所述基板被纳入在娱乐单元、移动电话、和/或智能电话中的至少一者中。
CN201580069802.0A 2014-12-22 2015-12-17 包括嵌入式细长电容器的基板 Expired - Fee Related CN107113964B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/579,651 US9807884B2 (en) 2014-12-22 2014-12-22 Substrate comprising embedded elongated capacitor
US14/579,651 2014-12-22
PCT/US2015/066430 WO2016106085A1 (en) 2014-12-22 2015-12-17 Substrate comprising an embedded elongated capacitor

Publications (2)

Publication Number Publication Date
CN107113964A CN107113964A (zh) 2017-08-29
CN107113964B true CN107113964B (zh) 2019-10-22

Family

ID=55077664

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580069802.0A Expired - Fee Related CN107113964B (zh) 2014-12-22 2015-12-17 包括嵌入式细长电容器的基板

Country Status (3)

Country Link
US (1) US9807884B2 (zh)
CN (1) CN107113964B (zh)
WO (1) WO2016106085A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3557608A1 (en) * 2018-04-19 2019-10-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Packaged integrated circuit with interposing functionality and method for manufacturing such a packaged integrated circuit
US10861841B2 (en) * 2018-09-28 2020-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with multiple polarity groups
US20220367430A1 (en) * 2021-05-17 2022-11-17 Mediatek Inc. Semiconductor package structure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6407907B1 (en) * 1999-12-28 2002-06-18 Tdk Corporation Multilayer ceramic capacitor
TW201108274A (en) * 2009-06-01 2011-03-01 Ngk Spark Plug Co Method for manufacturing ceramic capacitor

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI399765B (zh) 2005-01-31 2013-06-21 Tdk Corp 積層電子零件
US7932471B2 (en) 2005-08-05 2011-04-26 Ngk Spark Plug Co., Ltd. Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment
US7697262B2 (en) 2005-10-31 2010-04-13 Avx Corporation Multilayer ceramic capacitor with internal current cancellation and bottom terminals
JP5388676B2 (ja) 2008-12-24 2014-01-15 イビデン株式会社 電子部品内蔵配線板
KR101053410B1 (ko) 2009-07-17 2011-08-01 삼성전기주식회사 적층형 칩 커패시터
JP5628494B2 (ja) 2009-08-11 2014-11-19 デクセリアルズ株式会社 共振回路
US20120018198A1 (en) 2010-03-30 2012-01-26 Ibiden Co., Ltd. Electronic component and printed wiring board
KR101983128B1 (ko) * 2011-12-19 2019-05-29 삼성전기주식회사 적층 세라믹 전자 부품
KR101508540B1 (ko) 2013-08-09 2015-04-06 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6407907B1 (en) * 1999-12-28 2002-06-18 Tdk Corporation Multilayer ceramic capacitor
TW201108274A (en) * 2009-06-01 2011-03-01 Ngk Spark Plug Co Method for manufacturing ceramic capacitor

Also Published As

Publication number Publication date
US20160183378A1 (en) 2016-06-23
CN107113964A (zh) 2017-08-29
US9807884B2 (en) 2017-10-31
WO2016106085A1 (en) 2016-06-30

Similar Documents

Publication Publication Date Title
CN105723477B (zh) 基板中的螺线管电感器
CN105745752B (zh) 基板中的嵌入式桥接结构
CN107408513B (zh) 包括嵌入在封装基板中的具有保护环的磁芯电感器的集成器件封装
CN107735860A (zh) 包括电容器、重分布层、和分立同轴连接的封装基板
CN105874593B (zh) 堆叠式导电互连电感器
CN1728918B (zh) 电路化衬底
KR100550480B1 (ko) 다중 계층 어레이 커패시터 및 그 제작 방법
CN107078101A (zh) 在封装层中包括硅桥接的集成器件封装
CN104969312B (zh) 无基板分立耦合电感器结构
CN107924905A (zh) 在可光刻蚀刻层中包括桥接的集成器件封装
CN107004612A (zh) 在基板与管芯之间包括光敏填料的集成器件封装
US20070268105A1 (en) Electrical component having an inductor and a method of formation
CN106463493B (zh) 用于PoP封装的基板块
TW200414835A (en) Integrated storage plate with embedded passive components and method for fabricating electronic device with the plate
CN106663670B (zh) 包括嵌入式电容器的封装基板
CN107251218A (zh) 包括互连叠层、阻焊层上的互连以及基板的侧部上的互连的基板
US20210159153A1 (en) Through electrode substrate and semiconductor device
CN107223283B (zh) 在封装层中包括配置为电感器的导电薄片的集成器件封装
US9449762B2 (en) Embedded package substrate capacitor with configurable/controllable equivalent series resistance
CN107113964B (zh) 包括嵌入式细长电容器的基板
CN107078117A (zh) 封装基板或印刷电路板(pcb)中的高品质因数电感器和高品质因数滤波器
CN106165093B (zh) 包括表面互连和包含无电镀填充物的空腔的封装基板
CN112234143B (zh) 片上集成ipd封装结构及其封装方法、三维封装结构
CN105830213B (zh) 包括凸块区域中的改善型通孔焊盘放置的基板
KR20030063433A (ko) 확장 표면 랜드를 갖는 커패시터 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20191022

Termination date: 20211217

CF01 Termination of patent right due to non-payment of annual fee