CN109842391A - 芯片上同向双工器 - Google Patents

芯片上同向双工器 Download PDF

Info

Publication number
CN109842391A
CN109842391A CN201810271046.5A CN201810271046A CN109842391A CN 109842391 A CN109842391 A CN 109842391A CN 201810271046 A CN201810271046 A CN 201810271046A CN 109842391 A CN109842391 A CN 109842391A
Authority
CN
China
Prior art keywords
port
layer
inductance capacitance
circuit
pass filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810271046.5A
Other languages
English (en)
Inventor
蔡铭宪
吴宗霖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN109842391A publication Critical patent/CN109842391A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/46—Networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H7/463—Duplexers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0123—Frequency selective two-port networks comprising distributed impedance elements together with lumped impedance elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0153—Electrical filters; Controlling thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1766—Parallel LC in series path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/005—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges
    • H04B1/0053—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with common antenna for more than one band
    • H04B1/0057—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with common antenna for more than one band using diplexing or multiplexing filters for selecting the desired band
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0078—Constructional details comprising spiral inductor on a substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H03H2007/386—Multiple band impedance matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Filters And Equalizers (AREA)

Abstract

一种芯片上同向双工器电路，其包括：电感电容谐振器模块，其还包括第一端口、第一电感电容谐振器单元及第二电感电容谐振器单元；第一滤波器单元，电连接到所述第一电感电容谐振器单元，且电连接到第二端口；以及第二滤波器单元，电连接到所述第二电感电容谐振器单元，且电连接到第三端口。第一电感电容谐振器单元用作具有第一谐振频率的第一信号的阻抗匹配电路且用作具有不同于第一谐振频率的第二谐振频率的第二信号的开路电路；第二电感电容谐振器单元用作具有第二谐振频率的第二信号的阻抗匹配电路且用作具有第一谐振频率的第一信号的开路电路。第一滤波器单元使具有第一谐振频率的信号通过；且第二滤波器单元使具有第二谐振频率的信号通过。

Description

芯片上同向双工器
技术领域
本发明实施例涉及一种芯片上同向双工器。
背景技术
***封装(system-in-a-package，SiP)是封闭在单个封装中的多个集成电路。***封装执行电子***的全部功能或大部分功能，且通常实作在移动装置(例如手机、移动数字音乐播放器等)内部。为了形成***封装，通常将包含集成电路的半导体管芯或芯片垂直地堆叠在衬底上。集成电路通过结合到封装的细导线进行内部连接。作为另一选择，利用倒装芯片(flip chip)技术、使用焊料凸块将堆叠的芯片接合在一起。
衬底上晶片上芯片(Chip-On-Wafer-On-Substrate，CoWoS)高级封装技术将逻辑计算及存储器芯片集成在三维(three-dimensional，3D)架构中而得到以云计算、数据中心及超级计算机应用为目标的高级产品。衬底上晶片上芯片三维集成在减少放热的同时有利于节能的高速计算(power-efficient high speed computing)。
同向双工器是实施频域多路复用的无源装置。将两个端口(例如，L及H)多路复用到第三端口(例如，S)上。端口L及H上的信号占用不相交的频带。因此L及H上的信号可在端口S上共存且互不干扰。通常，端口L上的信号将占用单个低频带，而端口H上的信号将占用较高频带。在这种情况下，同向双工器由对端口L与端口S进行连接的低通滤波器及对端口H与端口S进行连接的高通滤波器组成。理想地，端口L上的所有低频带信号功率被传输到S端口，且反之亦然。端口H上的所有高频带信号功率被传输到端口S，且反之亦然。理想地，信号是完全分离的。没有低频带信号从L端口传输到H端口。实际上，会损耗一些功率，且来自一个端口的一些信号功率可泄漏到另一端口。
发明内容
一种芯片上同向双工器电路，其特征在于，包括：电感电容(LC)谐振器模块，其中所述电感电容谐振器模块还包括：第一端口，第一电感电容谐振器单元，对于具有第一谐振频率的第一信号而言用作阻抗匹配电路且对于具有第二谐振频率的第二信号而言用作开路电路，所述第二谐振频率不同于所述第一谐振频率，以及第二电感电容谐振器单元，对于具有所述第二谐振频率的所述第二信号而言用作阻抗匹配电路且对于具有所述第一谐振频率的所述第一信号而言用作开路电路；第一滤波器，使具有所述第一谐振频率的信号通过，其中所述第一滤波器电耦合到所述第一电感电容谐振器单元且电耦合到第二端口；以及第二滤波器，使具有所述第二谐振频率的信号通过，其中所述第二滤波器电耦合到所述第二电感电容谐振器单元且电耦合到第三端口。
附图说明
结合附图阅读以下详细说明，会最好地理解本公开的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。
图1是根据一些实施例的芯片上同向双工器电路的示意图。
图2是根据一些实施例的芯片上同向双工器电路布局的示意图。
图3是根据一些实施例的具有中介层重布线(redistribution，RDL)层的芯片上同向双工器的剖视图。
图4是根据一些实施例的Si中介层的剖视图。
图5A是根据一些实施例的双模式三端口匹配电路(dual-mode three portmatching circuit)的实施例的示意图。
图5B是示出根据一些实施例的双模式三端口匹配电路的散射参数的对应图。
图6A是根据一些实施例的低通滤波器的布局的示意图。
图6B是根据一些实施例的对应低通滤波器电路的示意图。
图6C是示出根据一些实施例的低通滤波器电路的散射参数的对应图。
图7A是根据一些实施例的高通滤波器的布局的示意图。
图7B是根据一些实施例的对应高通滤波器电路的示意图。
图7C示出根据一些实施例的图7B所示高通滤波器电路的散射参数。
图8A是根据一些实施例的芯片上同向双工器电路的示意图。
图8B示出根据一些实施例的图8A所示芯片上同向双工器电路的散射参数。
图9是示出根据一些实施例的一种利用衬底上晶片上芯片(CoWos)技术构造芯片上同向双工器电路的方法的流程图。
附图标号说明
100：芯片上同向双工器电路/电路
101：第一输入端口/端口1/天线端口
102：第一输出端口/第二端口/端口2/端口
103：第二输出端口/第三端口/端口3/端口
105、205、510：第一电感电容谐振器单元
107、207、520：第二电感电容谐振器单元
110：电感电容谐振器模块
111、511、712、722：第一电感器
112、512、612、622：第一电容器
113、521、723：第二电感器
114、522、613、623：第二电容器
120：第一滤波器单元/低通滤波器
121：第三电感器
122、713：第三电容器
123：第四电容器
130：第二滤波器单元/高通滤波器
131：第五电容器
132：第四电感器
133：第五电感器
200：芯片上同向双工器电路布局/布局
201：天线端口
202：低频带端口
203：高频带端口
211、213、232、233、611、621：电感器
212、214、222、223、231、711、721：电容器
220、LPF：低通滤波器
230、HPF：高通滤波器
301、401：微凸块
302：凸块
303、402、404：钝化层
304、403：铝重布线层
305：氧化物层
306、307：介电层
308：M3金属层
309、312、406、409：通孔
310、311：M2金属层
313：M1金属层
314：硅衬底
315：硅穿孔衬里氧化物
316：内连接件
317：SiN层
318：底接垫
400：硅中介层/中介层
405、408、411：附加金属层
407、410、412：金属层
413：硅穿孔
414：倒装芯片凸块
415：硅衬底层
500：双模式三端口匹配电路
501：第一端口/端口1
502：低频带路径
503：高频带路径
504：第二端口/端口2
505：第三端口/端口3
591、691、791、891：低频带抑制
592、792、892：高频带抑制
610：低通滤波器/布局
611A：第一子电感器
611B：第二子电感器
620：低通滤波器电路
624、724：第一端口
625、725：第二端口
710：高通滤波器/布局
720：高通滤波器电路
800：芯片上同向双工器电路
821：天线
827：第一电阻器
833：第二电阻器
861：端口1
862：端口2
863：端口3
901、902、903、904、905、906、907：步骤
M1：第一层/第一金属层
M2：第二层/第二金属层
M3：第三层/第三金属层
M4：第四层/第四金属层
S11：输入回波损耗/入射功率波的频率与反射功率波的频率响应之间的关系
S21、S31：散射参数/反射功率波的频率响应与入射功率波的频率之间的关系
S32：反射功率波的频率响应与入射功率波的频率之间的关系
具体实施方式
以下公开内容阐述用于实作主题的不同特征的各种实施例或实例。以下阐述组件及安排形式的具体实例以简化本公开内容。当然，这些仅为实例而并非旨在进行限制。举例来说，在以下说明中将第一特征形成在第二特征之上或第二特征上可包括其中第一特征与第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成附加特征、从而使得所述第一特征与所述第二特征可能不直接接触的实施例。另外，本公开内容可能在各种实例中重复使用参考编号及/或字母。这种重复使用是出于简洁及清晰的目的，而不是自身表示所论述的各种实施例及/或配置之间的关系。
此外，为易于说明，本文中可能使用例如“位于…之下(beneath)”、“位于…下方(below)”、“下部的(lower)”、“位于…上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括装置在使用或操作中的不同取向。设备可被另外取向(旋转90度或处于其他取向)，且本文中所使用的空间相对性描述语可同样相应地进行解释。
图1是根据一些实施例的芯片上同向双工器电路的示意图。同向双工器用于对从共用天线接收的信号进行合并及/或拆分，所述同向双工器当在无线模块中使用时通过将信号分离到无线通信***中的低频带信道及高频带信道而像开关一样发挥作用。为了满足在不同频带中操作的要求，可通过使用滤波器界定每一子频带而将宽频带划分成较小的子频带。为了将两个或更多个频带的之间的响应隔离，维持滤波器选择性。为了使两个滤波器在所设计的通带(passband)中良好运行，在每一频带中均实施输入阻抗匹配。根据一些实施例，芯片上同向双工器电路100是双模式三端口匹配电路。根据一些实施例，芯片上同向双工器电路100包括第一输入端口101、第一输出端口102、第二输出端口103、电感电容(inductance and capacitance，LC)谐振器模块110、第一滤波器单元120及第二滤波器单元130。电感电容谐振器模块110还包括第一输入端口101、第一电感电容谐振器单元105及第二电感电容谐振器单元107。第一滤波器单元120电连接到电感电容谐振器模块110中的第一电感电容谐振器单元105，且第一滤波器单元120电连接到第二端口102。第二滤波器单元130电连接到电感电容谐振器模块110中的第二电感电容谐振器单元107，且第二滤波器单元130电连接到第三端口103。
根据一些实施例，电感电容谐振器模块110中的第一电感电容谐振器单元105还包括并联连接到第一电容器112的第一电感器111。根据一些实施例，电感电容谐振器模块110中的第二电感电容谐振器单元107还包括并联连接到第二电容器114的第二电感器113。第一电感电容谐振器单元105被实作成耦合到低通滤波器120的低带通(low band pass)。第二电感电容谐振器单元107被实作成耦合到高通滤波器130的高带通(high band pass)。根据一些实施例，第一滤波器单元120是低通滤波器(low pass filter，LPF)，且第二滤波器单元130是高通滤波器(high pass filter，HPF)。
根据一些实施例，低通滤波器120还包括第三电感器121、第三电容器122及第四电容器123。第三电容器122电连接在第三电感器121的第一侧与地之间，且第四电容器123电连接在第三电感器121的第二侧与地之间。根据一些实施例，高通滤波器130还包括第五电容器131、第四电感器132及第五电感器133。第四电感器132电连接在第五电容器131的第一侧与地之间，且第五电感器133电连接在第五电容器131的第二侧与地之间。根据一些实施例，第一输入端口101是天线端口，第一输出端口102用于输出低频带信号，且第二输出端口103用于输出高频带信号。
在此实施例中，芯片上同向双工器电路100是可将来自端口1 101的输入信号分离到两个不同路径的双模式三端口匹配电路。尽管输入信号可覆盖包括低频带及高频带二者的宽频带，然而所述信号分别在端口2及端口3处被分离到不同频带。在一个实例中，对于第一电感电容谐振器单元105及第二电感电容谐振器单元107二者而言，标称阻抗(nominalimpedance)均为50欧姆。此时，第一电感电容谐振器单元105对于低频带信号而言等效于50欧姆电路，但对于高频带信号而言类似于开路电路(open circuit)。这意味着第一电感电容谐振器单元105用作使低频带信号能够通过而不使高频带信号通过的低通滤波器。相比之下，第二电感电容谐振器单元107对于低频带信号而言等效于开路电路，但对于高频带信号而言相当于50欧姆电路。即，第二电感电容谐振器单元107用作使高频带信号能够通过而不使低频带信号通过的高通滤波器。
因此，第一电感电容谐振器单元105与低通滤波器120匹配并连接到低通滤波器120，使得低频带信号可从端口1 101传递到端口2 102，但不传递到端口3 103。第二电感电容谐振器单元107与高通滤波器130匹配并连接到高通滤波器130，使得高频带信号可从端口1 101传递到端口3 103，但不传递到端口2 102。在一个实例中，通过无反射匹配(reflection-less matching)或最大功率传输匹配(maximum power transfermatching)，低通滤波器120及高通滤波器130的负载阻抗也是50欧姆，从而实现与标称阻抗50欧姆的阻抗匹配。
图2是根据一些实施例的与图1所示电路对应的芯片上同向双工器电路布局200的示意图。根据一些实施例，芯片上同向双工器电路布局200被部署在半导体封装内。芯片上同向双工器电路布局200包括天线端口201、低频带端口202及高频带端口203。芯片上同向双工器电路布局200包括至少第一金属层M1、第二金属层M2、第三金属层M3及第四金属层M4。
根据一些实施例，芯片上同向双工器电路布局200还包括部署在第二层M2、第三层M3及第四层M4上的低通滤波器(LPF)220。低通滤波器220包括位于M3层及M4层上的电感器、位于M2层上的两个电容器222及223。根据一些实施例，芯片上同向双工器电路布局200还包括部署在第二层M2及第三层M3上的第一电感电容谐振器单元205。第一电感电容谐振器单元205包括位于M3层上的电感器211及位于M2层上的电容器212。根据一些实施例，芯片上同向双工器电路布局200还包括部署在第三层M3及第四层M4上的第二电感电容谐振器单元207。第二电感电容谐振器单元207包括位于M3层上的电感器213及位于M4层上的电容器214。根据一些实施例，芯片上同向双工器电路布局200还包括部署在第二层M2、第三层M3及第四层M4上的高通滤波器(HPF)230。高通滤波器230包括位于M4层上的电容器231以及位于M2层上的两个电感器232及233。根据一些实施例，具有匹配网络的芯片上同向双工器电路布局200因在紧凑大小中集成更少的元件而实现了低***损耗(insertion loss)、高无源信道抑制(inactive-channel suppression)、及良好的端口到端口隔离。
图3是根据一些实施例的具有中介层重布线层(redistribution layer，RDL)的芯片上同向双工器的剖视图。根据一些实施例，衬底上晶片上芯片中介层剖面包括微凸块301及凸块302、用于防水的钝化层303、铝重布线层(RDL)304、氧化物层305、多个介电层306及307、M3金属层308、通孔309、M2金属层310及311、通孔312、M1金属层313、硅衬底314、硅穿孔(through-silicon via，TSV)衬里氧化物(liner oxide)315、内连接件(inter connector)316、SiN层317以及底接垫318。将在图4中论述此结构的进一步的细节。
根据一些实施例，金属厚度及比率为：tM1＝tM2≤tM3，其中tM1代表M1层的厚度，tM2代表M2层的厚度，tM3代表M3层的厚度；1<tMl/tM3<10，这意味着M1层的厚度与M3层的厚度之间的比率处于1与10之间；0.2<宽度/空间(M3)<5，这意味着M3金属407的宽度与空间比率处于0.2与5之间；0.2<宽度/空间(M2)<5，这意味着M2金属410的宽度与空间比率处于0.2与5之间；0.2<宽度/空间(M1)<5，这意味着M1金属412的宽度与空间比率处于0.2与5之间；0.5<宽度/空间(V2)<2，这意味着通孔406的宽度与空间比率处于0.5与2之间；0.5<宽度/空间(V1)<2，这意味着通孔409的宽度与空间比率处于0.5与2之间；0.5<宽度/空间(TSV)<2，这意味着硅穿孔413的宽度与空间比率处于0.5与2之间。
图4是根据一些实施例的利用衬底上晶片上芯片技术制作的Si中介层400的剖视图。根据一些实施例，硅中介层400的前侧包括三个金属层：M1(412)、M2(410)及M3(407)。根据一些实施例，中介层400的前侧还包括铝重布线层403及微凸块401。根据一些实施例，中介层400的前侧还包括钝化层402及404、通孔406及409、分别位于M1层、M2层及M3层中的附加金属层411、408及405。硅穿孔(“TSV”)413穿透硅衬底层415以将金属层411电连接到倒装芯片凸块414。根据一些实施例，硅中介层400的背侧包括倒装芯片凸块414。
根据一些实施例，0.5μm<钝化<5μm，这意味着钝化层402及404的厚度处于0.5μm与5μm之间；0.5μm<RV(顶部通孔)<2μm，这意味着顶部通孔(例如第一通孔409及第二通孔406)的厚度处于0.5μm与2μm之间；0.1μm<通孔～0.62μm<2μm，这意味着第一通孔409及第二通孔406的厚度为约0.62μm且处于0.1μm与2μm之间；0.5μm<M1的厚度<3μm，这意味着M1层的厚度处于0.5μm与3μm之间；0.5μm<M2的厚度<3μm，这意味着M2层的厚度处于0.5μm与3μm之间；0.5μm<M3的厚度<5μm，这意味着M3层的厚度处于0.5μm与5μm之间；20μm<TSV的厚度<200μm，这意味着TSV的厚度处于20μm与200μm之间。
图5A是根据一些实施例的双模式三端口匹配电路500的实施例的示意图。根据一些实施例，双模式三端口匹配电路500包括第一端口501，第一端口501通过低频带路径502连接到第一电感电容谐振器单元510且通过高频带路径503连接到第二电感电容谐振器单元520。双模式三端口匹配电路500还包括第二端口504及第三端口505，第二端口504电连接到第一电感电容谐振器单元510，第三端口505电连接到第二电感电容谐振器单元520。根据一些实施例，第一电感电容谐振器单元510包括并联电连接的第一电感器511与第一电容器512。根据一些实施例，第二电感电容谐振器单元520包括并联电连接的第二电感器521与第二电容器522。
图5B是示出根据一些实施例的双模式三端口匹配电路500的散射参数的对应图。根据一些实施例，x轴表示以GHz为单位的频率，且y轴表示以dB为单位的对应频率响应。根据一些实施例，S31表示图5A中端口3(505)处的反射功率波(reflected power wave)的频率响应与端口1(501)处的对应入射功率波(incident power wave)的频率之间的关系；S21表示图5A中端口2(504)处的反射功率波的频率响应与端口1(501)处的对应入射功率波的频率之间的关系；且S11表示图5A中端口1(501)处的入射功率波的频率与端口1(501)自身处的对应反射功率波的频率响应之间的关系。可以理解，当双模式三端口匹配电路500互逆时，S31＝S13且S21＝S12。
根据一些实施例，散射参数S31的低频带抑制591位于2.4GHz处，散射参数S21的高频带抑制592位于5.8GHz处。如图5B所示，频率2.4GHz落入***损耗几乎为0dB的S21通频带中，但被损耗大于40dB的S31隔离。这意味着在端口1处产生的2.4GHz信号可良好地通过端口2但无法通过端口3。相似地，如图5B所示，频率5.8GHz落入***损耗几乎为0dB的S31通频带中，但被损耗大于40dB的S21隔离。这意味着在端口1处产生的5.8GHz信号可良好地通过端口3但无法通过端口2。这使同向双工器能够对从端口1接收的信号进行拆分。举例来说，传送器及接收器可分别连接到端口2及端口3，且分别在2.4GHz及5.8GHz下工作而互不干扰。
另外，如图5B所示，输入回波损耗(input return loss)S11在介于1.8GHz到6.4GHz的宽频率范围内大于10dB。这意味着端口1处的频率从1.8GHz到6.4GHz的入射功率波的大部份能量可传递到端口2或端口3而不被反射回到端口1。
图6A是根据一些实施例的低通滤波器的布局的示意图。根据一些实施例，低通滤波器610的布局包括电感器611、部署在第二层M2上的第一电容器612及第二电容器613，电感器611具有部署在第三层M3上的第一子电感器611A及部署在第四层M4上的第二子电感器611B。第一子电感器611A及第二子电感器611B内连在层M3与层M4之间而形成电感器611。对应的低通滤波器电路示于图6B中。
图6B是根据一些实施例的对应低通滤波器电路的示意图。根据一些实施例，低通滤波器电路620对应于图6A所示布局610。根据一些实施例，低通滤波器电路620包括电感器621、第一电容器622、第二电容器623、第一端口624及第二端口625。第一电容器622电连接在电感器621的一侧与地之间，第二电容器623电连接在电感器621的另一侧与地之间。对应的频率响应示于图6C中。
图6C是示出根据一些实施例的图6B所示低通滤波器电路的散射参数的对应图。根据一些实施例，S21表示图6B中端口2(625)处的反射功率波的频率响应与端口1(624)处的对应入射功率波的频率之间的关系；S11表示图6B中端口1(624)处的入射功率波的频率与端口1(624)自身处的对应反射功率波的频率响应之间的关系。在一些实施例中，S11的低频带抑制2.4GHz位于图6C中的点691处，且具有大于30dB的损耗。这意味着端口1处的频率为2.4GHz的入射功率波的大部份能量可传递到端口2而不被反射回到端口1。
图7A是根据一些实施例的高通滤波器的布局的示意图。根据一些实施例，高通滤波器710的布局包括部署在第四层M4上的电容器711、部署在第二层M2上的第一电感器712及第三电容器713。
图7B是根据一些实施例的对应高通滤波器电路的示意图。根据一些实施例，高通滤波器电路720对应于图7A所示布局710。根据一些实施例，高通滤波器电路720包括电容器721、第一电感器722、第二电感器723、第一端口724及第二端口725。第一电感器722电连接在电容器721的一侧与地之间，第二电感器723电连接在电容器721的另一侧与地之间。对应的频率响应示于图7C中。
图7C是示出根据一些实施例的高通滤波器电路的散射参数的对应图。根据一些实施例，S21表示图7B中端口2(725)处的反射功率波的频率响应与端口1(724)处的对应入射功率波的频率之间的关系，S11表示图7B中端口1(724)处的入射功率波的频率与端口1(724)自身处的对应反射功率波的频率响应之间的关系。在图7C中，S21的低频带抑制2.4GHz位于791处且具有大于50dB的损耗，并且S11的高频带抑制5.8GHz位于792处且具有大于30dB的损耗。
图8A是根据一些实施例的芯片上同向双工器电路800的示意图。根据一些实施例，芯片上同向双工器电路800对应于图2所示布局200，且相似于图1所示电路100。除图1已示出的元件以外，天线821电连接到天线端口101，第一电阻器827电连接在端口102与地之间，且第二电阻器833电连接在端口103与地之间。对应的散射参数示于图8B中。
图8B是示出根据一些实施例的芯片上同向双工器电路800的散射参数的对应图。根据一些实施例，S31表示图8A中端口3(863)处的反射功率波的频率响应与端口1(861)处的对应入射功率波的频率之间的关系，S11表示图8A中端口1(861)处的入射功率波的频率与端口1(861)自身处的对应反射功率波的频率响应之间的关系，S32表示图8A中端口3(863)处的反射功率波的频率响应与端口2(862)处的对应入射功率波的频率之间的关系，S21表示图8A中端口2(862)处的反射功率波的频率响应与端口1(861)处的对应入射功率波的频率之间的关系。在图8B中，S32及S21的低频带抑制2.4GHz位于891处，S32及S21的高频带抑制5.8GHz位于892处。
图9是示出根据一些实施例的一种利用衬底上晶片上芯片(CoWos)技术来构造芯片上同向双工器电路的方法的流程图。根据一些实施例，在步骤901处，所述方法包括：部署第一层(M1)、第二层(M2)、第三层(M3)及第四层(M4)。在步骤902处，所述方法包括：通过在M2层中构造第一电容器、在M2层中构造第二电容器以及在M3层及M4层中构造第一电感器来构造低通滤波器。在步骤903处，所述方法包括：通过在M2层中构造第三电容器以及在M3层中构造第二电感器来构造第一电感电容谐振器。在步骤904处，所述方法包括：通过在M4层中构造第四电容器以及在M3层中构造第三电感器来构造第二电感电容谐振器。在步骤905处，所述方法包括：通过在M4层中构造第五电容器、在M2层中构造第四电感器以及在M2层中构造第五电感器来构造高通滤波器。在步骤906处，所述方法还包括：在M3层中构造低频带端口，所述低频带端口电连接到低通滤波器。在步骤907处，所述方法包括：在M2层中构造高频带端口，所述高频带端口电连接到高通滤波器。
根据一些实施例，公开一种芯片上同向双工器电路。所述芯片上同向双工器电路包括：电感电容谐振器模块，所述电感电容谐振器模块还包括第一端口、第一电感电容谐振器单元及第二电感电容谐振器单元；第一滤波器单元，所述第一滤波器单元电连接到电感电容谐振器模块中的第一电感电容谐振器单元，且所述第一滤波器单元电连接到第二端口；以及第二滤波器单元，所述第二滤波器单元电连接到电感电容谐振器模块中的第二电感电容谐振器单元，且所述第二滤波器单元电连接到第三端口。所述第一电感电容谐振器单元对于具有第一谐振频率的第一信号而言用作阻抗匹配电路且对于具有第二谐振频率的第二信号而言用作开路电路，所述第二谐振频率不同于第一谐振频率。所述第二电感电容谐振器单元对于具有第二谐振频率的第二信号而言用作阻抗匹配电路且对于具有第一谐振频率的第一信号而言用作开路电路。所述第一滤波器单元使具有第一谐振频率的信号通过；且所述第二滤波器单元使具有第二谐振频率的信号通过。
根据一些实施例，所述电感电容谐振器模块中的第一电感电容谐振器单元还包括第一电感器及第一电容器，所述第一电感器与所述第一电容器并联连接。根据一些实施例，所述电感电容谐振器模块中的第二电感电容谐振器单元还包括第二电感器及第二电容器，所述第二电感器与所述第二电容器并联连接。根据一些实施例，所述第一滤波器单元是低通滤波器(LPF)。根据一些实施例，所述第二滤波器单元是高通滤波器(HPF)。根据一些实施例，所述低通滤波器还包括第三电感器、第三电容器及第四电容器，所述第三电容器电连接在第三电感器的第一侧与地之间，所述第四电容器电连接在第三电感器的第二侧与地之间。根据一些实施例，所述高通滤波器还包括第五电容器、第四电感器及第五电感器，所述第四电感器电连接在第五电容器的第一侧与地之间，所述第五电感器电连接在第五电容器的第二侧与地之间。根据一些实施例，所述第一端口是天线端口。
根据一些实施例，公开一种部署在半导体封装内的芯片上同向双工器电路。根据一些实施例，所述部署在半导体封装内的芯片上同向双工器电路包括：至少第一层、第二层、第三层及第四层；低通滤波器(LPF)，部署在第二层、第三层及第四层上；第一电感电容谐振器单元，部署在第二层及第三层上；第二电感电容谐振器单元，部署在第三层及第四层上；以及高通滤波器(HPF)，部署在第二层、第三层及第四层上。所述第一电感电容谐振器单元提供第一谐振频率；且所述第二电感电容谐振器单元提供第二谐振频率，所述第二谐振频率高于第一谐振频率。所述低通滤波器使具有第一谐振频率的信号通过；且所述高通滤波器使具有第二谐振频率的信号通过。
根据一些实施例，所述低通滤波器还包括部署在第三层及第四层上的第一电感器、部署在第二层上的第一电容器及部署在第二层上的第二电容器。根据一些实施例，所述第一电感电容谐振器单元还包括部署在第三层上的第二电感器、及部署在第二层上的第三电容器。根据一些实施例，所述第二电感电容谐振器单元还包括部署在第三层上的第三电感器、及部署在第四层上的第四电容器。根据一些实施例，所述高通滤波器还包括部署在第四层上的第五电容器、部署在第二层上的第四电感器及部署在第二层上的第五电感器。根据一些实施例，所述部署在半导体封装内的芯片上同向双工器电路还包括低频带端口、高频带端口及天线端口。
根据一些实施例，公开一种使用衬底上晶片上芯片(CoWos)来构造芯片上同向双工器电路的方法。根据一些实施例，所述方法包括：第一步骤901，部署第一层(M1)、第二层(M2)、第三层(M3)及第四层(M4)；第二步骤902，通过在M2层中构造第一电容器、在M2层中构造第二电容器及在M3层及M4层中构造第一电感器来构造低通滤波器；第三步骤903，通过在M2层中构造第三电容器及在M3层中构造第二电感器来构造第一电感电容谐振器；第四步骤904，通过在M4层中构造第四电容器以及在M3层中构造第三电感器来构造第二电感电容谐振器；以及第五步骤905，通过在M4层中构造第五电容器、在M2层中构造第四电感器及在M2层中构造第五电感器来构造高通滤波器。所述第一电感电容谐振器提供第一谐振频率；且所述第二电感电容谐振器提供第二谐振频率，所述第二谐振频率高于第一谐振频率。所述低通滤波器使具有第一谐振频率的信号通过；且所述高通滤波器使具有第二谐振频率的信号通过。
根据一些实施例，所述方法还包括：第六步骤906，在M3层中构造低频带端口，所述低频带端口电连接到低通滤波器。根据一些实施例，所述方法还包括：第七步骤907，在M2层中构造高频带端口，其中所述高频带端口电连接到高通滤波器。根据一些实施例，所述方法还包括：在M3层中构造天线端口的步骤，所述天线端口电连接到第一电感电容谐振器中的第二电感器及第二电感电容谐振器中的第三电感器二者。根据一些实施例，所述方法还包括将低通滤波器与第一电感电容谐振器电连接的步骤。根据一些实施例，所述方法还包括将高通滤波器与第二电感电容谐振器电连接的步骤。
根据一些实施例，公开一种使用衬底上晶片上芯片(CoWos)来构造芯片上同向双工器电路的方法。所述方法包括以下步骤：部署第一层(M1)、第二层(M2)、第三层(M3)及第四层(M4)；通过在M2层中构造第一电容器、在M2层中构造第二电容器以及在M3层及M4层中构造第一电感器来构造低通滤波器；通过在M2层中构造第三电容器以及在M3层中构造第二电感器来构造第一电感电容谐振器；通过在M4层中构造第四电容器以及在M3层中构造第三电感器来构造第二电感电容谐振器；以及通过在M4层中构造第五电容器、在M2层中构造第四电感器以及在M2层中构造第五电感器来构造高通滤波器。根据一些实施例，所述方法还包括：在M3层中构造低频带端口，所述低频带端口电连接到低通滤波器。根据一些实施例，在M2层中构造高频带端口，所述高频带端口电连接到高通滤波器。
根据一些实施例，公开一种中介层装置。所述装置包括：第一金属层M1、第二金属层M2及第三金属层M3；铝重布线层；微凸块；第一钝化层及第二钝化层；第一通孔V1；第二通孔V2；硅穿孔TSV，其中tM1＝tM2≤tM3，其中tM1代表M1层的厚度，tM2代表M2层的厚度，tM3代表M3层的厚度；1<tMl/tM3<10，这意味着M1层的厚度与M3层的厚度之间的比率处于1与10之间；0.2<宽度/空间(M3)<5，这意味着M3金属407的宽度与空间比率处于0.2与5之间；0.2<宽度/空间(M2)<5，这意味着M2金属410的宽度与空间比率处于0.2与5之间；0.2<宽度/空间(M1)<5，这意味着M1金属412的宽度与空间比率处于0.2与5之间；0.5<宽度/空间(V2)<2，这意味着通孔406的宽度与空间比率处于0.5与2之间；0.5<宽度/空间(V1)<2，这意味着通孔409的宽度与空间比率处于0.5与2之间；0.5<宽度/空间(TSV)<2，这意味着硅穿孔413的宽度与空间比率处于0.5与2之间。
根据一些实施例，0.5μm<钝化<5μm，这意味着钝化层的厚度处于0.5μm与5μm之间；0.5μm<RV(顶部通孔)<2μm，这意味着顶部通孔的厚度处于0.5μm与2μm之间；0.1μm<通孔～0.62μm<2μm，这意味着第一通孔及第二通孔的厚度为约0.62μm且处于0.1μm与2μm之间；0.5μm<M1的厚度<3μm，这意味着M1层的厚度处于0.5μm与3μm之间；0.5μm<M2的厚度<3μm，这意味着M2层的厚度处于0.5μm与3μm之间；0.5μm<M3的厚度<5μm，这意味着M3层的厚度处于0.5μm与5μm之间；20μm<TSV的厚度<200μm，这意味着TSV的厚度处于20μm与200μm之间。
一种芯片上同向双工器电路，其特征在于，包括：电感电容(LC)谐振器模块，其中所述电感电容谐振器模块还包括：第一端口，第一电感电容谐振器单元，对于具有第一谐振频率的第一信号而言用作阻抗匹配电路且对于具有第二谐振频率的第二信号而言用作开路电路，所述第二谐振频率不同于所述第一谐振频率，以及第二电感电容谐振器单元，对于具有所述第二谐振频率的所述第二信号而言用作阻抗匹配电路且对于具有所述第一谐振频率的所述第一信号而言用作开路电路；第一滤波器，使具有所述第一谐振频率的信号通过，其中所述第一滤波器电耦合到所述第一电感电容谐振器单元且电耦合到第二端口；以及第二滤波器，使具有所述第二谐振频率的信号通过，其中所述第二滤波器电耦合到所述第二电感电容谐振器单元且电耦合到第三端口。
在本发明的实施例中，其特征在于，所述第一谐振频率高于所述第二谐振频率。
在本发明的实施例中，其特征在于，所述第一滤波器是高通滤波器，且所述第二滤波器是低通滤波器。
在本发明的实施例中，其特征在于，所述第一谐振频率低于所述第二谐振频率。
在本发明的实施例中，其特征在于，所述第一滤波器是低通滤波器，且所述第二滤波器是高通滤波器。
在本发明的实施例中，其特征在于，所述低通滤波器还包括第三电感器、第三电容器及第四电容器，其中所述第三电容器电耦合在所述第三电感器的第一侧与地之间，其中所述第四电容器电耦合在所述第三电感器的第二侧与所述地之间。
在本发明的实施例中，其特征在于，所述高通滤波器还包括第五电容器、第四电感器及第五电感器，其中所述第四电感器电耦合在所述第五电容器的第一侧与所述地之间，其中所述第五电感器电耦合在所述第五电容器的第二侧与所述地之间。
在本发明的实施例中，其特征在于，所述第一端口提供天线端口，所述第二端口提供低频带端口，且所述第三端口提供高频带端口。
在另一实例中，一种部署在半导体封装内的芯片上同向双工器电路，其特征在于，包括：至少第一层、第二层、第三层及第四层；低通滤波器(LPF)，部署在所述第二层、所述第三层及所述第四层上；第一电感电容(LC)谐振器单元，提供第一谐振频率，部署在所述第二层及所述第三层上；第二电感电容(LC)谐振器单元，提供第二谐振频率，部署在所述第三层及所述第四层上，其中所述第一谐振频率低于所述第二谐振频率；以及高通滤波器(HPF)，部署在所述第二层、所述第三层及所述第四层上。
在本发明的实施例中，其特征在于，所述低通滤波器还包括部署在所述第三层及所述第四层上的第一电感器、部署在所述第二层上的第一电容器及部署在所述第二层上的第二电容器。
在本发明的实施例中，其特征在于，所述第一电感电容谐振器单元还包括部署在所述第三层上的第二电感器、及部署在所述第二层上的第三电容器。
在本发明的实施例中，其特征在于，所述第二电感电容谐振器单元还包括部署在所述第三层上的第三电感器、及部署在所述第四层上的第四电容器。
在本发明的实施例中，其特征在于，所述高通滤波器还包括部署在所述第四层上的第五电容器、部署在所述第二层上的第四电感器、及部署在所述第二层上的第五电感器。
在本发明的实施例中，其特征在于，还包括低频带端口、高频带端口及天线端口。
一种使用衬底上晶片上芯片(CoWos)来构造芯片上同向双工器电路的方法，其特征在于，所述方法包括：部署第一层(M1)、第二层(M2)、第三层(M3)及第四层(M4)；通过在所述M2层中构造第一电容器、在所述M2层中构造第二电容器以及在所述M3层及所述M4层中构造第一电感器来构造低通滤波器；通过在所述M2层中构造第三电容器以及在所述M3层中构造第二电感器来构造用于提供第一谐振频率的第一电感电容(LC)谐振器；通过在所述M4层中构造第四电容器以及在所述M3层中构造第三电感器来构造用于提供第二谐振频率的第二电感电容(LC)谐振器，所述第二谐振频率高于所述第一谐振频率；以及通过在所述M4层中构造第五电容器、在所述M2层中构造第四电感器以及在所述M2层中构造第五电感器来构造高通滤波器。
在本发明的实施例中，其特征在于，还包括以下步骤：在所述M3层中构造低频带端口，其中所述低频带端口电连接到所述低通滤波器。
在本发明的实施例中，其特征在于，还包括以下步骤：在所述M2层中构造高频带端口，其中所述高频带端口电连接到所述高通滤波器。
在本发明的实施例中，其特征在于，还包括以下步骤：在所述M3层中构造天线端口，其中所述天线端口电连接到所述第一电感电容谐振器中的所述第二电感器及所述第二电感电容谐振器中的所述第三电感器二者。
在本发明的实施例中，其特征在于，还包括以下步骤：将所述低通滤波器与所述第一电感电容谐振器电连接。
在本发明的实施例中，其特征在于，还包括以下步骤：将所述高通滤波器与所述第二电感电容谐振器电连接。以上概述了若干实施例的特征，以使所属领域中的技术人员可更好地理解本公开的各个方面。所属领域中的技术人员应理解，其可容易地使用本公开作为设计或修改其他工艺及结构的基础来施行与本文中所介绍的实施例相同的目的及/或实现与本文中所介绍的实施例相同的优点。所属领域中的技术人员还应认识到，这些等效构造并不背离本公开的精神及范围，而且他们可在不背离本公开的精神及范围的条件下对其作出各种改变、代替及变更。

Claims (1)

1.一种芯片上同向双工器电路，其特征在于，包括：
电感电容谐振器模块，其中所述电感电容谐振器模块还包括：
第一端口，
第一电感电容谐振器单元，用作具有第一谐振频率的第一信号的阻抗匹配电路且用作具有第二谐振频率的第二信号的开路电路，所述第二谐振频率不同于所述第一谐振频率，以及
第二电感电容谐振器单元，用作具有所述第二谐振频率的所述第二信号的阻抗匹配电路且用作具有所述第一谐振频率的所述第一信号的开路电路；
第一滤波器，使具有所述第一谐振频率的信号通过，其中所述第一滤波器电耦合到所述第一电感电容谐振器单元且电耦合到第二端口；以及
第二滤波器，使具有所述第二谐振频率的信号通过，其中所述第二滤波器电耦合到所述第二电感电容谐振器单元且电耦合到第三端口。
CN201810271046.5A 2017-11-29 2018-03-29 芯片上同向双工器 Pending CN109842391A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762592277P 2017-11-29 2017-11-29
US62/592,277 2017-11-29
US15/882,561 US10622963B2 (en) 2017-11-29 2018-01-29 On-chip diplexer
US15/882,561 2018-01-29

Publications (1)

Publication Number Publication Date
CN109842391A true CN109842391A (zh) 2019-06-04

Family

ID=66633656

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810271046.5A Pending CN109842391A (zh) 2017-11-29 2018-03-29 芯片上同向双工器

Country Status (3)

Country Link
US (2) US10622963B2 (zh)
CN (1) CN109842391A (zh)
TW (1) TW201926892A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113824464A (zh) * 2021-08-19 2021-12-21 深圳飞骧科技股份有限公司 天线双讯器电路、功率放大器发射模组及移动通信设备

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10622963B2 (en) * 2017-11-29 2020-04-14 Taiwan Semiconductor Manufacturing Co., Ltd. On-chip diplexer
US10944441B2 (en) * 2019-05-13 2021-03-09 Qualcomm Incorporated Receiver with broadband low-noise amplifier and filter bypass
TWI737283B (zh) * 2020-04-30 2021-08-21 啟碁科技股份有限公司 雙工器及具雙工器之射頻電路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0793289A1 (en) * 1996-02-27 1997-09-03 Hitachi Metals, Ltd. Multilayered frequency separator
US6366564B1 (en) * 1996-09-26 2002-04-02 Matsushita Electric Industrial Co., Ltd. Diplexer duplexer and two-channel mobile communications equipment
KR100401124B1 (ko) * 2001-03-14 2003-10-10 주식회사 텔웨이브 광대역 고조파 제거용 고온초전도 저역통과 여파기
US7135943B2 (en) * 2004-07-11 2006-11-14 Chi Mei Communication Sytems, Inc. Diplexer formed in multi-layered substrate
US20140273887A1 (en) * 2013-03-15 2014-09-18 Motorola Mobility Llc Tunable ila and dila matching for simultaneous high and low band operation
US9819384B2 (en) * 2014-10-23 2017-11-14 Avago Technologies General Ip (Singapore) Pte. Ltd. Multiplexer device with multiple notch filters connected in parallel
US10622963B2 (en) * 2017-11-29 2020-04-14 Taiwan Semiconductor Manufacturing Co., Ltd. On-chip diplexer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113824464A (zh) * 2021-08-19 2021-12-21 深圳飞骧科技股份有限公司 天线双讯器电路、功率放大器发射模组及移动通信设备
WO2023020015A1 (zh) * 2021-08-19 2023-02-23 深圳飞骧科技股份有限公司 天线双讯器电路、功率放大器发射模组及移动通信设备

Also Published As

Publication number Publication date
US10622963B2 (en) 2020-04-14
US10985725B2 (en) 2021-04-20
US20190165755A1 (en) 2019-05-30
TW201926892A (zh) 2019-07-01
US20200220517A1 (en) 2020-07-09

Similar Documents

Publication Publication Date Title
CN109842391A (zh) 芯片上同向双工器
CN106233623B (zh) 频率复用器
US7612634B2 (en) High frequency module utilizing a plurality of parallel signal paths
CN109787659B (zh) 电流隔离器
CN1663120B (zh) 具有一个多层衬底的电子组件
CN103888095B (zh) 双工器和多工器
US10873311B2 (en) Acoustic resonators with reduced loss characteristics and methods of manufacturing same
TWI531108B (zh) 雙工器與其線路結構暨射頻收發裝置
CN103391064B (zh) 开关模块
CN108198803B (zh) 一种基于硅通孔技术的三维带通滤波器
JP2006129445A (ja) 分波器
CN111049489B (zh) 具有叠置单元的半导体结构及制造方法、电子设备
JP6382331B2 (ja) チューナブルフィルタ用パッケージ
US9941859B2 (en) Ladder-type filter, duplexer, and module
TW200832802A (en) High-frequency switch circuit
JP2012044290A (ja) 高周波モジュール
EP3902137A1 (en) Band-pass filter and method for improving suppression level thereof, duplexer and electronic device
JP2017512424A5 (zh)
CN111512547A (zh) 混合滤波器
JP3223848B2 (ja) 高周波部品
JP2002118486A (ja) 高周波複合スイッチモジュール
TW200409476A (en) High frequency module and communication device
CN106207359B (zh) 层叠型电子部件
CN205789958U (zh) 一种射频天线开关芯片
CN103138705A (zh) 一种带通滤波器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190604

WD01 Invention patent application deemed withdrawn after publication