CN112231267B - 一种国产化的vpx架构b码对时方法及装置 - Google Patents
一种国产化的vpx架构b码对时方法及装置 Download PDFInfo
- Publication number
- CN112231267B CN112231267B CN202011108815.3A CN202011108815A CN112231267B CN 112231267 B CN112231267 B CN 112231267B CN 202011108815 A CN202011108815 A CN 202011108815A CN 112231267 B CN112231267 B CN 112231267B
- Authority
- CN
- China
- Prior art keywords
- code
- time
- fpga
- information
- time information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Electric Clocks (AREA)
Abstract
本发明涉及一种国产化的VPX架构B码对时装置,属于国产通讯对时技术领域。本发明的B码对时装置采用高速VPX总线,所有元器件均采用国产化设计,可以实现多路B码的解码和编码;采用编码和解码“软分离”的策略,即编码和解码分别由两片独立的FPGA负责,又存在相互校验回还的通路,B码对时的精度可以得到有效的保证。解码FPGA和编码FPGA通过CPU 2K1000的统一调配,可实现对收到的B码解码以后的回还对时,以及自行编码以后的解码校对;采用冗余设计,对时的精度可以达到1微秒。
Description
技术领域
本发明属于国产通讯对时技术领域,具体涉及一种国产化的VPX架构B码对时装置。
背景技术
当前,时间同步,即对时,在很多行业领域中起着举足轻重的作用,如航空航天、电力电子等***,要求的对时精度达到微秒级,才能保证整个大***的同步协作运行。B码作为一种国际通用的时间编码,具有通用性和标准性的特点。但现有的B码对时装置,大都编码和解码分离、精度低以及工作稳定性差,更重要的是,没有实现元器件的国产化设计。
发明内容
(一)要解决的技术问题
本发明要解决的技术问题是:为解决现有B码对时精和国产化技术的不足,具体来讲就是对时的精度太低以及无法实现国产化,本发明在保证B码对时精度达到微秒的基础上,实现B码对时装置的国产化设计。
(二)技术方案
为了解决上述技术问题,本发明提供了一种国产化的VPX架构B码对时装置,B码对时装置采用双FPGA加上CPU的结构架构,两片FPGA分别负责B码的解码逻辑和编码逻辑,两片FPGA通过RS422接口和高速GTX接口相连;CPU负责对B码解码和编码过程进行管理,CPU的上层软件部署在CPU内部,CPU与两片FPGA进行数据交换;B码对时装置还包括第一模块,通过RJ45连接器对外输出1路2K1000千兆网络,可对B码的编解码过程进行配置管理和设置;B码对时装置还包括第二模块,通过DB9连接器可输出1路2K1000的管理串口,同样可对B码的编解码过程进行配置管理和设置;
B码对时装置的总体逻辑实现分为解码和编码两部分:
解码由第一片FPGA来实现,输入的B码转换成TTL电平以后,进入第一片FPGA的B码解码器进行解码的逻辑操作,然后将解算出的年月日时分秒信息和秒脉冲信号送给第一片FPGA的授时寄存器组,授时寄存器组通过外部高精度温补晶振,对传输过来的时间信息进行第一次校对,然后将校对后的时间信息通过PCIE接口传送给CPU的上层软件,上层软件的实时监控界面上会显示解算以后的时间信息。对于需要回还校验的B码时间信息,CPU的上层软件会通过PCIE接口实时通知第一片FPGA,第一片FPGA得到指令以后,通过高速GTX接口,把解码后的时间信息送给第二片FPGA;
编码由第二片FPGA来实现,编码时间的来源有两处,一处是第一片FPGA解码以后需要回还发出的时间信息,另一处来自CPU的上层软件的实时监控界面,可以手动设置需要编码的时间信息为某年某月某日某时某分某秒;第二片FPGA的码寄存器收到时间信息以后,通过外部温补晶振进行修整,然后将编码信息送给第二片FPGA的B码编码器,B码编码器根据B码的协议,将年月日时分秒的信息,编码成为由100个码元组成的每秒1帧的时间信息,发送给外部设备;B码编码器编码成功后,为了校验以提高对时的精度,CPU的上层软件进行调度,将编码的信息通过422接口传送给第一片FPGA,第一片FPGA的B码解码器将收到的编码信息进行再次解码,进行再一次的校验,确保对时的精度满足***的要求。
优选地,两片FPGA均选用国威公司的SMQ7K325T。
优选地,CPU选用北京龙芯公司的2K1000。
优选地,所述第一模块为中电32所的网络PHY芯片JSC88E1111。
优选地,所述第二模块为国威公司的232收发器SM3232。
优选地,所述B码对时装置可实现多路B码422的输入和输出。
优选地,两片FPGA通过RS422接口和高速GTX接口相连。
优选地,CPU通过PCIE总线与两片FPGA进行数据交换。
本发明还提供了一种利用所述的装置实现的B码对时方法,包括以下步骤:
步骤1.输入的B码进入第一片FPGA的B码解码器,B码解码器将B码解析成通用的年月日时分秒时间信息;
步骤2.B码解码器将解算后的时间信息和秒脉冲信息送给授时寄存器,授时寄存器对时间信息进行温补校验,然后将时间信息通过PCIE接口送到CPU的上层软件的实时监控界面显示;
步骤3.需要回还的时间信息以及上层软件设备的时间信息,分别通过GTX接口和PCIE接口送给第二片FPGA内部的编码寄存器组,编码寄存器组对时间信息再次进行温补校验,然后将编码信息送给第二片FPGA的B码编码器;
步骤4.B码编码器根据B码协议,将通用的时间信息,编码成为由100个码元组成的每秒1帧的时间信息,然后以422的形式发送到外部设备;
步骤5.对于B码编码器编成的B码信息,CPU的上层软件需要校验它的精度,因此CPU的上层软件通知第二片FPGA将B码信息通过专属的422接口发送给第一片FPGA的B码解码器;
步骤6.第一片FPGA的B码解码器将收到的B码信息进行解码,解算成常用的时间信息,再次进行校验和修整;
步骤7.CPU的上层软件对整个B码解码和编码的过程进行配置和管理,先后进行4次时间信息的校验和修整,以保障对时的精度达到微秒级。
本发明还提供了一种所述的装置在国产通讯对时技术领域中的应用。
(三)有益效果
本发明的B码对时装置采用高速VPX总线,所有元器件均采用国产化设计,可以实现多路B码的解码和编码;采用编码和解码″软分离″的策略,即编码和解码分别由两片独立的FPGA负责,又存在相互校验回还的通路,B码对时的精度可以得到有效的保证。解码FPGA和编码FPGA通过CPU 2K1000的统一调配,可实现对收到的B码解码以后的回还对时,以及自行编码以后的解码校对;采用冗余设计,对时的精度可以达到1微秒。
附图说明
图1为本发明实施例所基于的B码对时装置原理框图;
图2为本发明实施例所基于的B码对时总体逻辑框图。
具体实施方式
为使本发明的目的、内容、和优点更加清楚,下面结合附图和实施例,对本发明的具体实施方式作进一步详细描述。
结合图1所示的B码对时装置原理框图以及图2所示的B码对时总体逻辑框图,下面对本发明方法作进一步描述。
如图1所示,B码对时装置采用双FPGA+CPU架构,两片FPGA均选用国威公司的SMQ7K325T,分别负责B码的解码逻辑和编码逻辑,两片FPGA通过RS422接口和高速GTX接口相连;CPU选用北京龙芯公司的2K1000,负责对B码解码和编码过程进行管理,上层协议软件部署在2K1000内部,CPU通过高速PCIE总线与两片FPGA进行数据交换;B码对时装置还包括中电32所的网络PHY芯片JSC88E1111,通过RJ45连接器对外输出1路2K1000千兆网络,可以对B码的编解码过程进行配置管理和设置;B码对时装置海包括国威公司的232收发器SM3232,通过DB9连接器可输出1路2K1000的管理串口,同样可对B码的编解码过程进行配置管理和设置;B码对时装置可以实现多路B码422的输入和输出,本发明以32路为例进行说明,具体路线只要FPGA资源满足条件,就不受限制。
如图2所示,B码对时装置的总体逻辑实现分为解码和编码两部分:
解码由第一片FPGA来实现,输入的B码转换成TTL电平以后,进入第一片FPGA的B码解码器进行解码的逻辑操作,然后将解算出的年月日时分秒信息和秒脉冲信号送给第一片FPGA的授时寄存器组,授时寄存器组通过外部高精度温补晶振,对传输过来的时间信息进行第一次校对,然后将校对后的时间信息通过PCIE接口传送给CPU的上层软件,上层软件的实时监控界面上会显示解算以后的时间信息。对于需要回还校验的B码时间信息,CPU的上层软件会通过PCIE接口实时通知第一片FPGA,第一片FPGA得到指令以后,通过高速GTX接口,把解码后的时间信息送给第二片FPGA;
编码由第二片FPGA来实现,编码时间的来源有两处,一处是第一片FPGA解码以后需要回还发出的时间信息,另一处来自CPU的上层软件的实时监控界面,可以手动设置需要编码的时间信息为某年某月某日某时某分某秒;第二片FPGA的码寄存器收到时间信息以后,通过外部温补晶振进行修整,然后将编码信息送给第二片FPGA的B码编码器,B码编码器根据B码的协议,将年月日时分秒的信息,编码成为由100个码元组成的每秒1帧的时间信息,发送给外部设备;B码编码器编码成功后,为了校验以提高对时的精度,CPU的上层软件进行调度,将编码的信息通过422接口传送给第一片FPGA,第一片FPGA的B码解码器将收到的编码信息进行再次解码,进行再一次的校验,确保对时的精度满足***的要求。
具体的B码对时的步骤如下:
步骤1.输入的B码进入第一片FPGA的B码解码器,B码解码器将B码解析成通用的年月日时分秒时间信息;
步骤2.B码解码器将解算后的时间信息和秒脉冲信息送给授时寄存器,授时寄存器对时间信息进行温补校验,然后将时间信息通过PCIE接口送到CPU的上层软件的实时监控界面显示;
步骤3.需要回还的时间信息以及上层软件设备的时间信息,分别通过GTX接口和PCIE接口送给第二片FPGA内部的编码寄存器组,编码寄存器组对时间信息再次进行温补校验,然后将编码信息送给第二片FPGA的B码编码器;
步骤4.B码编码器根据B码协议,将通用的时间信息,编码成为由100个码元组成的每秒1帧的时间信息,然后以422的形式发送到外部设备;
步骤5.对于B码编码器编成的B码信息,CPU的上层软件需要校验它的精度,因此CPU的上层软件通知第二片FPGA将B码信息通过专属的422接口发送给第一片FPGA的B码解码器;
步骤6.第一片FPGA的B码解码器将收到的B码信息进行解码,解算成常用的时间信息,再次进行校验和修整;
步骤7.CPU的上层软件对整个B码解码和编码的过程进行配置和管理,先后进行4次时间信息的校验和修整,以保障对时的精度达到微秒级。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明技术原理的前提下,还可以做出若干改进和变形,这些改进和变形也应视为本发明的保护范围。
Claims (10)
1.一种国产化的VPX架构B码对时装置,其特征在于,B码对时装置采用双FPGA加上CPU的结构架构,两片FPGA分别负责B码的解码逻辑和编码逻辑,两片FPGA通过RS422接口和高速GTX接口相连;CPU负责对B码解码和编码过程进行管理,CPU的上层软件部署在CPU内部,CPU与两片FPGA进行数据交换;B码对时装置还包括第一模块,通过RJ45连接器对外输出1路2K1000千兆网络,可对B码的编解码过程进行配置管理和设置;B码对时装置还包括第二模块,通过DB9连接器可输出1路2K1000的管理串口,同样可对B码的编解码过程进行配置管理和设置;
B码对时装置的总体逻辑实现分为解码和编码两部分:
解码由第一片FPGA来实现,输入的B码转换成TTL电平以后,进入第一片FPGA的B码解码器进行解码的逻辑操作,然后将解算出的年月日时分秒信息和秒脉冲信号送给第一片FPGA的授时寄存器组,授时寄存器组通过外部高精度温补晶振,对传输过来的时间信息进行第一次校对,然后将校对后的时间信息通过PCIE接口传送给CPU的上层软件,上层软件的实时监控界面上会显示解算以后的时间信息;对于需要回环校验的B码时间信息,CPU的上层软件会通过PCIE接口实时通知第一片FPGA,第一片FPGA得到指令以后,通过高速GTX接口,把解码后的时间信息送给第二片FPGA;
编码由第二片FPGA来实现,编码时间的来源有两处,一处是第一片FPGA解码以后需要回环发出的时间信息,另一处来自CPU的上层软件的实时监控界面,可以手动设置需要编码的时间信息为某年某月某日某时某分某秒;第二片FPGA的码寄存器收到时间信息以后,通过外部温补晶振进行修整,然后将编码信息送给第二片FPGA的B码编码器,B码编码器根据B码的协议,将年月日时分秒的信息,编码成为由100个码元组成的每秒1帧的时间信息,发送给外部设备;B码编码器编码成功后,为了校验以提高对时的精度,CPU的上层软件进行调度,将编码的信息通过422接口传送给第一片FPGA,第一片FPGA的B码解码器将收到的编码信息进行再次解码,进行再一次的校验,确保对时的精度满足***的要求。
2.如权利要求1所述的装置,其特征在于,两片FPGA均选用国威公司的SMQ7K325T。
3.如权利要求2所述的装置,其特征在于,CPU选用北京龙芯公司的2K1000。
4.如权利要求3所述的装置,其特征在于,所述第一模块为中电32所的网络PHY芯片JSC88E1111。
5.如权利要求4所述的装置,其特征在于,所述第二模块为国威公司的232收发器SM3232。
6.如权利要求5所述的装置,其特征在于,所述B码对时装置可实现多路B码422的输入和输出。
7.如权利要求6所述的装置,其特征在于,两片FPGA通过RS422接口和高速GTX接口相连。
8.如权利要求7所述的装置,其特征在于,CPU通过PCIE总线与两片FPGA进行数据交换。
9.一种利用权利要求8所述的装置实现的B码对时方法,其特征在于,包括以下步骤:
步骤1.输入的B码进入第一片FPGA的B码解码器,B码解码器将B码解析成通用的年月日时分秒时间信息;
步骤2.B码解码器将解算后的时间信息和秒脉冲信息送给授时寄存器,授时寄存器对时间信息进行温补校验,然后将时间信息通过PCIE接口送到CPU的上层软件的实时监控界面显示;
步骤3.需要回还的时间信息以及上层软件设备的时间信息,分别通过GTX接口和PCIE接口送给第二片FPGA内部的编码寄存器组,编码寄存器组对时间信息再次进行温补校验,然后将编码信息送给第二片FPGA的B码编码器;
步骤4.B码编码器根据B码协议,将通用的时间信息,编码成为由100个码元组成的每秒1帧的时间信息,然后以422的形式发送到外部设备;
步骤5.对于B码编码器编成的B码信息,CPU的上层软件需要校验它的精度,因此CPU的上层软件通知第二片FPGA将B码信息通过专属的422接口发送给第一片FPGA的B码解码器;
步骤6.第一片FPGA的B码解码器将收到的B码信息进行解码,解算成常用的时间信息,再次进行校验和修整;
步骤7.CPU的上层软件对整个B码解码和编码的过程进行配置和管理,先后进行4次时间信息的校验和修整,以保障对时的精度达到微秒级。
10.一种如权利要求1至8中任一项所述的装置在国产通讯对时技术领域中的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011108815.3A CN112231267B (zh) | 2020-10-16 | 2020-10-16 | 一种国产化的vpx架构b码对时方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011108815.3A CN112231267B (zh) | 2020-10-16 | 2020-10-16 | 一种国产化的vpx架构b码对时方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112231267A CN112231267A (zh) | 2021-01-15 |
CN112231267B true CN112231267B (zh) | 2022-04-19 |
Family
ID=74118399
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011108815.3A Active CN112231267B (zh) | 2020-10-16 | 2020-10-16 | 一种国产化的vpx架构b码对时方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112231267B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113805643A (zh) * | 2021-10-18 | 2021-12-17 | 天津津航计算技术研究所 | 一种全国产化的多总线多冗余的b码对时装置 |
CN114779931A (zh) * | 2022-04-12 | 2022-07-22 | 兰州空间技术物理研究所 | 一种宇航用人机交互平台 |
CN116318167A (zh) * | 2023-02-03 | 2023-06-23 | 国网四川省电力公司营销服务中心 | 双路信号热备输入的直流b码转脉冲信号的装置和方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102508423A (zh) * | 2011-11-21 | 2012-06-20 | 江苏西电南自智能电力设备有限公司 | 采用增强捕捉模块的irig-b对时方法 |
CN205594496U (zh) * | 2016-04-22 | 2016-09-21 | 南京国电南自美卓控制***有限公司 | 一种基于fpga的***对时装置 |
CN105955398B (zh) * | 2016-04-22 | 2019-05-17 | 南京国电南自维美德自动化有限公司 | 一种基于fpga的***对时装置及对时方法 |
CN106788950A (zh) * | 2016-11-28 | 2017-05-31 | 天津津航计算技术研究所 | 基于vpx架构的b码对时方法 |
CN106708169A (zh) * | 2016-12-31 | 2017-05-24 | 中国舰船研究设计中心 | 一种基于vpx架构的多计算机***时间同步方法与装置 |
CN108306722A (zh) * | 2017-12-12 | 2018-07-20 | 天津津航计算技术研究所 | 一种基于vpx架构的改进型b码对时方法 |
CN208908445U (zh) * | 2018-11-01 | 2019-05-28 | 北京华电众信技术股份有限公司 | B码对时设备以及变电站设备 |
CN109710565B (zh) * | 2018-12-03 | 2023-07-14 | 天津津航计算技术研究所 | Vpx机箱b码时统的逻辑实现***及方法 |
CN109614357A (zh) * | 2018-12-06 | 2019-04-12 | 天津津航计算技术研究所 | 一种高带宽多总线的vpx时统模块 |
CN110161931A (zh) * | 2019-06-08 | 2019-08-23 | 西安电子科技大学 | 基于gps授时的fpga编码解码***及方法 |
-
2020
- 2020-10-16 CN CN202011108815.3A patent/CN112231267B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN112231267A (zh) | 2021-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112231267B (zh) | 一种国产化的vpx架构b码对时方法及装置 | |
CN103414547B (zh) | 一种主站控制多从站的方法、主站以及*** | |
CN100521637C (zh) | 基于光纤的高速串行工业实时通信总线***及其控制方法 | |
CN104516306B (zh) | 冗余的自动化*** | |
CN201532575U (zh) | 分布式工业监控装置校时*** | |
CN104954096A (zh) | 一种一主多从的高速同步串行通信数据传输方法 | |
CN110932838B (zh) | 同步冗余的btm | |
CN102088444A (zh) | Profibus dp与profibus pa协议转换网关模块 | |
CN105681131B (zh) | 主备***及其并行输出方法 | |
CN105955398B (zh) | 一种基于fpga的***对时装置及对时方法 | |
CN205050133U (zh) | 嵌入式***中的时统*** | |
CN201893806U (zh) | Fc时钟同步发生*** | |
CN101478385B (zh) | 发送、传递时钟的方法及传递时钟的装置 | |
CN218772141U (zh) | 双处理器电路及分布式控制***的控制主板 | |
CN103490879A (zh) | 一种自校正的量子密钥分配方法和*** | |
CN205594496U (zh) | 一种基于fpga的***对时装置 | |
CN102307162A (zh) | 基于mvb网络的网关 | |
CN102523142B (zh) | 一种基于gtx的20端口千兆以太网接入***和方法 | |
CN201812155U (zh) | 卫星同步从时钟装置 | |
CN111522769B (zh) | 一种多线程spi通信数据传输方法 | |
CN105426562B (zh) | 一种多io模块与多通讯模块之间的uart通讯方法及装置 | |
CN103546485A (zh) | Dc600v 列车供电装置用网卡 | |
CN110297795B (zh) | 基于以太网phy芯片实现单路串行数据传输***及其方法 | |
CN208971553U (zh) | 基于点对点的通讯网络*** | |
CN206629068U (zh) | 一种时间同步*** |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |