CN116318167A - 双路信号热备输入的直流b码转脉冲信号的装置和方法 - Google Patents

双路信号热备输入的直流b码转脉冲信号的装置和方法 Download PDF

Info

Publication number
CN116318167A
CN116318167A CN202310102173.3A CN202310102173A CN116318167A CN 116318167 A CN116318167 A CN 116318167A CN 202310102173 A CN202310102173 A CN 202310102173A CN 116318167 A CN116318167 A CN 116318167A
Authority
CN
China
Prior art keywords
code
signal
direct current
module
signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310102173.3A
Other languages
English (en)
Inventor
何培东
黎小军
邓舒予
沈文琪
涂娅欣
袁世炯
刘丽娜
刘晨
潘可佳
李显忠
姚宬丞
张君胜
程兴亮
易黎
金鑫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Marketing Service Center Of State Grid Sichuan Electric Power Co
Original Assignee
Marketing Service Center Of State Grid Sichuan Electric Power Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Marketing Service Center Of State Grid Sichuan Electric Power Co filed Critical Marketing Service Center Of State Grid Sichuan Electric Power Co
Priority to CN202310102173.3A priority Critical patent/CN116318167A/zh
Publication of CN116318167A publication Critical patent/CN116318167A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明公开了一种双路信号热备输入的直流B码转脉冲信号的装置和方法，本发明属于时间同步技术领域。装置包括：基于可编程逻辑器件实现的码元识别模块、B码信息解析模块、秒准时沿提取模块、1PPS生成模块、1PPM生成模块、B码有效性检测模块和脉冲信号选择模块；本发明采用可编程逻辑器件实现双路信号热备输入的直流B码转脉冲信号，能够实现高稳定度的脉冲信号扩展输出。

Description

双路信号热备输入的直流B码转脉冲信号的装置和方法
技术领域
本发明属于时间同步技术领域，具体涉及一种双路信号热备输入的直流B码转脉冲信号的装置和方法。
背景技术
IRIG是美国靶场司令部委员会的下属机构靶场仪器组的简称(Inter-RangeInstrumentation Group)。IRIG串行时间码，共有六种格式，即A、B、D、E、G、H，其中IRIG-B格式时间码(以下简称B码)应用最为广泛。B码的时帧速率为1帧/s，包含100位信息，分别表示BCD时间信息和控制功能信息，同时也可从中提取1Hz和100Hz脉冲信号。
lPPS(秒脉冲，1pulse per second)，一种时间基准信号，每秒一个脉冲，脉冲上升沿标志秒的起点。
lPPM(分脉冲，1pulse per minute)，一种时间基准信号，每分一个脉冲，脉冲上升沿标志分的起点。
直流B码和脉冲信号(1PPS、1PPM)是电力***常用的对时方式，它们的共同特点是：接口简单、精度高(优于1μs)。
变电站时间同步业务中经常使用时间信号扩展装置来实现脉冲信号多路接口的扩展，信号扩展装置输入源通常有两个，一个源异常时，装置会切换到另一个源。由于输入源信号质量检测需要一定时间，信号扩展装置输入源切换时，会缺失一个脉冲信号，导致后级被授时设备发出时间同步异常告警。
发明内容
针对时间信号扩展装置输入源切换时输出脉冲信号丢失的问题，本发明提供了一种双路信号热备输入的直流B码转脉冲信号的装置和方法。本发明采用可编程逻辑器件实现双路信号热备输入的直流B码转脉冲信号，能够实现高稳定度的脉冲信号扩展输出。
本发明通过下述技术方案实现：
一种双路信号热备输入的直流B码转脉冲信号的装置，包括：基于可编程逻辑器件实现的码元识别模块、B码信息解析模块、秒准时沿提取模块、1PPS生成模块、1PPM生成模块、B码有效性检测模块和脉冲信号选择模块；
所述码元识别模块，用于对输入的直流B码信号进行码元检测和识别，并输出识别得到的串行码元信息和码元错误信号；
所述秒准时沿提取模块，用于根据所述串行码元信息，提取直流B码信号的秒准时沿信号；
所述B码信息解析模块，用于根据所述串行码元信息以及所述秒准时沿信号解析所述直流B码信号并进行数据校验，输出解析得到的所述直流B码信号的秒时间信息和闰秒预告信息以及B码解码错误信号；
所述1PPS生成模块，用于将所述秒准时沿信号延时100ms，生成脉宽为100ms的1PPS信号；
所述1PPM生成模块，用于根据所述秒时间信息和所述闰秒预告信息，生成1PPM信号；
所述B码有效性检测模块，用于根据所述码元错误信号和所述B码解码错误信号的状态判定所述直流B码信号是否有效；
所述脉冲信号选择模块，用于根据所述直流B码信号的有效性状态，选择有效的所述直流B码信号对应的1PPS信号和1PPM信号用作输出。
本发明利用可编程逻辑器件完成双路信号输入的直流B码转脉冲信号，解决了时间信号扩展装置输入源切换时输出脉冲信号丢失的问题，且本发明无需CPU，硬件架构简单，成本低，且可靠性高。
作为优选实施方式，本发明的装置还包括接口驱动电路；
所述接口驱动电路，用于将所述脉冲信号选择模块输出的1PPS信号和1PPM信号做物理层接口信号转换，以脉冲信号输出。
作为优选实施方式，本发明的码元识别模块判定码元宽度偏差小于5％，且码元高电平宽度偏差小于5％的直流B码信号为符合直流B码码元特征的信号。
作为优选实施方式，本发明的装置还包括恒温晶振；
所述恒温晶振为所述码元识别模块提供10MHz驱动信号。
作为优选实施方式，本发明的秒准时沿提取模块根据所述码元识别模块输出的串行码元信息，判断码元P的信息位置，当出现2个连续的“P”码元时，“Pr”码元的上升沿为直流B码的秒准时沿。
作为优选实施方式，本发明的1PPM生成模块生成1PPM信号的策略具体为：
若所述闰秒预告信息无效，在所述秒时间信息为59时，打开输出开关，将所述1PPS生成模块输出的1PPS信号输出为所述1PPM信号；
若所述闰秒预告信息中的正闰秒预告有效，在所述秒时间信息为60时，打开输出开关，将所述1PPS生成模块输出的1PPS信号输出为所述1PPM信号；
若所述闰秒预告信息中的负闰秒预告有效，在所述秒时间信息为58时，打开输出开关，将所述1PPS生成模块输出的1PPS信号输出为所述1PPM信号。
作为优选实施方式，本发明的B码有效性检测模块判定输入的直流B码信号是否有效的规则为：
若所述码元错误信号和所述B码解码错误信号均为无效，则对应输入的所述直流B码信号有效，否则所述直流B码信号无效。
作为优选实施方式，本发明的可编程逻辑器件为FPGA。
另一方面，本发明还提出了一种双路信号热备输入的直流B码转脉冲信号的方法，该方法基于本发明上述装置实现，该方法包括：
两个通道的直流B码信号输入，分别经由各自的码元识别模块、秒准时沿提取模块、B码信息解析模块、1PPS生成模块和1PPM生成模块处理生成对应通道的1PPS信号和1PPM信号；
根据两个通道的B码有效性检测模块输出信号有效性状态，选择有效的直流B码信号对应通道的1PPS信号和1PPM信号作为输出。
作为优选实施方式，本发明的脉冲信号选择模块选择逻辑如下：
通道1有效，则选择通道1的1PPS信号和1PPM信号输出；
通道1无效，通道2有效，则选择通道2的1PPS信号和1PPM信号输出；
通道1、通道2均无效，则不输出信号。
本发明具有如下的优点和有益效果：
本发明通过采用可编程逻辑器件，例如FPGA，完成双路信号热备输入的直流B码转脉冲信号，实现高稳定度的脉冲信号扩展输出，解决了时间信号扩展装置输入源切换时输出脉冲信号丢失的问题，本发明不使用CPU，硬件架构简单，成本低，可靠性高。
附图说明
此处所说明的附图用来提供对本发明实施例的进一步理解，构成本申请的一部分，并不构成对本发明实施例的限定。在附图中：
图1为本发明实施例的直流B码转脉冲信号的逻辑框图。
图2为本发明实施例的直流B码的码元示意图。
图3为本发明实施例的直流B码的准时沿提取时序示意图。
图4为本发明实施例的直流B码转脉冲信号的流程示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本发明作进一步的详细说明，本发明的示意性实施方式及其说明仅用于解释本发明，并不作为对本发明的限定。
实施例
针对时间信号扩展装置输入源切换时输出脉冲信号丢失的问题，本实施例提出了一种双路信号热备输入的直流B码转脉冲信号的装置。其中，IRIG-B码码元定义如下表1所示。
表1IRIG-B码码元定义
Figure BDA0004073376400000051
Figure BDA0004073376400000061
Figure BDA0004073376400000071
Figure BDA0004073376400000081
Figure BDA0004073376400000091
本实施例的装置包括：码元识别模块、B码信息解析模块、秒准时沿提取模块、1PPS生成模块、1PPM生成模块、B码有效性检测模块、脉冲信号选择模块和接口驱动电路。其中，除接口驱动电路以外，其余模块均由FPGA实现，具体如图1所示。本实施例采用FPGA完成双路信号热备输入的直流B码转脉冲信号，实现高稳定度的脉冲信号扩展输出。需要说明的是，本实施例中仅以FPGA为例进行示例性说明，但不对此进行限定，在另外的可选实施方式中，也可以采用其他方式实现各模块。
其中，码元识别模块，根据B码码元信号定义，对输入直流B码信号进行码元检测和识别，并输出识别得到的串行码元信息和码元错误信号。其中，如果检测通过则识别得到串行码元信息，此时输出的码元错误信号为无效状态；如果检测未通过则输出的码元错误信号为有效状态。
如图2所示，码元宽度10ms，码元“0”占空比20％(高电平2ms)、码元“1”占空比50％(高电平5ms)、码元“P”占空比80％(高电平8ms))。模块采用恒温晶振提供的10MHz时钟信号，判定码元宽度偏差小于5％(500μs)且码元高电平宽度偏差小于5％(码元“0”偏差小于100μs、码元“1”偏差小于250μs、码元“P”偏差小于400μs)的为符合直流B码码元特征的信号。
B码信息解析模块，根据码元识别模块输出的串行码元信息以及秒准时沿提取模块输出的秒准时沿信号，根据直流B码编码规则，解析直流B码信号并进行数据校验，并输出解析得到的直流B码编码信息中的时间(年、月、日、时、分、秒)、闰秒预告及闰秒标志以及B码解码错误信号。其中，如果校验通过，则输出的B码解码错误信号为无效状态，如果校验未通过，则输出的B码解码错误信号为有效状态。
秒准时沿提取模块，根据码元识别模块输出的串行码元信息，判断码元P的信息位置，根据直流B码编码规则，出现2个连续的“P”码元(P0、Pr)时，“Pr”码元的上升沿为直流B码的秒准时沿，如图3所示。
1PPS生成模块，以秒准时沿提取模块输出的秒准时沿信号，延时100ms生成脉宽为100ms的1PPS信号。
1PPM生成模块，根据B码信息解析模块输出的秒时间信息和闰秒预告信息，若闰秒预告无效，在秒信息为59时，打开输出开关，将1PPS生成模块输出的1PPS信号输出为1PPM信号；若正闰秒预告有效，在秒信息为60时，打开输出开关，将1PPS生成模块输出的1PPS信号输出为1PPM信号；若负闰秒预告有效，在秒信息为58时，打开输出开关，将1PPS生成模块输出的1PPS信号输出为1PPM信号。
B码有效性检测模块，根据码元识别模块输出的串行码元信息以及秒准时沿提取模块输出的秒准时沿信号，根据直流B码编码校验规则，校验直流B码正确性，以及根据码元识别模块的码元检测有效性，从而确定输入直流B码信号有效性。
脉冲信号选择模块根据B码有效性检测模块输出的信号有效性，选择根据直流B码输入1或直流B码输入2信号生成的脉冲信号输出。
接口驱动电路，将脉冲信号选择模块输出的1PPS信号和1PPM信号做物理层接口信号转换，以TTL、RS485、空接点和光纤接口输出。
作为一种可选的实施方式，码元识别模块包括1个64位计数器TimeCounter[64]，由1个恒温晶振提供的10MHz时钟信号驱动64位计数器TimeCounter[64]从0开始持续计数，计数可持续58494年不溢出。码元识别模块内部设计200个64位寄存器BDC_Reg_TS64[4]，在输入直流B码的信号上升沿记录TimeCounter[64]的值作为信号上升沿时间戳，存储于寄存器BDC_Reg_TS64的奇数号寄存器；在输入直流B码的信号下降沿记录TimeCounter[64]的值作为信号下降沿时间戳，存储于寄存器BDC_Reg_TS64的偶数号；设置一个8位寄存器BDC_Index[8]存储时间戳计数值。在码元识别模块内部设计100个2位寄存器IRIG_Reg[100]存储码元类型(码元0、1或P)；设置一个8位寄存器IRIG_Index存储码元计数值。
装置上电后，码元识别模块将寄存器BDC_Reg_TS64[4]全部初始化为0，将寄存器BDC_Index初始化为1，完成初始化以后，对输入的直流B码信号进行电平变换检测，在检测到直流B码电平变换时，将TimeCounter[64]的值记录为时间戳，在信号上升沿到来时，取得上升沿时间戳，此时对BDC_Index的值进行判断，若为奇数，则将时间戳存入寄存器BDC_Reg_TS64[BDC_Index]，若为偶数则认为时序错误，进入纠错程序分支，重启时序；在信号下降沿到来时，取得下降沿时间戳，此时对BDC_Index的值进行判断，若为偶数，则将时间戳存入寄存器BDC_Reg_TS64[BDC_Index]，若为奇数则认为时序错误，进入纠错程序分支，重启时序。在成功记录奇数序号时间戳且序号BDC_Index大于2时，码元识别模块启动码元正确性判别时序，用当前取得的奇数序号时间戳减去相邻奇数序号时间戳(BDC_Reg_TS64[BDC_Index]-BDC_Reg_TS64[BDC_Index-2])计算出码元宽度，用前一偶数序号时间戳减去其前一奇数序号时间戳(BDC_Reg_TS64[BDC_Index-1]-BDC_Reg_TS64[BDC_Index-2])计算出码元高电平宽，码元宽度误差和码元高电平宽度误差小于5％的为正常码元，否则认为数据错误，进入纠错程序分支，重启时序。码元识别模块将通过正确性判别的码元依据码元定义(见图2，直流B码的码元示意图)规则解析出码元类型，存储到IRIG_Reg[IRIG_Index]。码元识别模块的纠错程序分支设置寄存器BDC_Index为1，并输出码元错误信号给B码有效性检测模块。另外，码元识别模块内设置一个9ms计数器Time_9ms，用于检测B码信号是否丢失，当输入信号9ms没有变化时认为输入信号中断，输出码元错误信号给B码有效性检测模块。
秒准时沿提取模块在检测到寄存器IRIG_Reg[IRIG_Index]有新数据存入开始启动运行，模块先行判断IRIG_Index是否大于1，若是，则检测IRIG_Reg[IRIG_Index]和IRIG_Reg[IRIG_Index-1]是否均为码元P，是则将对应秒准时沿时间戳BDC_Reg_TS64[IRIG_Index*2-1]存储到BDC_Reg_TS64[1]，同时置IRIG_Index为2。
B码信息解析模块在码元计数值达到98时，开始解析B码信息，先进行数据校验，校验正确，则模块根据表1“IRIG-B码码元定义”按位提取码元信息，计算获得秒、分、闰秒预告、闰秒标志、时间质量信息，校验错误，则输出B码解码错误信息到B码有效性检测模块。
B码有效性检测模块根据码元识别模块输出的码元错误信号状态和B码信息解析模块输出的B码解码错误状态判定输入B码是否有效，若码元错误信号和解码错误信号均为无效，则该路信号生成的1PPS、1PPM信号有效，可用作输出，否则无效，不可用于输出。
脉冲信号选择模块根据两个通道的B码有效性检测模块输出信号有效性状态选择1PPS、1PPM用作输出，选择逻辑如下：
(1)通道1有效，则选择通道1信号输出；
(2)通道1无效，通道2有效，则选择通道2信号输出；
(3)通道1、2均无效，则不输出信号。
如图4所示，本实施例提出的装置的工作原理为：
两个通道的直流B码输入(即直流B码输入1和直流B码输入2)，分别由各自的码元识别模块进行码元识别；当识别到符合码元定义规则的B码信息后，则由对应的秒准时沿提取模块进行秒准时沿信号提取，否则输出码元错误信号给对应的B码有效性检测模块；
根据秒准时沿提取模块输出的秒准时沿信号，延时100ms生成脉宽为100ms的1PPS信号；
根据码元识别模块输出的串行码元信息以及秒准时沿提取模块输出的秒准时沿信号，进行数据校验，若校验正确，则根据直流B码编码规则，解析出直流B码编码信息的秒时间信息和闰秒预告信息；否则输出B码解码错误信息到B码有效性检测模块；
根据B码信息解析模块输出的秒时间信息和闰秒预告信息，生成1PPM信号；
根据码元错误信号状态和B码解码错误信息判定输入B码的有效性；
根据两个通道的B码有效性检测模块输出信号有效性状态选择1PPS、1PPM信号用作输出；
将输出的1PPS信号和1PPM信号进行物理层接口信号转换输出。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，本发明所揭露的技术方案，可通过其它的方式实现。例如所述模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个***，或一些特征可以忽略，或不执行。另一点，模块之间的通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性或其它的形式。
另外，在本发明各个实施例中的各功能模块可以集成在一个处理单元中，也可以是各个模块单独物理存在，也可以两个或两个以上模块集成在一个处理单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
其中，集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。

Claims (10)

1.一种双路信号热备输入的直流B码转脉冲信号的装置，其特征在于，包括：基于可编程逻辑器件实现的码元识别模块、B码信息解析模块、秒准时沿提取模块、1PPS生成模块、1PPM生成模块、B码有效性检测模块和脉冲信号选择模块；
所述码元识别模块，用于对输入的直流B码信号进行码元检测和识别，并输出识别得到的串行码元信息和码元错误信号；
所述秒准时沿提取模块，用于根据所述串行码元信息，提取直流B码信号的秒准时沿信号；
所述B码信息解析模块，用于根据所述串行码元信息以及所述秒准时沿信号解析所述直流B码信号并进行数据校验，输出解析得到的所述直流B码信号的秒时间信息和闰秒预告信息以及B码解码错误信号；
所述1PPS生成模块，用于将所述秒准时沿信号延时100ms，生成脉宽为100ms的1PPS信号；
所述1PPM生成模块，用于根据所述秒时间信息和所述闰秒预告信息，生成1PPM信号；
所述B码有效性检测模块，用于根据所述码元错误信号和所述B码解码错误信号的状态判定所述直流B码信号是否有效；
所述脉冲信号选择模块，用于根据所述直流B码信号的有效性状态，选择有效的所述直流B码信号对应的1PPS信号和1PPM信号用作输出。
2.根据权利要求1所述的一种双路信号热备输入的直流B码转脉冲信号的装置，其特征在于，还包括接口驱动电路；
所述接口驱动电路，用于将所述脉冲信号选择模块输出的1PPS信号和1PPM信号做物理层接口信号转换，以脉冲信号输出。
3.根据权利要求1或2所述的一种双路信号热备输入的直流B码转脉冲信号的装置，其特征在于，所述码元识别模块判定码元宽度偏差小于5％，且码元高电平宽度偏差小于5％的直流B码信号为符合直流B码码元特征的信号。
4.根据权利要求1或2所述的一种双路信号热备输入的直流B码转脉冲信号的装置，其特征在于，还包括恒温晶振；
所述恒温晶振为所述码元识别模块提供10MHz驱动信号。
5.根据权利要求1或2所述的一种双路信号热备输入的直流B码转脉冲信号的装置，其特征在于，所述秒准时沿提取模块根据所述串行码元信息，判断码元P的信息位置，当出现2个连续的“P”码元时，“Pr”码元的上升沿为所述直流B码的秒准时沿。
6.根据权利要求1或2所述的一种双路信号热备输入的直流B码转脉冲信号的装置，其特征在于，所述1PPM生成模块生成1PPM信号的策略具体为：
若所述闰秒预告信息无效，在所述秒时间信息为59时，打开输出开关，将所述1PPS生成模块输出的1PPS信号输出为所述1PPM信号；
若所述闰秒预告信息中的正闰秒预告有效，在所述秒时间信息为60时，打开输出开关，将所述1PPS生成模块输出的1PPS信号输出为所述1PPM信号；
若所述闰秒预告信息中的负闰秒预告有效，在所述秒时间信息为58时，打开输出开关，将所述1PPS生成模块输出的1PPS信号输出为所述1PPM信号。
7.根据权利要求1或2所述的一种双路信号热备输入的直流B码转脉冲信号的装置，其特征在于，所述B码有效性检测模块判定所述直流B码信号是否有效的规则为：
若所述码元错误信号和所述B码解码错误信号均为无效，则对应输入的所述直流B码信号有效，否则所述直流B码信号无效。
8.根据权利要求1或2所述的一种双路信号热备输入的直流B码转脉冲信号的装置，其特征在于，所述可编程逻辑器件为FPGA。
9.一种双路信号热备输入的直流B码转脉冲信号的方法，其特征在于，该方法基于权利要求1-8任一项所述的装置实现，该方法包括：
两个通道的直流B码信号输入，分别经由各自的码元识别模块、秒准时沿提取模块、B码信息解析模块、1PPS生成模块和1PPM生成模块处理生成对应通道的1PPS信号和1PPM信号；
根据两个通道的B码有效性检测模块输出信号的有效性状态，选择有效的直流B码信号对应通道的1PPS信号和1PPM信号作为输出。
10.根据权利要求9所述的方法，其特征在于，所述两个通道分别为通道1以及通道2，所述根据两个通道的B码有效性检测模块输出信号的有效性状态，选择有效的直流B码信号对应通道的1PPS信号和1PPM信号作为输出，具体为：
在所述通道1有效，通道2无效的情况下，选择所述通道1的1PPS信号和1PPM信号输出；
在所述通道1无效，通道2有效的情况下，选择所述通道2的1PPS信号和1PPM信号输出；
在所述通道1、所述通道2均无效的情况下，不输出信号。
CN202310102173.3A 2023-02-03 2023-02-03 双路信号热备输入的直流b码转脉冲信号的装置和方法 Pending CN116318167A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310102173.3A CN116318167A (zh) 2023-02-03 2023-02-03 双路信号热备输入的直流b码转脉冲信号的装置和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310102173.3A CN116318167A (zh) 2023-02-03 2023-02-03 双路信号热备输入的直流b码转脉冲信号的装置和方法

Publications (1)

Publication Number Publication Date
CN116318167A true CN116318167A (zh) 2023-06-23

Family

ID=86824890

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310102173.3A Pending CN116318167A (zh) 2023-02-03 2023-02-03 双路信号热备输入的直流b码转脉冲信号的装置和方法

Country Status (1)

Country Link
CN (1) CN116318167A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202111712U (zh) * 2010-12-17 2012-01-11 南京融瑞科技有限公司 对时***中采用irig-b格式时间码的双机冗余***
CN102880045A (zh) * 2012-09-17 2013-01-16 南京澳德思电气有限公司 基于gps、北斗卫星、光纤b码、高精度恒温晶振的同步时钟时间输出***
CN111913523A (zh) * 2020-06-19 2020-11-10 国网河南省电力公司焦作供电公司 一种双缓冲irig-b码产生方法
CN112231267A (zh) * 2020-10-16 2021-01-15 天津津航计算技术研究所 一种国产化的vpx架构b码对时装置
CN113132040A (zh) * 2019-12-30 2021-07-16 中核控制***工程有限公司 一种基于fpga+cpu的冗余对时信号自选择和对时方法
CN113282134A (zh) * 2021-05-18 2021-08-20 北京轩宇空间科技有限公司 热备份三模冗余计算机时间同步实现装置及方法
CN113805643A (zh) * 2021-10-18 2021-12-17 天津津航计算技术研究所 一种全国产化的多总线多冗余的b码对时装置
CN114138055A (zh) * 2021-12-08 2022-03-04 成都引众数字设备有限公司 一种直流b码转换为电力***串口时间报文的方法及其装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202111712U (zh) * 2010-12-17 2012-01-11 南京融瑞科技有限公司 对时***中采用irig-b格式时间码的双机冗余***
CN102880045A (zh) * 2012-09-17 2013-01-16 南京澳德思电气有限公司 基于gps、北斗卫星、光纤b码、高精度恒温晶振的同步时钟时间输出***
CN113132040A (zh) * 2019-12-30 2021-07-16 中核控制***工程有限公司 一种基于fpga+cpu的冗余对时信号自选择和对时方法
CN111913523A (zh) * 2020-06-19 2020-11-10 国网河南省电力公司焦作供电公司 一种双缓冲irig-b码产生方法
CN112231267A (zh) * 2020-10-16 2021-01-15 天津津航计算技术研究所 一种国产化的vpx架构b码对时装置
CN113282134A (zh) * 2021-05-18 2021-08-20 北京轩宇空间科技有限公司 热备份三模冗余计算机时间同步实现装置及方法
CN113805643A (zh) * 2021-10-18 2021-12-17 天津津航计算技术研究所 一种全国产化的多总线多冗余的b码对时装置
CN114138055A (zh) * 2021-12-08 2022-03-04 成都引众数字设备有限公司 一种直流b码转换为电力***串口时间报文的方法及其装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
钱一名 刘志凯 王冬 张柯 胡义武 梁嘉琳 马书丽: "核电厂数字化仪控***网络时标对时***设计", 《核电子学与探测技术》, pages 135 *

Similar Documents

Publication Publication Date Title
CN103760759B (zh) 一种自动对正/反向irig‑b码解码方法
CN114138055B (zh) 一种直流b码转换为电力***串口时间报文的方法及其装置
CN109828447B (zh) 一种基于fpga+arm架构的网关通信数据对时方法
TW200906128A (en) Receiver and related method for synchronizing data segments by comparing reference time data and time information carried by data segments
CN106341212B (zh) 一种实现多类型时间信号自辨识和检测的装置和方法
CN105553600B (zh) 一种irig‑b直流码编解码装置及其编解码方法
CN110928176B (zh) 一种支持多种授时技术的多功能授时设备
CN101247187B (zh) 一种音频数据恢复方法、装置及多媒体数据接收***
CN102621954A (zh) 智能电网中的自适应多信号源对时卡装置及报文分析***
CN104978842A (zh) 一种低压集中器时钟自我修复的方法
CN104570824A (zh) 事件输入模块
CN100595716C (zh) 分布式处理***的时钟同步方法及装置
CN116318167A (zh) 双路信号热备输入的直流b码转脉冲信号的装置和方法
CN105610545A (zh) 一种基于fpga的ft3自适应解码***及方法
CN102368076B (zh) 一种刷卡速度测试方法及刷卡速度测试设备
CN111614165B (zh) 一种配电自动化终端守时方法及***
CN202486606U (zh) 智能电网中的自适应多信号源对时设备及报文分析***
CN101211184A (zh) 事件顺序记录方法
CN113960413A (zh) 故障指示器中汇集单元和采集单元的时间同步方法
CN104270155A (zh) 一种曼彻斯特码流接收抗干扰比特解析方法
CN105071887A (zh) 一种智能变电站过程层装置的时间同步方法
CN101515187B (zh) 基于cpci总线的irig-b信号解码校时卡装置
CN113132040A (zh) 一种基于fpga+cpu的冗余对时信号自选择和对时方法
CN113791533B (zh) 基于fpga的irig-b直流码解码及对时自动切换方法
CN114234889B (zh) 一种轴角采集及时统***和设计方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination