CN205050133U - 嵌入式***中的时统*** - Google Patents

Abstract

本实用新型实施例涉及一种嵌入式***中的时统***,包括：时钟信号发生模块将授时信息封装为IRIG-B时间码，发送给处理模块；处理模块将IRIG-B时间码进行解码，得到参考时钟信号，并根据参考时钟信号对嵌入式***的本地时钟进行修正，得到基准时钟信号，并采用串行协议SRIO将基准时钟信号处理为SRIO协议包，发送给SRIO输出模块；SRIO输出模块接收SRIO协议包，对SRIO协议包进行解析，确定SRIO协议包的目的地址，并将SRIO协议包发送给相应的***终端，使得***终端对接收到的SRIO协议包进行解析得到基准时钟信号，并相应设置***终端的时钟，从而使得嵌入式***中的多个***终端的时钟同步。

Description

嵌入式***中的时统***

技术领域

本实用新型涉及一种通信技术领域，尤其涉及一种嵌入式***中的时统***。

背景技术

随着电子与计算机技术的发展，以及各种多样的信息需求，嵌入式***的规模越来越复杂，以前采用单板实现简单功能，现在需要采用多种嵌入式板卡互联结构，实现多种复杂功能。如电信***机柜、飞机航电***等，不同的功能板卡处理功能不同，如显示板处理视频信息采集与显示，信号采集卡处理模拟、数字信号，网络处理板处理网络接口信息及控制。各个板卡之间需要进行数据通讯，通常采用某种结构进行互联通讯。

由于实现功能的不同，***的组织结构与操作***也千差万别，因此不同板卡对于时间精度的要求很不相同。作为一个嵌入式***，其负责整个复杂功能的实现，整个***必须在统一的时间基准下进行工作，以便使不同的事件、数据处理、分析等能够进行同步与对齐，因此***中各个节点、板卡之间的时间统一具有很强的必要性。

在目前常用的一种时统***中，使用全球定位***(GlobalPositioningSystem，GPS)作为外部标准时间源，从中获取精确的时钟信号(秒级)，以此来同步本地时钟源，通过网络接口和交换机进行嵌入式***内板卡的统一时间的分发，以此提供精准的授时服务。但是，这种基于网络构架的嵌入式***具有诸多缺点：由于网络协议传输的固有延时及时间不确定性，各个板卡获得同步时间有较大偏差；网络协议的软件功能实现复杂，需要采用专用协议栈软件实现网络数据传输；各个功能板卡需要有网络传输能力，对板卡硬件组件的要求较高等等。

实用新型内容

本实用新型的目的是提供一种嵌入式***中的时统***，能够在嵌入式***中实现简便、可靠、准确和通用的时钟授时。

为实现上述目的，本实用新型提供了一种嵌入式***中的时统***，包括：时钟信号发生模块、处理模块和串行协议SRIO输出模块；

所述时钟信号发生模块，与所述处理模块相连接；所述时钟信号发生模块将授时信息封装为靶场仪器组B型格式IRIG-B时间码，发送给所述处理模块；

所述处理模块，与所述SRIO输出模块相连接；所述处理模块将所述IRIG-B时间码进行解码，得到参考时钟信号，并根据所述参考时钟信号对所述嵌入式***的本地时钟进行修正，得到基准时钟信号；所述处理模块采用串行协议SRIO将所述基准时钟信号处理为SRIO协议包，并发送给所述SRIO输出模块；

所述SRIO输出模块，与所述嵌入式***中的多个***终端分别相连接；所述SRIO输出模块接收所述SRIO协议包，对所述SRIO协议包进行解析，确定所述SRIO协议包的目的地址，并将所述SRIO协议包发送给相应的***终端，使得所述***终端对接收到的SRIO协议包进行解析得到所述基准时钟信号，并根据所述基准时钟信号相应设置所述***终端的时钟，从而使得所述嵌入式***中的多个***终端的时钟同步。

优选的，所述处理模块具体为现场可编程门阵列FPGA。

优选的，所述嵌入式***还包括板载时钟发生单元；所述处理模块包括：解码单元、时钟调整单元和接口单元；

所述解码单元，接收所述时钟信号发生模块发送的IRIG-B时间码，对所述IRIG-B时间码进行解码生成参考时钟信号，并发送给所述时钟调整单元；

所述时钟调整单元，接收所述解码单元发送的参考时钟信号和所述板载时钟发生单元发送的本地时钟信号，根据所述参考时钟信号对所述本地时钟信号进行调整，调整生成所述基准时钟信号；

所述接口单元，与所述时钟调整单元相连接，接收所述时钟调整单元发送的所述基准时钟信号，生成所述SRIO协议包；所述SRIO协议包包括所述基准时钟信号的信息以及所述目的地址；所述目的地址具体为接收所述SRIO协议包的***终端的通信接口地址。

进一步优选的，所述接口单元具体为SRIO接口。

进一步优选的，所述SRIO接口的最小数据传输速率为1.25Gbps/s。

优选的，所述多个***终端之间通过互联总线和所述SRIO输出模块相互连接。

进一步优选的，所述SRIO输出模块具体为SRIO交换机，所述互联总线具体为SRIO总线。

本实用新型实施例提供的嵌入式***中的时统***，能够在嵌入式***中实现简便、可靠、准确和通用的时钟授时。

附图说明

图1为本实用新型实施例提供的嵌入式***中的时统***的示意图；

图2为本实用新型实施例提供的嵌入式***的示意图。

具体实施方式

下面通过附图和实施例，对本实用新型的技术方案做进一步的详细描述。

图1为本实用新型实施例提供的嵌入式***中的时统***的示意图。如图所示，本实用新型实施例的嵌入式***中的时统***包括：时钟信号发生模块1、处理模块2和串行协议(SerialRapidIO,SRIO)输出模块3。

其中，时钟信号发生模块1与处理模块2相连接，处理模块2与SRIO输出模块3相连接。

时钟信号发生模块1具体采用GPS作为授时源，采用靶场仪器组B型格式(IRIG-B)时间码传输格式，通过将授时信息封装为IRIG-B时间码，发送给处理模块2，从而提供稳定、可靠、精确的时钟信息。

具体的，作为高精度的全球定位***和授时***，GPS技术得到了广泛的运用，由于其精度可以达到us级，所以在很多设备中都作为精确的授时源。GPS模块将GPS信号中的授时信息进行转换，采用IRIG-B时间码(DC直流码)作为时间同步信号输出。IRIG-B时间码以其突出的优越性能，成为时统设备首选的标准码，在靶场测量、工业控制、电力***测量与保护、计算、通信、气象等重要行业及领域得到了广泛的应用。

处理模块2将所述IRIG-B时间码进行解码，得到参考时钟信号，并根据参考时钟信号对处理模块2中的本地时钟进行修正，得到基准时钟信号；处理模块2采用串行协议(SRIO)将所述基准时钟信号处理为SRIO协议包，并发送给SRIO输出模块3。

具体的，所述处理模块2可以具体采用现场可编程门阵列(Field-ProgrammableGateArray，FPGA)来实现。其中可以具体包括：解码单元21、时钟调整单元22和接口单元23；

解码单元21接收时钟信号发生模块1发送的IRIG-B时间码，对IRIG-B时间码进行解码生成参考时钟信号，并发送给时钟调整单元22；

具体的，IRIG-B时间码中携带的信息包括年、时、分、秒等信息，因此可以将解码单元21解码处理得到的参考时钟信号也称为标准秒时钟信号。

嵌入式***中还包括有板载时钟发生单元(图1中未示出)，与时钟调整单元22相连接，用于向时钟调整单元22提供本地时钟信号；

时钟调整单元22，接收解码单元21发送的参考时钟信号和本地时钟信号，根据参考时钟信号对所述本地时钟信号进行调整，调整生成基准时钟信号；

具体的，利用前述参考时钟信号，对本地时钟信号进行修正，以形成除了包含IRIG-B时间码中携带的年、时、分、秒等信息外，还有本地时钟生成的us级的时钟信息的基准时钟信号。

接口单元23，与时钟调整单元22相连接，接收时钟调整单元22发送的基准时钟信号，生成SRIO协议包；

接口单元23具体为SRIO接口，遵循SRIO协议，其物理链路为串行接口，最小数据传输速度为1.25Gbps/s。因此在保证数据信息的快速传递的同时，能够有效减少数据通讯物理链路上对器件引脚的要求。

通过SRIO接口，将基准时钟信号处理为SRIO协议包的格式进行传输。SRIO协议包包括基准时钟信号的信息以及协议包发送的目的地址和源地址；其中，目的地址可以具体为接收SRIO协议包的***终端的通信接口地址。

在嵌入式***中，多个***终端之间通过互联总线和SRIO输出模块3相互连接。SRIO输出模块3与嵌入式***中的多个***终端分别相连接。

SRIO输出模块3接收SRIO协议包，对SRIO协议包进行解析，确定SRIO协议包的目的地址，并根据目的地址将SRIO协议包发送给相应的***终端。

***终端在接收到的SRIO协议包后进行解析得到基准时钟信号，并根据基准时钟信号相应设置该***终端的时钟。由此，嵌入式***中的每个***终端都以此获得时钟输入，使得嵌入式***中多个***终端的时钟同步。

在本例中，SRIO输出模块3具体为SRIO交换机，互联总线具体为SRIO总线。多个***终端可以为多个功能板卡，它们之间通过SRIO交换机实现互联，SRIO交换机还能够基于SRIO协议中源地址和目的地址的包交换，提供多个***终端间的相互数据访问。

本实用新型实施例提供的时统***，能够应用于图2所示的嵌入式***中。

在图2所示的***中，包括时统***100、板载时钟发生单元200、***终端310、***终端320和***终端330。

其中，板载时钟发生单元200与时统***100相连接，用以提供嵌入式***的本地时钟信号。

时统***100中的时钟信号发生模块1采用GPS作为授时源，以IRIG-B时间码传输格式，将授时信息发送给处理模块2。处理模块2中的解码单元21接收时钟信号发生模块1发送的IRIG-B时间码，对IRIG-B时间码进行解码生成参考时钟信号，并发送给时钟调整单元22。时钟调整单元22根据参考时钟信号对本地时钟信号进行调整，生成基准时钟信号，再通过接口单元23处理为SRIO协议包发送到SRIO输出模块3。

SRIO输出模块3将同步时钟以SRIO协议包形式发送给嵌入式***网络中的各个板卡(在本例中为***终端310、***终端320和***终端330)，或为可以为每个板卡提供时钟信息查询服务。

本实用新型实施例提供的时统***，采用GPS作为授时源，采用IRIG-B时间码传输格式，能够提供稳定、可靠、精确的秒时钟信息，解决了嵌入式***中各个板卡之间的时钟统一问题，提供精确的板卡间的时间同步，误差可以在100ns之内。采用SRIO总线作为嵌入式***中各个板卡之间的互联总线，并通过SRIO交换机进行数据交换，能够实现高精度、低延时的时间信息分发，大大降低板卡的软件开销和设计复杂度。SRIO协议通过简单的流量控制和错误恢复机制，即使是存在拥塞和传输错误，RapidIO链路也可以保证包的传输。此外，由于SRIO协议属于硬件层协议，仅需要简单的软件支持，故传输效率更高，实现方法简单，有效减小对中央处理器(CPU)性能和软件编程复杂度的要求。

因此，通过本实用新型实施例提供的嵌入式***中的时统***，能够实现精确的***时间同步，充分利用IRIG-B时间码和SRIO协议的固有特性，实现us级的***时间同步功能。

以上所述的具体实施方式，对本实用新型的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本实用新型的具体实施方式而已，并不用于限定本实用新型的保护范围，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (7)

1.一种嵌入式***中的时统***，其特征在于，所述时统***包括：时钟信号发生模块、处理模块和串行协议SRIO输出模块；

所述时钟信号发生模块，与所述处理模块相连接；所述时钟信号发生模块将授时信息封装为靶场仪器组B型格式IRIG-B时间码，发送给所述处理模块；

所述处理模块，与所述SRIO输出模块相连接；所述处理模块将所述IRIG-B时间码进行解码，得到参考时钟信号，并根据所述参考时钟信号对所述嵌入式***的本地时钟进行修正，得到基准时钟信号；所述处理模块采用串行协议SRIO将所述基准时钟信号处理为SRIO协议包，并发送给所述SRIO输出模块；

所述SRIO输出模块，与所述嵌入式***中的多个***终端分别相连接；所述SRIO输出模块接收所述SRIO协议包，对所述SRIO协议包进行解析，确定所述SRIO协议包的目的地址，并将所述SRIO协议包发送给相应的***终端，使得所述***终端对接收到的SRIO协议包进行解析得到所述基准时钟信号，并根据所述基准时钟信号相应设置所述***终端的时钟，从而使得所述嵌入式***中的多个***终端的时钟同步。

2.根据权利要求1所述的时统***，其特征在于，所述处理模块具体为现场可编程门阵列FPGA。

3.根据权利要求1或2所述的时钟***，其特征在于，所述嵌入式***还包括板载时钟发生单元；所述处理模块包括：解码单元、时钟调整单元和接口单元；

所述解码单元，接收所述时钟信号发生模块发送的IRIG-B时间码，对所述IRIG-B时间码进行解码生成参考时钟信号，并发送给所述时钟调整单元；

所述时钟调整单元，接收所述解码单元发送的参考时钟信号和所述板载时钟发生单元发送的本地时钟信号，根据所述参考时钟信号对所述本地时钟信号进行调整，调整生成所述基准时钟信号；

所述接口单元，与所述时钟调整单元相连接，接收所述时钟调整单元发送的所述基准时钟信号，生成所述SRIO协议包；所述SRIO协议包包括所述基准时钟信号的信息以及所述目的地址；所述目的地址具体为接收所述SRIO协议包的***终端的通信接口地址。

4.根据权利要求3所述的时统***，其特征在于，所述接口单元具体为SRIO接口。

5.根据权利要求4所述的时统***，其特征在于，所述SRIO接口的最小数据传输速率为1.25Gbps/s。

6.根据权利要求1所述的时统***，其特征在于，所述多个***终端之间通过互联总线和所述SRIO输出模块相互连接。

7.根据权利要求6所述的时统***，其特征在于，所述SRIO输出模块具体为SRIO交换机，所述互联总线具体为SRIO总线。