CN102687292B - 氮化物系半导体元件及其制造方法 - Google Patents

氮化物系半导体元件及其制造方法 Download PDF

Info

Publication number
CN102687292B
CN102687292B CN201180003875.1A CN201180003875A CN102687292B CN 102687292 B CN102687292 B CN 102687292B CN 201180003875 A CN201180003875 A CN 201180003875A CN 102687292 B CN102687292 B CN 102687292B
Authority
CN
China
Prior art keywords
layer
based semiconductor
alloy
nitride
face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201180003875.1A
Other languages
English (en)
Other versions
CN102687292A (zh
Inventor
横川俊哉
大屋满明
山田笃志
加藤亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN102687292A publication Critical patent/CN102687292A/zh
Application granted granted Critical
Publication of CN102687292B publication Critical patent/CN102687292B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04252—Electrodes, e.g. characterised by the structure characterised by the material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H01S5/04257—Electrodes, e.g. characterised by the structure characterised by the configuration having positive and negative electrodes on the same side of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Ceramic Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明的氮化物系半导体元件，具备：具有表面(12)从m面倾斜了1°以上5°以下的角度的p型GaN系半导体区域的氮化物系半导体层叠构造(20)；和设置于p型GaN系半导体区域上的电极(30)。电极(30)包含由从Pt、Mo以及Pd所构成的群中选择的金属和Mg构成的Mg合金层(32)，Mg合金层(32)与半导体层叠构造(20)中的p型GaN系半导体区域的表面(12)相接触。

Description

氮化物系半导体元件及其制造方法
技术领域
本发明涉及氮化物系半导体元件及其制造方法。本发明特别涉及从紫外到蓝色、绿色、橙色以及白色等整个可见范围的波长范围中的发光二极管、激光二极管等GaN系半导体发光元件。这种发光元件被期待应用于显示、照明以及光信息处理领域等。此外，本发明还涉及在氮化物系半导体元件中使用的电极的制造方法。
背景技术
具有氮(N)作为V族元素的氮化物半导体，根据其带隙的大小，被认为有希望作为短波长发光元件的材料。其中，氮化镓系化合物半导体(GaN系半导体：AlxGayInzN(0≤x，y，z≤1，x+y+z＝1)的研究盛行，蓝色发光二极管(LED)、绿色LED、以及将GaN系半导体作为材料的半导体激光器也被实用化(例如，参照专利文献1、2)。
GaN系半导体具有纤锌矿(wurtzite)型晶体构造。图1示意性地表示了GaN的单元晶格。在AlxGayInzN(0≤x，y，z≤1，x+y+z＝1)半导体的晶体中，可将图1所示的Ga的一部分置换为Al以及/或者In。
图2示出了为了用四指数表示法(六方晶指数)来表示纤锌矿型晶体构造的面而普遍使用的4个基本向量a1、a2、a3、c。基本向量c在[0001]方向延伸，该方向被称作“c轴”。与c轴垂直的面(plane)被称作“c面”或者“(0001)面”。另外，也存在将“c轴”以及“c面”分别表述为“C轴”以及“C面”的情况。
在利用GaN系半导体来制作半导体元件的情况下，使用c面基板即在表面具有(0001)面的基板作为使GaN系半导体晶体生长的基板。但是，因为在c面上Ga的原子层和氮的原子层的位置在c轴方向上稍微偏离，所以形成极化(Electrical Polarization)。因此，“c面”也被称作“极性面”。极化的结果，在活性层的InGaN的量子阱中沿着c轴方向产生压电电场。若在活性层产生了这样的压电电场，则在活性层内的电子以及空穴的分布上产生位置偏差，因此内部量子效率降低，若为半导体激光器，则引起阈值电流的增大，若为LED，则引起消耗功率的增大和发光效率的降低。此外，在注入载流子密度上升的同时，发生压电电场的屏蔽，并产生发光波长的变化。
因此，为了解决这些课题，研究了使用在表面具有非极性面、例如与[10-10]方向垂直的被称作m面的(10-10)面的基板(m面GaN系基板)。在此，在表示密勒指数的括号内的数字的左边附加的“-”代表“横线(Bar)”。也存在将“m面”表述为“M面”的情况。如图2所示，m面是与c轴(基本向量c)平行的面，与c面正交。因为在m面上Ga原子和氮原子存在于同一原子面上，所以在与m面垂直的方向上不发生极化。其结果，只要在与m面垂直的方向上形成半导体层叠构造，则在活性层也不产生压电电场，因此能够解决上述课题。m面是(10-10)面、(-1010)面、(1-100)面、(-1100)面、(01-10)面、(0-110)面的总称。
另外，在本说明书中，将在与六方晶纤锌矿构造的X面(X＝c、m)垂直的方向上产生外延生长表述为“X面生长”。在X面生长中，存在将X面称作“生长面”，将通过X面生长而形成的半导体的层称作“X面半导体层”的情况。
(在先技术文献)
(专利文献)
专利文献1：JP特开2001-308462号公报
专利文献2：JP特开2003-332697号公报
专利文献3：JP特开平8-64871号公报
专利文献4：JP特开平11-40846号公报
(发明的概要)
(发明要解决的课题)
如上所述，在m面基板上生长的GaN系半导体元件，与在c面基板上生长的GaN系半导体元件相比能够发挥显著的效果，但存在如下的问题。即，在m面基板上生长的GaN系半导体元件，比在c面基板上生长的GaN系半导体元件接触电阻高，这在使用在m面基板上生长的GaN系半导体元件上成为很大的技术障碍。
在这种状况中，本申请发明者为了解决在作为非极性面的m面上生长的GaN系半导体元件所具有的接触电阻高的课题，进行了潜心研究，结果发现了能够降低接触电阻的手段。
发明内容
本发明鉴于这样的问题点而作，其主要目的在于，提供一种能够降低在m面基板上进行了晶体生长的GaN系半导体元件中的接触电阻的构造以及制造方法。
(解决课题的手段)
本发明的氮化物系半导体元件，具备：氮化物系半导体层叠构造，其具有p型GaN系半导体区域；和电极，其设置于所述p型GaN系半导体区域上，所述p型GaN系半导体区域中的主面的法线与m面的法线所形成的角度为1°以上5°以下，所述电极包含Mg合金层，该Mg合金层与所述p型GaN系半导体区域的所述主面相接触，由从Pt、Mo以及Pd所构成的群中选择的金属和Mg构成。
在某实施方式中，所述p型GaN系半导体区域由AlxInyGazN(x+y+z＝1，x≥0，y≥0，z≥0)半导体形成。
在某实施方式中，所述电极包含所述Mg合金层、和形成于所述Mg合金层上的金属层，所述金属层由Pt、Mo以及Pd中包含在所述Mg合金层中的金属而形成。
在某实施方式中，所述氮化物系半导体层叠构造具有包含AlaInbGacN层(a+b+c＝1，a≥0，b≥0，c≥0)的活性层，所述活性层发光。
在某实施方式中，所述p型GaN系半导体区域为p型接触层。
在某实施方式中，所述Mg合金层的厚度为0.1nm以上5nm以下。
在某实施方式中，所述Mg合金层的厚度为所述金属层的厚度以下。
在某实施方式中，所述Mg合金层中的N浓度比Ga浓度低。
在某实施方式中，所述Mg合金层为岛状。
在某实施方式中，具有支撑所述氮化物系半导体层叠构造的半导体基板。
本发明的光源，具备：氮化物系半导体发光元件；和包含对从所述氮化物系半导体发光元件放射的光的波长进行变换的荧光物质的波长变换部，所述氮化物系半导体发光元件具备：氮化物系半导体层叠构造，其具有p型GaN系半导体区域；和电极，其设置在所述p型GaN系半导体区域上，所述p型GaN系半导体区域中的主面的法线与m面的法线所形成的角度为1°以上5°以下，所述电极包含Mg合金层，该Mg合金层与所述p型GaN系半导体区域的所述主面相接触，由从Pt、Mo以及Pd所构成的群中选择的金属和Mg构成。
在某实施方式中，所述p型GaN系半导体区域由AlxInyGazN(x+y+z＝1，x≥0，y≥0，z≥0)半导体形成。
本发明的氮化物系半导体元件的制造方法，包括：工序(a)，准备基板；工序(b)，在所述基板上形成具有p型GaN系半导体区域的氮化物系半导体层叠构造，其中该p型GaN系半导体区域由GaN系半导体构成，所述半导体的主面的法线与m面的法线所形成的角度为1°以上5°以下；和工序(c)，在所述氮化物系半导体层叠构造的所述p型GaN系半导体区域的所述主面上形成电极，所述工序(c)包括在所述p型GaN系半导体区域的所述主面上形成Mg合金层的工序，其中该Mg合金层由从Pt、Mo以及Pd所构成的群中选择的金属和Mg构成。
在某实施方式中，所述p型GaN系半导体区域由AlxInyGazN(x+y+z＝1，x≥0，y≥0，z≥0)半导体形成。
在某实施方式中，形成所述Mg合金层的工序包括：在所述p型GaN系半导体区域的所述主面上，形成Mg层的工序；在所述Mg层上，形成从由Pt、Mo以及Pd构成的群中选择的导电层的工序；和通过进行加热处理，来将所述Mg层和所述导电层的至少一部分合金化的工序。
在某实施方式中，所述加热处理在500℃以上700℃以下的温度下被执行。
在某实施方式中，所述加热处理在550℃以上650℃以下的温度下被执行。
在某实施方式中，形成所述Mg层的工序，执行通过以脉冲方式照射电子束来使Mg蒸镀于所述p型GaN系半导体区域的所述主面上的工序。
在某实施方式中，所述Mg层以0.1nm以上5nm以下的厚度堆积在所述氮化物系半导体层叠构造上。
某实施方式，还包含在执行了所述工序(b)之后，除去所述基板的工序。
在某实施方式中，形成所述Mg合金层的工序包括：将Mg、和从Pt、Mo以及Pd所构成的群中选择的金属的混合物或者化合物，蒸镀于所述p型GaN系半导体区域的所述主面上的工序；和进行加热处理的工序。
(发明的效果)
根据本发明的氮化物系半导体元件，氮化物系半导体层叠构造上的电极包含Mg合金层，且该Mg合金层与p型GaN系半导体区域的表面(m面)相接触，由此能够降低接触电阻。在本发明中，即使在使用了以从m面倾斜了1°以上5°以下的角度的面为主面的p型GaN系半导体区域的情况下，也发挥与使用了m面p型GaN系半导体区域(以从m面的倾斜不到1°的面为主面的p型GaN系半导体区域)的情况同样的效果。
附图说明
图1是示意性地表示GaN的单元晶格的立体图。
图2是表示纤锌矿型晶体构造的基本向量a1、a2、a3、c的立体图。
图3(a)是本发明的实施方式所涉及的氮化物系半导体发光元件100的剖面示意图，(b)是表示m面的晶体构造的图，(c)是表示c面的晶体构造图。
图4A是表示使2个Pd/Pt电极与p型GaN层相接触的情况下的电流-电压特性的图。
图4B是表示使2个Mg合金层电极与p型GaN层相接触的情况下的电流-电压特性的图。
图4C是表示使用了上述的Pd/Pt电极、以及MgPt合金/Pt电极的情况下的各自的固有接触电阻(Ω·cm2)的曲线图。
图4D是表示TLM电极的图案的图。
图5是针对接触电阻示出热处理温度的依赖性的曲线图。
图6是基于SIMS分析的电极构造(Mg/Pt)中的Ga的深度方向的分布图。
图7是基于SIMS分析的电极构造(Mg/Pt)中的N的深度方向的分布图。
图8(a)是表示使用了由MgPt合金/Pt层构成的电极、由Mg/Pt层构成的电极、以及由Pt/Pd层构成的电极的发光二极管的电流-电压特性的曲线图，(b)是表示发光二极管的接触电阻的值的曲线图。
图9(a)、(b)分别是表示由MgPt合金/Pt层构成的电极的表面的状态和由Mg/Pt层构成的电极的表面状态的光学显微镜的附图代用照片。
图10(a)是表示使用了由Au层、以及MgAu合金/Au层构成的电极的情况下的接触电阻的曲线图，(b)以及(c)分别是表示MgAu合金/Au层以及Au层的电极的表面的光学显微镜的附图代用照片。
图11是表示白色光源的实施方式的剖面图。
图12是表示本发明的其他实施方式所涉及的氮化镓系化合物半导体发光元件100a的剖面图。
图13(a)是示意性地表示GaN系化合物半导体的晶体构造(纤锌矿型晶体构造)的图，(b)是表示m面的法线、与+c轴方向以及a轴方向之间的关系的立体图。
图14(a)以及(b)分别是表示GaN系化合物半导体层的主面和m面之间的配置关系的剖面图。
图15(a)以及(b)分别是示意性地表示p型GaN系化合物半导体层的主面和其附近区域的剖面图。
图16是从m面向-c轴方向倾斜了1°的p型半导体区域的剖面TEM照片。
图17是表示在从m面向-c轴方向倾斜了0°、2°、或者5°的p型半导体区域上形成Mg/Pt层的电极，并对其接触电阻(Ω·cm2)进行测定而得到的结果的曲线图。
具体实施方式
以下，参照附图，对本发明的实施方式进行说明。在以下的附图中，为了说明的简洁化，用相同的参照符号来表示实质上具有相同功能的构成要素。另外，本发明不限定于以下的实施方式。
图3(a)示意性地表示了本发明的实施方式所涉及的氮化物系半导体发光元件100的剖面构成。图3(a)所示的氮化物系半导体发光元件100，是由GaN系半导体构成的半导体器件，具有氮化物系半导体层叠构造。
本实施方式的氮化物系半导体发光元件100具备：将m面作为表面12的GaN系基板10；在GaN系基板10上形成的半导体层叠构造20；和在半导体层叠构造20上形成的电极30。在本实施方式中，半导体层叠构造20是通过m面生长而形成的m面半导体层叠构造，其表面为m面。不过，因为也存在在r面蓝宝石基板上生长a面GaN的事例，所以根据生长条件不同，GaN系基板10的表面不一定必须为m面。在本发明的构成中，只要至少半导体层叠构造20中的、与电极相接触的p型半导体区域的表面(主面)为m面即可。
虽然本实施方式的氮化物系半导体发光元件100具备支撑半导体层叠构造20的GaN基板10，但也可以取代GaN基板10而具备其他基板，还可以在去掉了基板的状态下来使用。
图3(b)示意性地表示了表面为m面的氮化物系半导体的剖面(与基板表面垂直的剖面)上的晶体构造。因为Ga原子和氮原子存在于与m面平行的同一原子面上，所以在与m面垂直的方向上不发生极化。即，m面为非极性面，在与m面垂直的方向上生长的活性层内不产生压电电场。另外，所添加的In以及Al位于Ga的位置，对Ga进行置换。即使Ga的至少一部分被置换为In或Al，在与m面垂直的方向上也不发生极化。
在表面具有m面的GaN系基板在本说明书中被称作“m面GaN系基板”。为了得到在与m面垂直的方向上生长的氮化物系半导体层叠构造，典型来说，只要使用m面基板GaN基板，并在该基板的m面上使半导体生长即可。但是，如前述那样，基板的表面不需要为m面，而且，也不需要在最终的器件中残留有基板。
为了参考，在图3(c)中示意性地示出表面为c面的氮化物系半导体的剖面(与基板表面垂直的剖面)上的晶体构造。Ga原子和氮原子不存在于与c面平行的同一原子面上。其结果，在与c面垂直的方向上发生极化。在本说明书中将在表面具有c面的GaN系基板称作“c面GaN系基板”。
c面GaN系基板是用于使GaN系半导体晶体生长的一般的基板。因为与c面平行的Ga(或者In)的原子层与氮的原子层的位置在c轴方向上稍微偏离，所以沿着c轴方向形成极化。
再次参照图3(a)。在m面GaN系基板10的表面(m面)12上形成有半导体层叠构造20。半导体层叠构造20包括包含AlaInbGacN层(a+b+c＝1，a≥0，b≥0，c≥0)的活性层24、和AldGaeN层(d+e＝1，d≥0，e≥0)26。AldGaeN层26以活性层24为基准而位于m面12侧的相反侧。在此，活性层24是氮化物系半导体发光元件100中的电子注入区域。
在本实施方式的半导体层叠构造20中，还含有其他层，在活性层24与基板10之间，形成有AluGavInwN层(u+v+w＝1，u≥0，v≥0，w≥0)22。本实施方式的AluGavInwN层22是第1导电型(n型)的AluGavInwN层22。此外，在活性层24与AldGaeN层26之间，也可以设置无掺杂的GaN层。
在AldGaeN层26中，Al的组成比率d不需要在厚度方向上一致。在AldGaeN层26中，Al的组成比率d也可以在厚度方向上连续或阶段性地变化。即，AldGaeN层26也可以具有层叠了Al的组成比率d不同的多个层的多层构造，掺杂物的浓度也可以在厚度方向上变化。另外，从降低接触电阻的角度出发，AldGaeN层26的最上部(半导体层叠构造20的上表面部分)优选由Al的组成比率d为零的层(GaN层)构成。
在半导体层叠构造20上，形成有电极30。本实施方式的电极30，是包含由Pt和Mg构成的Mg合金层32的电极，在Mg合金层32上，形成有由Pt构成的金属层34。另外，“Mg合金层”是指Pt等金属以％级(例如1％)以上的浓度混合在Mg中的层。在本实施方式中的Mg合金层32中，构成金属层34的金属Pt以％级的浓度混和。
电极30中的Mg合金层32与半导体层叠构造20的p型半导体区域相接触，作为p型电极(p侧电极)的一部分而发挥作用。在本实施方式中，Mg合金层32与掺杂了第2导电型(p型)的掺杂物的AldGaeN层26相接触。在AldGaeN层26中，例如，作为掺杂物而掺杂了Mg。作为Mg以外的p型掺杂物，也可以掺杂例如Zn、Be等。
作为与Mg合金层32的表面相接触的金属层34，除了Pt层之外，还可以使用与Au(金)相比难以与Mg形成合金的金属的层。即，只要使用从由Pt、Mo以及Pd构成的群中选择的至少1种金属即可。反之，作为与Mg合金层32相接触的金属层34的材料，不优选容易与Mg形成合金的Au。Pt、Mo、Pd虽然是与Au相比不易与Mg之间合金化的金属，但通过后述的热处理，能与Mg的一部分发生反应而形成合金层。
Mg合金层32通过在Mg层上堆积了Pt等金属层之后，进行热处理而适当地形成。如在热处理之前堆积的金属层比较厚，则在通过热处理而形成的Mg合金层32上残留金属层34。另一方面，若在热处理前堆积的金属层比较薄，则存在通过热处理而金属层34全部与Mg合金化的情况。在此情况下，作为电极30只存在Mg合金层32。
另外，Mg合金层32也可以通过将构成金属层34的金属和Mg的混合物或者化合物作为蒸镀源而进行蒸镀之后进行热处理而形成。在此情况下，在刚刚对Mg合金层32进行了蒸镀之后，在Mg合金层32上不存在金属层34。之后，既可以不在Mg合金层32上堆积金属层34，而仅由Mg合金层32来构成电极30，也可以根据需要，在Mg合金层32上堆积金属层34。
Mg合金层32的至少一部分，也可以通过层叠后的热处理而以岛状(island状)发生凝聚，并相互隔开间隔地形成。此时，构成金属层34的Pt进入到各岛状Mg合金之间。金属层34的至少一部分也可以凝聚为岛状。
在上述的各电极上，也可以与上述的金属层或合金层分别地形成由这些金属以外的金属或合金构成的电极层或布线层。
本实施方式的电极30的厚度，例如为1～200nm。在Mg合金层32上设置有金属层34的情况下，Mg合金层32是比金属层34薄的层，Mg合金层32的厚度，例如为5nm以下(优选0.1nm以上5nm以下)。在热处理之前所堆积的Mg层的厚度大于5nm的情况下，进行热处理之后，有时Mg层的一部分没有被合金化，在Mg合金层32与AldGaeN层26之间残留Mg层。这起因于构成金属层34的Pt等金属难以与Mg形成合金。若残留Mg层，则存在与基底的半导体层叠构造20之间的贴紧性比较低的情况。因此，在热处理之前所堆积的Mg层的厚度优选为5nm以下，通过热处理而形成的Mg合金层32的厚度也优选为5nm以下。
此外，位于Mg合金层32上的金属层(例如，Pt层)34的厚度，例如为200nm以下(优选1nm～200nm)。Mg合金层32是比金属层34薄的层，这是为了不产生Mg合金层32和金属层34的变形失去平衡所导致的Mg合金层32与AldGaeN层26之间的剥离。金属层34在Mg合金层32的抗氧化等中担当重要的作用，但并不是一定需要。
此外，具有m面的表面12的GaN系基板10的厚度，例如为100～400μm。这是因为只要为大致100μm以上的基板厚度则在晶片的处理中不产生障碍。另外，本实施方式的基板10，只要具有由GaN系材料构成的m面的表面12，则也可以具有层叠构造。即，本实施方式的GaN系基板10，也包括至少在表面12存在m面的基板，因此，基板整体既可以为GaN系，也可以为与其他材料的组合。
在本实施方式的构成中，在位于基板10上的n型的AluGavInwN层(例如，厚度0.2～2μm)22的一部分，形成有电极40(n型电极)。在图示的例子中，半导体层叠构造20中形成电极40的区域，按照n型的AluGavInwN层22的一部分露出的方式形成有凹部42。在该凹部42露出的n型的AluGavInwN层22的表面设置有电极40。电极40，例如由Ti层、Al层、和Pt层的层叠构造而构成，电极40的厚度，例如为100～200nm。
本实施方式的活性层24，具有交替地层叠了Ga0.9In0.1N阱层(例如，厚度9nm)和GaN阻挡层(例如，厚度9nm)的GaInN/GaN多重量子阱(MQW)构造(例如，厚度81nm)。
在活性层24上，设置有p型的AldGaeN层26。p型的AldGaeN层26的厚度，例如为0.2～2μm。另外，如上所述，在活性层24与AldGaeN层26之间，也可以设置无掺杂的GaN层。
此外，也可以在AldGaeN层26上，形成第2导电型(例如，p型)的GaN层。而且，也可以在该GaN层上，形成由p+-GaN构成的接触层，并且，在由p+-GaN构成的接触层上，形成Mg合金层32。另外，也可以取代认为由GaN构成的接触层是与AldGaeN层26不同的层，而认为由GaN构成的接触层是AldGaeN层26的一部分。
图4A表示使2个Pd/Pt电极与p型GaN层相接触的情况下的电流-电压特性，图4B表示使2个Mg合金层电极与p型GaN层相接触的情况下的电流-电压特性。作为Pd/Pt电极，使用了通过在p型的m面GaN层上依次形成了Pd层以及Pt层之后，在氮气氛中进行热处理而形成的电极(m面GaN(Pd/Pt))。作为Mg合金层电极，使用了通过在p型的m面GaN层上依次蒸镀了Mg层以及Pt层之后，在氮气氛中进行热处理而被合金化后的电极(m面GaN(MgPt合金/Pt))。这些电极的构成以及热处理条件如以下的表1所示。
【表1】
  面方位   p型电极   厚度(热处理前)   热处理温度和时间
  m面   Pd/Pt   Pd40nm/Pt35nm   500℃下10分钟
  m面   MgPt合金/Pt   Mg2nm /Pt75nm   600℃下10分钟
在本实施方式中，通过进行表1所示的热处理，使在p型GaN层上相接的Mg层和Pt层的一部分(与Mg层相接的一侧)合金化，并且在Mg合金层与p型GaN层相接的状态下进行加热，由此能够形成良好的Mg合金层电极(MgPt合金/Pt电极)。
图4A、图4B所示的电流-电压特性的各曲线，是与图4D所示的TLM(Transmission Line Method，传输线法)电极图案的电极间距离相对应的曲线。图4D示出了100μm×200μm的多个电极隔开8μm、12μm、16μm、20μm的间隔而配置的状态。
图4C是表示使用了上述的Pd/Pt电极、以及MgPt合金/Pt电极的情况下的各自的固有接触电阻(Ω·cm2)的曲线图。接触电阻使用TLM法进行了评价。另外，纵轴所示的“1.0E-01”代表“1.0×10-1”，“1.0E-02”代表“1.0×10-2”，即、“1.0E+X”代表“1.0×10X”。
Pd是作为p型电极一直被使用的功函数(work function)较大的金属。在Pd/Pt电极中，Pd与p型GaN层相接触，图4A的曲线图(Pd/Pt电极的电流-电压特性)，示出了肖特基型的非欧姆特性(肖特基电压：约2V)。另一方面，在图4B的曲线图(Mg合金层电极的电流-电压特性)中没有出现肖特基电压，可知该Mg合金层电极与p型GaN层几乎形成欧姆接触。肖特基电压的消失，在降低发光二极管和激光二极管等的器件工作电压方面非常重要。
并且，如图4C所示，与Pd/Pt电极相比，MgPt合金/Pt电极显示出低了近一位的固有接触电阻(Ω·cm2)。在本实施方式中，在得到使用功函数较大的金属这种现有的p型电极的方法所无法得到的非常显著的效果方面取得了成功。
另外，在使Mg/Pt电极与c面p型GaN层相接触的情况下，能够得到与Pd/Pt电极的情况相比低一些的接触电阻。在接触面为m面的情况下，Mg/Pt电极显示出显著低于Pd/Pt电极的接触电阻(参照JP特愿2009-536554号)。推测出即使在使用了MgPt合金/Pt电极的本发明中也能够得到同样的结果。
接着，说明关于接触电阻对热处理温度的依赖性。
图5示出了通过在p型的GaN层的m面上，依次蒸镀了Mg层以及Pt层之后，在氮气氛中进行热处理而被合金化后的电极(即，m面GaN(MgPt合金/Pt))的结果。此外，作为对比，还示出了通过在p型的m面GaN层上依次形成了Pd层以及Pt层之后，在氮气氛中进行热处理而形成的电极(m面GaN(Pd/Pt))的结果。
图5所示的数据，是根据利用脉冲蒸镀(pluse deposition)法而堆积了Mg层的样本而得到的数据。关于脉冲蒸镀法，在后面说明。在本申请说明书中的本发明的实验例中，全都是通过脉冲蒸镀法来堆积Mg层，Mg以外的金属(Pd、Pt、Au)通过通常的电子束蒸镀法而堆积。
MgPt合金/Pt电极、以及Pd/Pt电极与掺杂了Mg的m面GaN层相接触。在这些电极所接触的m面GaN层中，在离表面深度20nm的区域(厚度20nm的最表面区域)掺杂了7×1019cm-3的Mg。此外，在离m面GaN层的表面的深度超过20nm的区域中，掺杂了1×1019cm-3的Mg。像这样，若在p型电极所接触的GaN层的最表面区域中局部地提高p型杂质的浓度，则能够使接触电阻最低。此外，通过进行这种杂质掺杂，电流-电压特性的面内偏差也减小，因此还能够得到能减小驱动电压的芯片间偏差的优点。因此，在本申请所公开的实验例中，全部在离电极所接触的p型GaN层的表面深度20nm的区域中掺杂7×1019cm-3的Mg，在比其更深的区域中掺杂1×1019cm-3的Mg。
热处理前的各层的厚度，如以下的表2所示。
【表2】
  面方位   p型电极   厚度(热处理前)
  m面   MgPt合金/Pt   Mg2nm/Pt75nm
  m面   Pd/Pt   Pd40nm/Pt35nm
首先，在Pd/Pt电极的情况下，接触电阻在500℃的热处理的前后，几乎没有发生变化。若热处理温度超过500℃，则看到了接触电阻的上升。
另一方面，在MgPt合金/Pt电极的情况下，若热处理温度成为500℃以上，则接触电阻急剧降低。在本实施方式中，在热处理前与p型的m面GaN层相接的是Mg层，与此相对，通过在500℃以上的温度下进行热处理，从而Mg层与Pt层合金化，在热处理后与p型的m面GaN层相接的成为Mg合金层。从图5可知，在m面GaN(MgPt合金/Pt)电极的情况下，若热处理温度成为600℃，则接触电阻进一步降低。若进一步升温而进行700℃的热处理，则虽然接触电阻比600℃的热处理温度时上升，但小于以往的m面GaN(Pd/Pt)的电极的情况下的接触电阻。
因此，作为MgPt合金/Pt电极的热处理温度，例如，优选为500℃以上。若超过700℃而成为规定温度(例如800℃)以上，则电极和GaN层的膜质的劣化加剧，因此上限优选为700℃以下。此外，更优选接触电阻进一步降低的550℃以上650℃以下的温度范围。
图6表示利用SIMS而得到了在电极构造(MgPt合金/Pt)中Ga的深度方向的分布的结果。热处理前的Mg层厚为2nm，Pt层厚为75nm。通过热处理，Mg合金层厚成为2nm。热处理在氮气氛中在600℃下进行了10分钟。曲线图的纵轴表示与原子浓度成比例关系的、SIMS的检测器的信号强度。图6中的横轴的距离0μm几乎相当于p型GaN层与Mg合金层之间的界面的位置。另外，横轴的原点(0μm)，与Ga峰值的位置相一致。横轴的数值为“-”的区域为电极侧，“+”的区域为p型GaN侧。纵轴将as-depo(热处理前)的GaN晶体中的Ga浓度作为1而进行了标准化。此外，根据母体的原子密度来推算，纵轴的强度的1×10-3作为浓度几乎相当于1×1019cm-3。
如图6所示，在热处理后，与热处理前相比，Mg合金层中的Ga浓度增加。根据该结果可知，通过热处理，Ga在Mg合金层中扩散。并且，因为在500℃以上的温度下进行了热处理的试料中接触电阻变低，所以虽然其原因的细节不详，但确认了Mg合金层中的Ga扩散量与接触电阻之间存在相关。并且，在能够得到最低的接触电阻的试料中，确认了Mg合金层中的Ga浓度为1019cm-3以上。
图7表示利用SIMS而得到了电极构造(MgPt合金/Pt)中的氮原子的深度方向分布的结果。热处理前的Mg层厚为2nm，Pt层厚为75nm。通过热处理，Mg合金层厚成为2nm。热处理在氮气氛中在600℃下进行了10分钟。图7的曲线图的纵轴是N强度，横轴是深度方向的距离。1×10-3的N强度几乎相当于1×1019cm-3的N浓度。横轴的数值为“-”的区域是电极侧，“+”的区域为p型GaN侧。纵轴将as-depo(热处理前)的GaN晶体中的N浓度作为1而进行了标准化。横轴的原点(0μm)几乎相当于p型GaN层与Mg层之间的界面的位置。从图7可知，在热处理后的电极构造中，在Mg合金层中也看不到N的扩散。
如上所述，本申请发明者，按照Mg合金层与以m面为表面的p型GaN层相接的方式进行了热处理(氮气氛中600度10分钟)后，发现了虽然p型GaN层的Ga原子向电极侧扩散，但N原子几乎不向电极侧扩散。其结果，在p型GaN层的最表面，Ga原子不足，形成Ga空位。由于Ga空位具有受主的性质，因此若在电极与p型GaN层的界面的附近Ga空位增加，则空穴容易通过隧道效应(tunneling)而通过该界面的肖特基障壁。由此，在按照与以m面为表面的p型GaN层相接的方式形成了Mg合金层的情况下，可以认为接触电阻被减小。
另一方面，本申请发明者发现了：按照Mg合金层与不以m面为表面而以c面为表面的p型GaN层相接的方式进行热处理(氮气氛中600度10分钟)后，不仅Ga原子向电极侧扩散，N原子也向电极侧扩散。此外，确认了在此情况下接触电阻较高。若不仅Ga原子向电极侧扩散，N原子也向电极侧扩散，则在p型GaN层的最表面，还形成具有施主的性质的N空位。其结果，在p型GaN层的最表面，在Ga空位与N空位之间发生电荷补偿。此外，可以认为由于N原子脱离从而GaN晶体的晶体性恶化。根据这些原因，可以认为在按照与以c面为表面的GaN相接的方式形成了Mg合金层的情况下，接触电阻较高。
该发现显示出原子间结合力、表面状态等物理性质在m面GaN和c面GaN这两者中完全不同。
另外，推定出这种各元素(Ga，N)的特性，即使在Mg合金层所接触的GaN层中，Ga的一部分被置换为Al或In也同样地产生。此外，推定出即使在Mg合金层所接触的GaN系半导体层中作为掺杂物而掺杂了Mg以外的元素的情况下也是同样。
接着，再次参照图3(a)，对本实施方式的构成进一步进行详述。
如图3(a)所示，在本实施方式的发光元件100中，形成有m面GaN基板10、和形成于基板10上的AluGavInwN层(u+v+w＝1，u≥0，v≥0，w≥0)22。在本例中，m面GaN基板10是n型GaN基板(例如，厚度100μm)，AluGavInwN层22是n型GaN层(例如，厚度2μm)。在AluGavInwN层22上形成有活性层24。换言之，在m面GaN基板10上，形成有至少包含活性层24的半导体层叠构造20。
在半导体层叠构造20中，在AlxGayInzN层22上，形成有包含AlaInbGacN层(a+b+c＝1，a≥0，b≥0，c≥0)的活性层24。活性层24例如由In组成比为约25％的InGaN阱层和GaN阻挡层而构成，阱层的厚度为9nm，阻挡层的厚度为9nm，阱层周期为3周期。在活性层24上，形成有第2导电型(p型)的AldGaeN层(d+e＝1，d≥0，e≥0)26。第2导电型(p型)的AldGaeN层(d+e＝1，d≥0、e≥0)26例如是Al组成比为10％的AlGaN层，厚度为0.2μm。在本实施方式的AldGaeN层26中，作为p型的掺杂物，掺杂有Mg。在此Mg相对于AldGaeN层26，例如掺杂了1018cm-3程度。此外，在本例中，在活性层24与AldGaeN层26之间，形成有无掺杂的GaN层(未图示)。
并且，在本例中，在AldGaeN层26上，形成有第2导电型(例如，p型)的GaN层(未图示)。并且，在由p+-GaN构成的接触层上，形成有Mg合金层32，并在其上形成有Pt层34。该Mg合金层32和Pt层34的层叠构造成为电极(p型电极)30。
另外，在半导体层叠构造20中，形成有使AluGavInwN层22的表面露出的凹部(recess)42，在位于凹部42的底面的AluGavInwN层22，形成有电极(n型电极)40。凹部42的大小，例如，宽度(或者直径)为20μm，深度为1μm。电极40是由例如Ti层、Al层、和Pt层(例如，厚度分别为5nm、100nm、10nm)的层叠构造构成的电极。
可知，根据本实施方式的氮化物系半导体发光元件100，能够使工作电压(Vop)比使用了以往的Pd/Pt电极的m面LED的情况降低约1.3V，其结果，能够降低消耗功率。
接着，继续参照图3(a)，对本实施方式的氮化物系半导体发光元件100的制造方法进行说明。
首先，准备m面基板10。在本实施方式中，作为基板10，使用GaN基板。本实施方式的GaN基板利用HVPE(Hydride Vapor PhaseEpitaxy)法而得到。
例如，首先在c面蓝宝石基板上生长数mm级的厚膜GaN。之后，通过将厚膜GaN在与c面垂直的方向上在m面进行切割，能够得到m面GaN基板。GaN基板的制作方法，不限于上述方法，例如也可以为利用钠助溶剂法(sodium flux method)等液相生长或氨热法(ammonothermalgrowth)等熔体生长方法来制作块状GaN的锭，并在m面对其进行切割的方法。
作为基板10，除了GaN基板之外，还可以使用例如氧化镓、SiC基板、Si基板、蓝宝石基板等。为了在基板上外延生长由m面构成的GaN系半导体，SiC或蓝宝石基板的面方位也优选为m面。不过，由于也存在在r面蓝宝石基板上生长a面GaN的事例，因此根据生长条件不同，也可能存在生长用表面不一定必须为m面的情况。只要至少半导体层叠构造20的表面为m面即可。在本实施方式中，在基板10上，通过MOCVD(MetalOrganic Chemical Vapor Deposition，金属有机化合物化学气相沉淀)法依次形成晶体层。
接着，在m面GaN基板10上，形成AluGavInwN层22。作为AluGavInwN层22，例如，形成厚度3μm的AlGaN。在形成GaN的情况下，在m面GaN基板10上，通过在1100℃下提供TMG(Ga(CH3)3)、TMA(Al(CH3)3)以及NH3来堆积GaN层。
接着，在AluGavInwN层22上，形成活性层24。在本例中，活性层24具有交替地层叠了厚度9nm的Ga0.9In0.1N阱层、和厚度9nm的GaN阻挡层的厚度81nm的GaInN/GaN多重量子阱(MQW)构造。在形成Ga0.9In0.1N阱层时，为了进行In的取入，优选将生长温度降低至800℃。
接着，在活性层24上，堆积例如厚度30nm的无掺杂GaN层。接着，在无掺杂GaN层上，形成AldGaeN层26。作为AldGaeN层26，例如通过提供TMG、NH3、TMA、TMI以及作为p型杂质而提供Cp2Mg(环戊二烯基镁)，来形成厚度70nm的p-Al0.14Ga0.86N。
接着，在AldGaeN层26上，堆积例如厚度0.5μm的p-GaN接触层。在形成p-GaN接触层时，作为p型杂质而提供Cp2Mg。
之后，通过进行氯系干蚀刻，来除去p-GaN接触层、AldGaeN层26、无掺杂GaN层以及活性层24的一部分从而形成凹部42，使AlxGayInzN层22的n型电极形成区域露出。接着，在位于凹部42的底部的n型电极形成区域上，作为n型电极40而形成Ti/Pt层。
进而，在p-GaN接触层上，形成Mg层(厚度2nm)，并且在Mg层上形成Pt层(厚度75nm)。之后，通过在氮气氛下进行600℃下10分钟的热处理，Pt层中配置于Mg层侧的部分进入到Mg层，形成Mg合金层32。Pt层中没有与Mg层形成合金的部分，在Mg合金层32上作为Pt层34而残留。本实施方式的热处理，兼作用于Mg合金层形成的热处理、和用于使p型GaN层的Ga原子向电极侧扩散的热处理。
在本实施方式中，在Mg层的形成中使用了一边使原料金属以脉冲方式蒸发一边进行蒸镀的手法(脉冲蒸镀法)。更具体来说，对在真空中保持的坩埚中的Mg金属，以脉冲方式照射电子束，以脉冲方式使原料金属蒸发。该原料金属分子或原子附着于p-GaN接触层，形成Mg层。脉冲为例如脉冲宽度0.5秒、频率1Hz。通过这种手法，作为Mg层而形成了致密的良好品质的膜。Mg层变得致密的理由，可以认为是由于通过进行脉冲蒸镀，与p-GaN接触层碰撞的Mg原子或Mg原子簇的动能增加的原因。
一般来说，Mg是通过与水或空气的接触而容易被氧化的元素。但是，若使用本实施方式的脉冲蒸镀法，则不易被氧化，能够得到耐水、耐氧性优良的Mg层。
另外，在本实施方式中，采用了一边使原料金属(Mg金属)以脉冲方式蒸发一边进行蒸镀的手法，但只要能够形成Mg层，则也可以采用其他手法。作为形成致密的良质Mg层的其他手法，可以采用例如溅射、热CVD法、分子束外延(MBE)等。
另外，之后，也可以利用激光剥离、蚀刻，研磨等方法，将基板10、AluGavInwN层22的一部分除去。在此情况下，既可以只除去基板10，也可以选择性地除去基板10以及AluGavInwN层22的一部分。当然，也可以不除去基板10、AluGavInwN层22而将其残留。通过以上的工序，形成了本实施方式的氮化物系半导体发光元件100。
在本实施方式的氮化物系半导体发光元件100中，若在n型电极40与p型电极30之间施加电压，则从p型电极30向活性层24注入空穴，从n型电极40向活性层24注入电子，产生例如450nm波长的发光。
在此，在图8(a)中示出在m面GaN上使用了由MgPt合金/Pt层构成的电极的发光二极管的电流-电压特性。为了比较，使发光二极管的氮化物系半导体的构造相同，还示出使用了由Pd/Pt层构成的电极的发光二极管(现有例)、以及使用了由Mg/Pt层构成的电极的发光二极管的特性。这些发光二极管中的电极的构成以及热处理条件，如以下的表3所示。
【表3】
  面方位   p型电极   厚度(热处理前)   热处理温度和时间
  m面   MgPt合金/Pt   Mg2nm/Pt75nm   600℃ 10分钟
  m面   Mg/Pt   Mg7nm/Pt75nm   600℃ 10分钟
  m面   Pd/Pt   Pd40nm/Pt35nm   500℃ 10分钟
该发光二极管的构成，是在m面GaN基板上，层叠了n型GaN层、活性层、p型GaN层的构成，其中该活性层交替地层叠了InGaN阱层(3层)、和GaN阻挡层(2层)。并且，在p型GaN层上作为p型电极设有Mg/Pt电极或Pd/Pt电极。对p型GaN层、活性层进行蚀刻，使n型GaN层露出，n型电极形成于n型GaN层上。
首先，对现有的电极(由Pd/Pt层构成的电极)和本实施方式的电极(由MgPt合金/Pt层构成的电极)进行比较。使用了由Pd/Pt层构成的电极的发光二极管的启动电压为约3.2V，与此相对，使用了由MgPt合金/Pt层构成的电极的发光二极管的启动电压为约2.7V，本实施方式的启动电压是比现有技术小的值。此外，若用电流值20mA下的工作电压来进行比较，则可知在使用了由MgPt合金/Pt层构成的电极的发光二极管中，与使用了由Pd/Pt层构成的电极的发光二极管相比，小1.3V以上。像这样，在使用了本实施方式的电极的发光二极管中，与现有技术相比能够实现工作电压的大幅降低。
接着，若对本实施方式的电极(由MgPt合金/Pt层构成的电极)和由Mg/Pt层构成的电极进行比较，则使用了本实施方式的电极的发光二极管的启动电压以及电流值20mA下的工作电压的值，比使用了由Mg/Pt层构成的电极的发光二极管的值稍大。
图8(b)是对MgPt合金/Pt电极、Pd/Pt电极以及Mg/Pt电极的各自的接触电阻进行比较并表示的曲线图。在任意一个样本中，电极都与p型GaN层相接触。
热处理前的各层的厚度，如以下的表4所示。
【表4】
  面方位   p型电极   厚度(热处理前)
  m面   MgPt合金/Pt   Mg2nm/Pt75nm
  m面   Pd/Pt   Pd40nm/Pt35nm
  m面   Mg/Pt   Mg7nm/Pt75nm
此外，热处理温度以及热处理时间如以下的表5所示。
【表5】
  面方位   p型电极   热处理温度和时间
  m面   MgPt合金/Pt   600℃ 10分钟
  m面   Pd/Pt   500℃ 10分钟
  m面   Mg/Pt   600℃ 10分钟
如图8(b)所示，由MgPt合金/Pt层构成的电极的接触电阻，比由Pd/Pt层构成的电极的接触电阻低。此外，由MgPt合金/Pt层构成的电极的接触电阻，是比由Mg/Pt层构成的电极的接触电阻稍高的值。
根据图8(a)、(b)所示的结果，本实施方式的电极的电气特性(启动电压以及工作电压的特性)以及接触电阻成为比由Mg/Pt层构成的电极稍差的值。但是，在贴紧性的方面，本实施方式的电极显示出比Mg/Pt层优异的特性，可以说本实施方式的电极在可靠性这个方面更为优异。
图9(a)是具有由MgPt合金/Pt层构成的电极的发光元件中的电极表面的光学显微镜的附图代用照片，图9(b)是具有由Mg/Pt层构成的电极的发光元件中的电极表面的光学显微镜的附图代用照片。在具有由MgPt合金/Pt层构成的电极的发光元件中，如图9(a)所示，完全没有产生p型电极30的剥离，但在具有由Mg/Pt层构成的电极的发光元件中，如图9(b)所示，存在在p型电极130的端部的一部分产生了剥离的发光元件。另外，图9(b)是从所形成的发光元件中选择了在电极上能够看见剥离的发光元件来进行了拍摄而得到的图，即使在具有由Mg/Pt层构成的电极的器件中，也并不是以很高的概率产生电极的剥离。
接着，参照图10，对使用了由Au层、以及MgAu合金/Au层构成的电极的例子(比较例)进行说明。图10(a)示出了在m面的GaN层上形成Au层、或者MgAu合金/Au层的电极，并对其固有接触电阻(Ω·cm2)进行测定后的结果。另外，该固有接触电阻，是形成电极并进行了热处理之后的固有接触电阻的值。MgAu合金/Au层的电极，通过在层叠了Mg层和Au层之后在温度600℃下进行10分钟的热处理而形成。因为Mg和Au通过热处理容易地合金化，因此可以认为Mg层以及Au层在热处理后成为了MgAu合金和Au层的层叠(即MgAu合金/Au层)。
从图10(a)的结果可知，与Au层的电极相比，使用了MgAu合金/Au层的电极的情况下固有接触电阻的特性更加恶化。另外，确认了Au层的电极的接触电阻与由Pd/Pt层构成的电极的接触电阻大致相等，根据图10(a)的结果可知，与由Pd/Pt层构成的电极相比，由MgAu合金/Au层构成的电极显示出更高的接触电阻。这一点，与本实施方式的电极(例如，MgPt合金/Pt层)的构成中的特性提高的结果显著不同。另外，如上所述，因为Mg是通过与水或空气的接触而容易被氧化的元素，所以并不是作为Mg层单独形成的电极而是作为Au层的层叠体(热处理后为MgAu合金/Au层)来使用的构成可以成为研究候选之一。但是，实际上，由于与Au层相比，MgAu合金/Au层的接触电阻高，因此接触特性差。换言之，鉴于由MgAu合金和Au层构成的电极的测定结果较差，本实施方式的构成(例如，MgPt合金/Pt层)的接触电阻的特性优良被认为具有对于本领域技术人员来说无法预见的效果。
另外，在图10(a)所示的结果中，Au电极(或者Pd/Pt电极)中的接触电阻的绝对值比较低(3×10-3Ω·cm2以下)。这是因为在本实验中使用的m面GaN层中，Mg掺杂量已被最佳化。但是，若使2个Au电极(或Pd/Pt电极)与p型GaN层相接触来测定电流-电压特性，则观测到了肖特基电压。像这样，Au作为与以m面为表面的p型GaN层相接触的电极材料并不优选。另一方面，利用m面GaN层来制作本实施方式的电极(例如，MgPt合金/Pt)并对接触电阻进行测定后，测定出了5×10-4Ω·cm2以下的值。此外，若使本实施方式的电极与p型GaN层相接触来测定电流-电压特性，则没有观测到肖特基电压，可知本实施方式的电极与以m面为表面的p型GaN层形成欧姆接触。
此外，图10(b)是表示热处理后的MgAu合金/Au层的电极的表面的附图代用照片，另一方面，图10(c)是表示热处理后的Au层的电极的表面的附图代用照片。对两者进行比较后可知，MgAu合金/Au层的电极的膜质较差。
以上，通过合适的实施方式对本发明进行了说明，但这样的记述并不是限定事项，当然能够进行各种改变。
另外，虽然是与本发明的实施方式本质上结构不同的构造，但在专利文献3、4中公开了相关联的构造。但是，在专利文献3以及4中，完全没有氮化镓系半导体层的晶体面为m面的记载，因此，这些文献的公开是涉及在c面的氮化镓系半导体层上形成了电极的技术。特别是，专利文献3涉及在Mg层上层叠了Au层的构成，即使假设该层叠构造的电极形成于m面上，也无法得到本实施方式的电极的效果。此外，专利文献4虽提到了由Ni、Cr、Mg构成的金属层，但所公开的实施例只是具有以Ni层为下层的电极构造的实施例。专利文献3、4都涉及在c面的氮化镓系半导体层上形成的电极构造，关于对m面的氮化镓系半导体层的接触电阻的问题和解决方法都没有启示。
此外，本申请发明者，在在先申请(JP特愿2009-030147号)中，公开了Mg层与以m面为表面的p型GaN层相接触的电极构造(Mg电极)显示出低接触电阻。本申请发明的Mg合金层电极的接触电阻，是比上述在先申请的电极的接触电阻高的值。但是，若与现有的Pd/Pt电极相比，则如图8(a)所示，利用了本申请发明的Mg合金层电极的发光二极管的工作电压的降低效果显著。此外，由于Mg合金层与Mg层相比与半导体层叠构造的贴紧性强，因此在批量生产过程中的成品率提高和器件可靠性提高上可以说比所述Mg电极更有优势。作为Mg合金层与半导体层叠构造之间的贴紧性强的主要原因，可以认为是由于：通过在Mg中加入Pt(或者Mo、Pd)从而变得不易被氧化；由于硬度提高从而抑制了变形所导致的翘曲；并且由于Mg合金层中的Pt(或者Mo、Pd)与半导体层叠构造相接，从而与Mg单体时相比贴紧性被强化等。
本发明所涉及的上述的发光元件，也可以直接作为光源来使用。但是，本发明所涉及的发光元件，若与具备用于波长变换的荧光物质的树脂等相组合，则可以合适地作为放大了波段的光源(例如白色光源)来使用。
图11是表示这种白色光源的一例的示意图。图11的光源具备：具有图3(a)所示的构成的发光元件100；和分散了将从该发光元件100放射的光的波长变换为更长的波长的荧光体(例如YAG：Yttrium AlumninumGarnet)的树脂层200。发光元件100搭载于在表面形成了布线图案的支撑部件220上，在支撑部件220上按照包围发光元件100的方式配置有反射部件240。树脂层200按照覆盖发光元件100的方式形成。
另外，本发明中的接触构造，在与Mg合金层相接触的p型半导体区域由GaN系半导体、即AlxInyGazN(x+y+z＝1，x≥0，y≥0，z≥0)半导体构成的情况下，发挥前述的优异的效果。这种接触电阻降低的效果，当然在LED以外的发光元件(半导体激光器)、发光元件以外的器件(例如晶体管或受光元件)中也能够得到。
实际的m面半导体层的表面(主面)，不需要为相对于m面完全平行的面，也可以从m面倾斜微小的角度(大于0度不到±1°)。形成具有表面相对于m面完全平行的表面的基板或半导体层，从制造技术的角度来看很困难。因此，在通过当前的制造技术形成了m面基板或m面半导体层的情况下，实际的表面会从理想的m面发生倾斜。由于倾斜的角度以及方位根据制造工序而不同，因此难以准确地控制表面的倾斜角度以及倾斜方位。另外，存在有意地使基板或半导体的表面(主面)从m面倾斜1°以上的角度的情况。以下所说明的实施方式中的氮化镓系化合物半导体发光元件具备以从m面倾斜了1°以上的角度的面为主面的p型半导体区域。
[其他实施方式]
图12是表示本实施方式的氮化镓系化合物半导体发光元件100a的剖面图。为了形成以从m面倾斜了1°以上的角度的面为主面的p型半导体区域，本实施方式所涉及的氮化镓系化合物半导体发光元件100a利用了以从m面倾斜了1°以上的角度的面为主面的GaN基板10a。主面从m面倾斜了1°以上的角度的基板，一般被称作“倾斜基板”(OFF基板)。倾斜基板通过从单晶锭中切割出基板，并对基板的表面进行研磨的工序，能够按照有意地以从m面倾斜至特定方位的面为主面的方式来制作。在该GaN基板10a上，形成半导体层叠构造20a。图12所示的半导体层22a、24a、26a的主面从m面倾斜了1°以上的角度。这是因为在倾斜的基板的主面上，若层叠了各种半导体层，则这些半导体层的表面(主面)也从m面倾斜。也可以取代GaN基板10a，而使用例如以从m面向特定方向倾斜的面为表面的蓝宝石基板或SiC基板。此外，在本实施方式的构成中，只要至少半导体层叠构造20a中与p型电极30a相接触的p型半导体区域的表面从m面倾斜了1°以上的角度即可。
接着，参照图13～图17，对本实施方式中的p型半导体区域的倾斜进行详细说明。
图13(a)是示意性地表示GaN系化合物半导体的晶体构造(纤锌矿型晶体构造)的图，示出了使图2的晶体构造的方向旋转了90°后的构造。在GaN晶体的c面，存在+c面以及-c面。+c面是Ga原子出现在表面的(0001)面，被称作“Ga面”。另一方面，-c面是N(氮)原子出现在表面的(000-1)面，被称作“N面”。+c面和-c面处于平行的关系，全都与m面垂直。由于c面具有极性，因此可以像这样将c面分为+c面和-c面，但将作为非极性面的a面区分为+a面和-a面没有意义。
图13(a)所示的+c轴方向，是从-c面向+c面垂直地延伸的方向。另一方面，a轴方向与图2的单元向量a2相对应，朝向与m面平行的[-12-10]方向。图13(b)是表示m面的法线、+c轴方向、以及a轴方向的相互关系的立体图。m面的法线与[10-10]方向平行，如图13(b)所示，与+c轴方向以及a轴方向这两者垂直。
GaN系化合物半导体层的主面从m面倾斜1°以上的角度，意味着该半导体层的主面的法线从m面的法线倾斜1°以上的角度。
接着，参照图14。图14(a)以及(b)分别是表示GaN系化合物半导体层的主面以及m面的关系的剖面图。该图是与m面以及c面这两者垂直的剖面图。在图14中，示出了表示+c轴方向的箭头。如图14所示，m面与+c轴方向平行。因此，m面的法线向量与+c轴方向垂直。
在图14(a)以及(b)所示的例子中，GaN系化合物半导体层中的主面的法线向量从m面的法线向量向c轴方向倾斜。更详细来说，在图14(a)的例子中，主面的法线向量向+c面一侧倾斜，而在图14(b)的例子中，主面的法线向量向-c面一侧倾斜。在本说明书中，将前者的情况下的主面的法线向量相对于m面的法线向量的倾斜角度(倾斜角度θ)取正的值，将后者的情况下的倾斜角度θ取负的值。在任意一种情况下，都可以说“主面向c轴方向倾斜”。
在本实施方式中，由于p型半导体区域的倾斜角度处于1°以上5°以下的范围、以及倾斜角度处于-5°以上-1°以下的范围，因此能够与p型半导体区域的倾斜角度大于0°不到±1°的情况同样地发挥本发明的效果。以下，参照图15，对其理由进行说明。图15(a)以及(b)分别是与图14(a)以及(b)相对应的剖面图，示出了从m面向c轴方向倾斜的p型半导体区域中的主面的附近区域。在倾斜角度θ为5°以下的情况下，如图15(a)以及(b)所示，在p型半导体区域的主面形成多个台阶。各台阶具有单原子层的高度以大致等间隔平行地排列。通过这种台阶的排列，可以认为作为整体形成了从m面倾斜的主面，但微观上多个m面区域露出。
图16是从m面向-c轴方向倾斜了1°的p型半导体区域的剖面TEM照片。在p型半导体区域的表面，明确地表现出了m面，确认了倾斜通过原子台阶而形成。主面从m面倾斜的GaN系化合物半导体层的表面成为这种构造，是因为m面原本作为晶体面非常稳定。可以认为即使主面的法线向量的倾斜方向朝向+c面以及-c面以外的面方位也产生同样的现象。可以认为即使主面的法线向量向例如a轴方向倾斜，只要倾斜角度在1°以上5°以下的范围内则也是同样。如上所述，即使在将p型氮化镓系化合物半导体层的表面(主面)从m面倾斜了1°以上的角度的情况下，由于与p型电极相接触的面露出了多个m面区域，因此也可以认为接触电阻不依赖于倾斜角。
图17是表示在从m面向-c轴方向倾斜了0°、2°、或者5°的p型半导体区域上形成Mg/Pt层的电极，并对其接触电阻(Ω·cm2)进行测定后的结果的曲线图。曲线图的纵轴是固有接触电阻，横轴是倾斜角度(m面的法线与p型半导体区域中的表面的法线所形成的角度)θ。另外，该固有接触电阻是形成电极并进行了热处理之后的固有接触电阻的值。从图17的结果可知，只要倾斜角度θ为5°以下，则接触电阻成为大致固定的值。即使在电极中与p型半导体区域相接触的部分由Mg和Pt的合金构成的情况下，只要从m面的倾斜角度θ为5°以下，则可以认为接触电阻成为大致固定的值。
如上所述，只要p型半导体区域的表面的倾斜角度θ为5°以下，则可以认为通过本发明的构成，接触电阻被降低。
另外，若倾斜角度θ的绝对值变得大于5°，则由于压电电场而内部量子效率降低。因此，若压电电场显著地产生，则通过m面生长来实现半导体发光元件的意义变小。因此，在本发明中，将倾斜角度θ的绝对值限制在5°以下。但是，即使在将倾斜角度θ设定为例如5°情况下，由于制造偏差，有可能实际的倾斜角度θ为从5°偏离±1°程度。将这种制造偏差完全地排除很困难，而且，只要为此程度的微小的角度，则不会妨碍本发明的效果。
(工业实用性)
根据本发明，在主面的法线与m面的法线所形成的角度为1°以上5°以下的GaN系半导体层叠构造体中，能够降低其接触电阻。因此，以往由于接触电阻的特性的恶劣而难以积极地利用的、主面的法线与m面的法线所形成的角度为1°以上5°以下的GaN系半导体层叠构造体的工业实用性得到提高。
(符号说明)
10、10a  基板(GaN系基板)
12、12a  基板的表面(m面)
20、20a  半导体层叠构造
22、22a  AluGavInwN层
24、24a  活性层
26、26a  AldGaeN层
30、30a  p型电极
32  Mg合金层
34  金属层(Pt层)
40、40a  n型电极
42、42a  凹部
100、100a  氮化物系半导体发光元件
200  树脂层
220  支撑部件
240  反射部件

Claims (24)

1.一种氮化物系半导体元件，具备：
氮化物系半导体层叠构造，其具有p型GaN系半导体区域；和
电极，其设置于所述p型GaN系半导体区域上，
所述p型GaN系半导体区域中的主面的法线与m面的法线所形成的角度为2°以上5°以下，
所述电极包含Mg合金层，该Mg合金层与所述p型GaN系半导体区域的所述主面相接触，由与Au相比难以与Mg形成合金的金属和Mg构成。
2.根据权利要求1所述的氮化物系半导体元件，其中，
所述金属是从Pt、Mo以及Pd所构成的群中选择的至少一种金属。
3.根据权利要求1或2所述的氮化物系半导体元件，其中，
所述p型GaN系半导体区域由AlxInyGazN半导体形成，其中x+y+z＝1，x≥0，y≥0，z≥0。
4.根据权利要求1或2所述的氮化物系半导体元件，其中，
所述电极包含所述Mg合金层、和形成于所述Mg合金层上的金属层，
所述金属层由包含在所述Mg合金层中的金属而形成。
5.根据权利要求1或2所述的氮化物系半导体元件，其中，
所述氮化物系半导体层叠构造具有包含AlaInbGacN层的活性层，所述活性层发光，其中a+b+c＝1，a≥0，b≥0，c≥0。
6.根据权利要求1或2所述的氮化物系半导体元件，其中，
所述p型GaN系半导体区域为p型接触层。
7.根据权利要求1或2所述的氮化物系半导体元件，其中，
所述Mg合金层的厚度为0.1nm以上5nm以下。
8.根据权利要求4所述的氮化物系半导体元件，其中，
所述Mg合金层的厚度为所述金属层的厚度以下。
9.根据权利要求1或2所述的氮化物系半导体元件，其中，
所述Mg合金层中的N浓度比Ga浓度低。
10.根据权利要求1或2所述的氮化物系半导体元件，其中，
所述Mg合金层为岛状。
11.根据权利要求1或2所述的氮化物系半导体元件，其中，
所述氮化物系半导体元件具有支撑所述氮化物系半导体层叠构造的半导体基板。
12.一种光源，其具备：
氮化物系半导体发光元件；和
波长变换部，其包含对从所述氮化物系半导体发光元件放射的光的波长进行变换的荧光物质，
所述氮化物系半导体发光元件具备：
氮化物系半导体层叠构造，其具有p型GaN系半导体区域；和
电极，其设置于所述p型GaN系半导体区域上，
所述p型GaN系半导体区域中的主面的法线与m面的法线所形成的角度为2°以上5°以下，
所述电极包含Mg合金层，该Mg合金层与所述p型GaN系半导体区域的所述主面相接触，由与Au相比难以与Mg形成合金的金属和Mg构成。
13.根据权利要求12所述的光源，其中，
所述金属是从Pt、Mo以及Pd所构成的群中选择的至少一种金属。
14.根据权利要求12或13所述的光源，其中，
所述p型GaN系半导体区域由AlxInyGazN半导体形成，其中x+y+z＝1，x≥0，y≥0，z≥0。
15.一种氮化物系半导体元件的制造方法，包括：
工序(a)，准备基板；
工序(b)，在所述基板上形成具有p型GaN系半导体区域的氮化物系半导体层叠构造，其中该p型GaN系半导体区域由GaN系半导体构成，所述半导体的主面的法线与m面的法线所形成的角度为2°以上5°以下；和
工序(c)，在所述氮化物系半导体层叠构造的所述p型GaN系半导体区域的所述主面上形成电极，
所述工序(c)包括在所述p型GaN系半导体区域的所述主面上形成Mg合金层的工序，其中该Mg合金层由与Au相比难以与Mg形成合金的金属和Mg构成。
16.根据权利要求15所述的氮化物系半导体元件的制造方法，其中，
所述金属是从Pt、Mo以及Pd所构成的群中选择的至少一种金属。
17.根据权利要求15或16所述的氮化物系半导体元件的制造方法，其中，
所述p型GaN系半导体区域由AlxInyGazN半导体形成，其中x+y+z＝1，x≥0，y≥0，z≥0。
18.根据权利要求15或16所述的氮化物系半导体元件的制造方法，其中，
形成所述Mg合金层的工序包括：
在所述p型GaN系半导体区域的所述主面上形成Mg层的工序；
在所述Mg层上形成由与Au相比难以与Mg形成合金的金属形成的导电层的工序；和
通过进行加热处理，来将所述Mg层和所述导电层的至少一部分合金化的工序。
19.根据权利要求18所述的氮化物系半导体元件的制造方法，其中，
所述加热处理在500℃以上700℃以下的温度下被执行。
20.根据权利要求19所述的氮化物系半导体元件的制造方法，其中，
所述加热处理在550℃以上650℃以下的温度下被执行。
21.根据权利要求18所述的氮化物系半导体元件的制造方法，其中，
形成所述Mg层的工序，执行通过以脉冲方式照射电子束来使Mg蒸镀在所述p型GaN系半导体区域的所述主面上的工序。
22.根据权利要求18所述的氮化物系半导体元件的制造方法，其中，
所述Mg层以0.1nm以上5nm以下的厚度堆积在所述氮化物系半导体层叠构造上。
23.根据权利要求15或16所述的氮化物系半导体元件的制造方法，其中，
还包含在执行了所述工序(b)之后，除去所述基板的工序。
24.根据权利要求15或16所述的氮化物系半导体元件的制造方法，其中，
形成所述Mg合金层的工序包括：
将Mg、和与Au相比难以与Mg形成合金的金属的混合物或者化合物，蒸镀在所述p型GaN系半导体区域的所述主面上的工序；和
进行加热处理的工序。
CN201180003875.1A 2010-04-01 2011-02-23 氮化物系半导体元件及其制造方法 Expired - Fee Related CN102687292B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-085221 2010-04-01
JP2010085221 2010-04-01
PCT/JP2011/001027 WO2011125279A1 (ja) 2010-04-01 2011-02-23 窒化物系半導体素子およびその製造方法

Publications (2)

Publication Number Publication Date
CN102687292A CN102687292A (zh) 2012-09-19
CN102687292B true CN102687292B (zh) 2014-09-24

Family

ID=44762251

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180003875.1A Expired - Fee Related CN102687292B (zh) 2010-04-01 2011-02-23 氮化物系半导体元件及其制造方法

Country Status (5)

Country Link
US (1) US8729587B2 (zh)
EP (1) EP2541624A4 (zh)
JP (1) JP4843123B2 (zh)
CN (1) CN102687292B (zh)
WO (1) WO2011125279A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011125279A1 (ja) 2010-04-01 2011-10-13 パナソニック株式会社 窒化物系半導体素子およびその製造方法
EP2701183A4 (en) 2011-08-09 2014-07-30 Panasonic Corp STRUCTURE FOR BREEDING A NITRID SEMICONDUCTOR LAYER, STACKING STRUCTURE, NITRID BASE SEMICONDUCTOR ELEMENT, LIGHTING SOURCE AND MANUFACTURING METHOD THEREFOR
JP6573154B2 (ja) * 2014-06-05 2019-09-11 パナソニックＩｐマネジメント株式会社 窒化物半導体構造、窒化物半導体構造を備えた電子デバイス、窒化物半導体構造を備えた発光デバイス、および窒化物半導体構造を製造する方法
WO2019191760A1 (en) * 2018-03-30 2019-10-03 The Regents Of The University Of California Method of fabricating non-polar and semi-polar devices using epitaxial lateral overgrowth

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0711430A (ja) * 1993-06-29 1995-01-13 Mitsubishi Electric Corp 電子ビーム蒸着装置と電子ビームを用いた溶接装置及び自由電子レーザ装置
JP3494478B2 (ja) 1994-08-22 2004-02-09 日亜化学工業株式会社 窒化ガリウム系化合物半導体素子
JPH10294493A (ja) 1997-02-21 1998-11-04 Toshiba Corp 半導体発光デバイス
US6281524B1 (en) 1997-02-21 2001-08-28 Kabushiki Kaisha Toshiba Semiconductor light-emitting device
JPH10294531A (ja) 1997-02-21 1998-11-04 Toshiba Corp 窒化物化合物半導体発光素子
JP3299145B2 (ja) 1997-07-15 2002-07-08 日本電気株式会社 窒化ガリウム系半導体のｐ型電極およびその形成方法
JP4183299B2 (ja) 1998-03-25 2008-11-19 株式会社東芝 窒化ガリウム系化合物半導体発光素子
JP3494880B2 (ja) * 1998-03-26 2004-02-09 株式会社東芝 窒化物系半導体発光素子のｐ側電極及び窒化物系半導体発光素子
JP4292619B2 (ja) 1999-03-24 2009-07-08 パナソニック株式会社 半導体装置の製造方法
JP2001160656A (ja) * 1999-12-01 2001-06-12 Sharp Corp 窒化物系化合物半導体装置
JP2001308462A (ja) 2000-04-21 2001-11-02 Matsushita Electric Ind Co Ltd 窒化物半導体素子の製造方法
US6586819B2 (en) * 2000-08-14 2003-07-01 Nippon Telegraph And Telephone Corporation Sapphire substrate, semiconductor device, electronic component, and crystal growing method
US6649942B2 (en) 2001-05-23 2003-11-18 Sanyo Electric Co., Ltd. Nitride-based semiconductor light-emitting device
JP2003332697A (ja) 2002-05-09 2003-11-21 Sony Corp 窒化物半導体素子及びその製造方法
US20060138431A1 (en) * 2002-05-17 2006-06-29 Robert Dwilinski Light emitting device structure having nitride bulk single crystal layer
KR100612832B1 (ko) 2003-05-07 2006-08-18 삼성전자주식회사 고성능의 질화갈륨계 광소자 구현을 위한 니켈계 고용체를 이용한 오믹 접촉 형성을 위한 금속박막 및 그 제조방법
JP2005268581A (ja) * 2004-03-19 2005-09-29 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体発光素子
EP1583190B1 (en) * 2004-04-02 2008-12-24 Nichia Corporation Nitride semiconductor laser device
KR100725610B1 (ko) * 2006-04-18 2007-06-08 포항공과대학교 산학협력단 오믹 전극 형성 방법 및 반도체 발광 소자
JP2008277323A (ja) 2007-04-25 2008-11-13 Matsushita Electric Ind Co Ltd 半導体発光素子およびウエハ
US7534234B2 (en) 2006-05-09 2009-05-19 Fojtik Shawn P Hand-held aspiration syringe and methods
JP2008109066A (ja) 2006-09-29 2008-05-08 Rohm Co Ltd 発光素子
CN101528991B (zh) * 2006-10-20 2012-10-03 松下电器产业株式会社 蓝宝石衬底、使用该蓝宝石衬底的氮化物半导体发光元件及氮化物半导体发光元件的制造方法
JP2008153285A (ja) * 2006-12-14 2008-07-03 Rohm Co Ltd 窒化物半導体装置および窒化物半導体製造方法
JP2008235804A (ja) 2007-03-23 2008-10-02 Rohm Co Ltd 発光素子
JP2008258503A (ja) 2007-04-06 2008-10-23 Sumitomo Electric Ind Ltd 窒化物系半導体発光素子、および窒化物系半導体発光素子を作製する方法
KR100835116B1 (ko) 2007-04-16 2008-06-05 삼성전기주식회사 질화물 반도체 발광 소자
JP4924185B2 (ja) 2007-04-27 2012-04-25 住友電気工業株式会社 窒化物半導体発光素子
JP4816595B2 (ja) 2007-06-22 2011-11-16 住友金属工業株式会社 冷延鋼板およびめっき鋼板ならびに該鋼板の製造方法
CN101971364B (zh) 2008-11-06 2013-05-15 松下电器产业株式会社 氮化物类半导体元件及其制造方法
EP2273573A4 (en) * 2009-03-11 2012-11-14 Panasonic Corp NITRIDE SEMICONDUCTOR ELEMENT AND METHOD FOR MANUFACTURING THE SAME
JP4676577B2 (ja) * 2009-04-06 2011-04-27 パナソニック株式会社 窒化物系半導体素子およびその製造方法
WO2011125279A1 (ja) 2010-04-01 2011-10-13 パナソニック株式会社 窒化物系半導体素子およびその製造方法

Also Published As

Publication number Publication date
JPWO2011125279A1 (ja) 2013-07-08
WO2011125279A1 (ja) 2011-10-13
EP2541624A1 (en) 2013-01-02
US8729587B2 (en) 2014-05-20
CN102687292A (zh) 2012-09-19
EP2541624A4 (en) 2013-05-15
JP4843123B2 (ja) 2011-12-21
US20120319156A1 (en) 2012-12-20

Similar Documents

Publication Publication Date Title
CN101981713B (zh) 氮化物系半导体元件及其制造方法
KR100972359B1 (ko) 질화갈륨계 화합물 반도체 발광소자
CN102007576B (zh) 氮化物系半导体元件及其制造方法
KR101139142B1 (ko) 질화물계 반도체 소자 및 그 제조 방법
CN102067348B (zh) 氮化物系半导体元件及其制造方法
CN102007610B (zh) 氮化物系半导体元件及其制造方法
CN102203967B (zh) 氮化物类半导体元件以及其制造方法
CN103283043A (zh) 氮化物系半导体元件及其制造方法
CN102687292B (zh) 氮化物系半导体元件及其制造方法
US7999270B2 (en) III-nitride compound semiconductor light emitting device comprising layer with pinhole structure
CN103493225A (zh) 氮化物半导体发光元件及其制造方法
CN102598320B (zh) 氮化物类半导体元件
CN102007611B (zh) 氮化物系半导体元件及其制造方法
CN102696122A (zh) 氮化物系半导体元件及其制造方法
CN102859724A (zh) 氮化物系半导体元件及其制造方法
US20100176373A1 (en) Fabrication method of nitride semiconductor light emitting device and nitride semiconductor light emitting device thereby
CN102754226B (zh) 氮化物系半导体元件及其制造方法
CN102511086A (zh) 氮化物系半导体元件及其制造方法
KR101171722B1 (ko) 질화물계 반도체 소자 및 그의 제조방법
KR20000001665A (ko) 청색 발광 소자 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140924

Termination date: 20200223