CN112216805A - 光罩结构、阴极膜层的形成方法及阵列基板上的阴极膜层 - Google Patents
光罩结构、阴极膜层的形成方法及阵列基板上的阴极膜层 Download PDFInfo
- Publication number
- CN112216805A CN112216805A CN201910631244.2A CN201910631244A CN112216805A CN 112216805 A CN112216805 A CN 112216805A CN 201910631244 A CN201910631244 A CN 201910631244A CN 112216805 A CN112216805 A CN 112216805A
- Authority
- CN
- China
- Prior art keywords
- openings
- film layer
- cathode film
- layer
- pixel definition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
- H10K50/82—Cathodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本发明涉及一种光罩结构、阴极膜层的形成方法及阵列基板上的阴极膜层。该光罩结构包括:第一光罩本体,具有多个第一开孔,多个第一开孔是与多列像素定义层开口间隔对应设置的,各个第一开孔的侧边还间隔设置有多个向外凸起的第三开孔,当多个第一开孔与多列像素定义层开口对应设置时,多个第三开孔位于相邻二列像素定义层开口之间;以及第二光罩本体,具有多个第二开孔,多个第二开孔是与多列像素定义层开口间隔对应设置的,并与多个第一开孔是对应于不同列像素定义层开口。本发明通过将阴极膜层图案化覆盖像素定义层(PDL)开孔区域,通过部分非像素定义层(PDL)开口区裸露,提高嵌板(panel)整体透过率,有利于实现透明显示。
Description
技术领域
本发明涉及一种阴极膜层,特别是涉及一种光罩结构、阴极膜层的形成方法及阵列基板上的阴极膜层。
背景技术
透明显示技术未来的发展前景非常乐观。它突破常规,增添了产品的趣味性,带给人们前所未有的便利和视觉冲击,在一些创意设计、展示及互动领域开展了新的发展方向。此外,由于透明显示屏可利用普通的环境光满足背光需求,极大降低了能耗,充分体现了“低碳环保·绿色节能”的理念。
在实现本发明的过程中,发明人发现现有技术至少存在以下问题:
1、请参考图9,现有技术的透明显示屏内部的阴极(Cathode)膜层8透过率低,且其覆盖可视区域(View Area,AA)7,导致透明显示屏内部的有机发光二极管的出光较难穿透阴极膜层;
2、阴极膜层8整面覆盖可视区域7,导致外界光较难穿透嵌板(panel)整个膜层,难以看到屏幕背后景象,降低透明显示屏的透过率。
发明内容
为解决上述现有技术中存在的问题,本发明实施例提供了一种光罩结构、阴极膜层的形成方法及阵列基板上的阴极膜层。具体的技术方案如下:
第一方面,提供一种光罩结构,用于在阵列基板上蒸镀阴极膜层,阵列基板上设置有多列像素定义层开口,其中光罩结构包括:
第一光罩本体,具有多个第一开孔,多个第一开孔是与多列像素定义层开口间隔对应设置的,各个第一开孔的侧边还间隔设置有多个向外凸起的第三开孔,当多个第一开孔与多列像素定义层开口对应设置时,多个第三开孔位于相邻二列像素定义层开口之间;以及
第二光罩本体,具有多个第二开孔,多个第二开孔是与多列像素定义层开口间隔对应设置的,并与多个第一开孔是对应于不同列像素定义层开口,各个第二开孔的侧边还间隔设置有多个向外凸起的第四开孔,当多个第二开孔与多列像素定义层开口对应设置时,多个第四开孔位于相邻二列像素定义层开口之间,并与第三开孔的位置相重叠。
在第一方面的第一种可能实现方式中,第一光罩本体及第二光罩本体的形状与阵列基板的形状相对应。
在第一方面的第二种可能实现方式中,多个第一开孔、多个第二开孔、多个第三开孔及多个第四开孔均为长方形孔。
在第一方面的第三种可能实现方式中,各个第三开孔与各个第一开孔相对应列像素定义层开口中的相邻二个像素定义层开口之间的位置相对应;各个第四开孔与各个第二开孔相对应列像素定义层开口中的相邻二个像素定义层开口之间的位置相对应。
第二方面,提供一种阴极膜层的形成方法,于阵列基板上形成阴极膜层,其中阴极膜层的形成方法包括以下步骤:
于阵列基板上形成第一阴极膜层,使第一阴极膜层覆盖于阵列基板上的间隔列像素定义层开口上;以及
于阵列基板上形成第二阴极膜层,使第二阴极膜层覆盖于阵列基板上的间隔列像素定义层开口上,并与第一阴极膜层覆盖于不同列像素定义层开口,及使相邻二列像素定义层开口之间,第一阴极膜层与第二阴极膜层形成间隔的重叠部。
在第二方面的第一种可能实现方式中,形成第一阴极膜层的方法还包括以下步骤:
将第一光罩本体遮挡于阵列基板上,使多个第一开孔与多列像素定义层开口间隔对应,及多个第三开孔位于相邻二列像素定义层开口之间;以及
第一次蒸镀,于阵列基板上蒸镀第一阴极膜层。
结合第二方面的第一种可能实现方式,在第二方面的第二种可能实现方式中,形成第二阴极膜层的方法还包括以下步骤:
将第二光罩本体遮挡于阵列基板上,使多个第二开孔与多列像素定义层开口间隔对应,并与多个第一开孔对应于不同列像素定义层开口,多个第四开孔位于相邻二列像素定义层开口之间,并与第三开孔的位置相重叠;以及
第二次蒸镀,于阵列基板上蒸镀第二阴极膜层。
第三方面,提供一种阵列基板上的阴极膜层,于阵列基板上形成的阴极膜层,其中阵列基板上的阴极膜层包括:
单层阴极膜层区,包括第一阴极膜层及第二阴极膜层,第一阴极膜层及第二阴极膜层设置于阵列基板上,并覆盖于不同列像素定义层开口上;
双层阴极膜层区,为第一阴极膜层与第二阴极膜层的多个重叠部,多个重叠部间隔设置于相邻列像素定义层开口之间;以及
无阴极膜层区,为第一阴极膜层及第二阴极膜层的多个未覆盖部,多个未覆盖部间隔设置于相邻列像素定义层开口之间,并与多个重叠部对应间隔设置。
在第三方面的第一种可能实现方式中,各个重叠部对应设置于各列像素定义层开口中的相邻二个像素定义层开口之间,各个未覆盖部对应设置于各列像素定义层开口中的像素定义层开口的侧边。
在第三方面的第二种可能实现方式中,第一阴极膜层为多个侧边具有多个第一凸起的长方形结构,多个第一长方形结构间隔覆盖于多列像素定义层开口上,第一凸起位于相邻列像素定义层开口之间,第二阴极膜层为多个侧边具有多个第二凸起的长方形结构,多个第二长方形结构间隔覆盖于多列像素定义层开口上,第二凸起位于相邻列像素定义层开口之间,并与第一凸起相重叠。
本发明与现有技术相比具有的优点有:
1、本发明通过设计使用两套特殊设计光罩本体(第一光罩本体和第二光罩本体),将阴极膜层图案化覆盖像素定义层(PDL)开孔区域,通过部分非像素定义层(PDL)开口区裸露,提高嵌板(panel)整体透过率,有利于实现透明显示。
2、本发明通过双层阴极膜层区作为桥梁与单层阴极膜层区横向连接,有利于减小变截面扫描(Var Sect Sweep,VSS)信号IR压降(IR-Drop)。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明一、二实施例的光罩结构的结构示意图。
图2是本发明一、二、三实施例的阵列基板的结构示意图。
图3是本发明一、二实施例的第一光罩本体罩设于阵列基板上的结构示意图。
图4是本发明一、二实施例的第二光罩本体罩设于阵列基板上的结构示意图。
图5是本发明三实施例的阵列基板上的阴极膜层的结构示意图。
图6是本发明二实施例的阴极膜层的形成方法的步骤流程示意图。
图7是本发明二实施例的第一阴极膜层的形成方法的步骤流程示意图。
图8是本发明二实施例的第二阴极膜层的形成方法的步骤流程示意图。
图9是现有技术的阴极膜层的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明实施方式作进一步地详细描述。
本发明的一实施例中,请参考图1,其示出了本发明一实施例的光罩结构1的结构示意图。光罩结构1用于在阵列基板2上蒸镀阴极膜层3,请参考图2,其示出了本施例的阵列基板2上的结构示意图。阵列基板2上设置有多列像素定义层开口21,光罩结构1包括第一光罩本体11和第二光罩本体12,其中:
请再次参考图1,第一光罩本体11具有多个第一开孔111,本实施例公开的多个第一开孔111均为长方形孔,各个长方形孔并排设置于第一光罩本体11上,但并不以此为限。
请参图3,其示出了本施例的第一光罩本体11罩设于阵列基板2上的结构示意图。多个第一开孔111是与多列像素定义层开口21间隔对应设置的,此处间隔对应设置可以是多个第一开孔111与多列像素定义层开口21中的奇数列相对应,例如第一个第一开孔111与第一列像素定义层开口21对应,第二个第一开孔111与第三列像素定义层开口21对应,第三个第一开孔111与第五列像素定义层开口21对应,依次类推,但并不以此为限。
各个第一开孔111的侧边还间隔设置有多个向外凸起的第三开孔112,本实施例公开的多个第三开孔112均为长方形孔,但并不以此为限。请再次参考图3,当多个第一开孔111与多列像素定义层开口21对应设置时,多个第三开孔112位于相邻二列像素定义层开口21之间。
当第一光罩本体11用于第一次在阵列基板2上蒸镀阴极膜层3时,阴极材料会通过多个第一开孔111于奇数列像素定义层开口21上形成第一阴极膜层31,同时,还会通过多个第三开孔112于第一阴极膜层31侧边形成多个第一桥梁311(此桥梁还是第一阴极膜层31),用于与偶数列像素定义层开口21上形成的阴极膜层3(第二阴极膜层32)相连接。
第二光罩本体12具有多个第二开孔121,本实施例公开的多个第二开孔121均为长方形孔,各个长方形孔并排设置于第二光罩本体12上,但并不以此为限。
请参图4,其示出了本施例的第二光罩本体12罩设于阵列基板2上的结构示意图。多个第二开孔121是与多列像素定义层开口21间隔对应设置的,并与多个第一开孔111是对应于不同列像素定义层开口21,此处间隔对应设置可以是多个第一开孔111与多列像素定义层开口21中的偶数列相对应,例如第一个第二开孔121与第二列像素定义层开口21对应,第二个第二开孔121与第四列像素定义层开口21对应,第三个第二开孔121与第六列像素定义层开口21对应,依次类推,但并不以此为限。
各个第二开孔121的侧边还间隔设置有多个向外凸起的第四开孔122,本实施例公开的多个第二开孔121均为长方形孔,但并不以此为限。请再次参考图4,当多个第二开孔121与多列像素定义层开口21对应设置时,多个第四开孔122位于相邻二列像素定义层开口21之间,并与第三开孔112的位置相重叠。
当第二光罩本体12用于第二次在阵列基板2上蒸镀阴极膜层3时,阴极材料会通过多个第二开孔121于偶数列像素定义层开口21上形成第二阴极膜层32,同时,还会通过多个第四开孔122于第二阴极膜层32侧边形成多个第二桥梁321(此桥梁还是第二阴极膜层32),第一桥梁311与第二桥梁321重叠,形成双层阴极膜层,通过双层阴极膜层作为桥梁,与单层阴极膜层区(第一阴极膜层31和第二阴极膜层32)横向连接,有利于减小变截面扫描(VarSect Sweep,VSS)信号IR压降(IR-Drop)。
在一优选实施例中,请再次参考图3、4,各个第三开孔112与各个第一开孔111相对应列像素定义层开口21中的相邻二个像素定义层开口21之间的位置相对应,也即与第三开孔112与像素定义层开口21位于不同行,各个第四开孔122与各个第二开孔121相对应列像素定义层开口21中的相邻二个像素定义层开口21之间的位置相对应,也即与第三开孔112与像素定义层开口21位于不同行,但并不以此为限。
在一优选实施例中,第一光罩本体11及第二光罩本体12的形状与阵列基板2的形状相对应,优选的第一光罩本体11及第二光罩本体12的长、宽大于等于阵列基板2的长、宽,但并不以此为限。
本发明的二实施例中,请参考图6,其示出了本发明二实施例的阴极膜层3的形成方法4的步骤流程示意图。阴极膜层3的形成方法4是用于在阵列基板2上形成阴极膜层3,阴极膜层3的形成方法4包括以下步骤41-42,其中:
步骤41,形成第一阴极膜层31。于阵列基板2上形成第一阴极膜层31,使第一阴极膜层31覆盖于阵列基板2上的间隔列像素定义层开口21上。
在一优选实施例中,请参考图7,其示出了本发明二实施例的第一阴极膜层31的形成方法5的步骤流程示意图。形成第一阴极膜层31的方法5还包括以下步骤501-502,其中:
步骤501,将第一光罩本体11遮挡于阵列基板2上,使多个第一开孔111与多列像素定义层开口21间隔对应,及多个第三开孔112位于相邻二列像素定义层开口21之间。
具体的,请参考图3,将第一光罩本体11遮挡于阵列基板2上,使多个第一开孔111与奇数列像素定义层开口21间隔对应,多个第三开孔112位于相邻二列像素定义层开口21之间。
步骤502,第一次蒸镀,于阵列基板2上蒸镀第一阴极膜层31。
具体的,将第一光罩本体11、阵列基板2及阴极材料置于蒸镀室,进行蒸镀,使阴极材料通过多个第一开孔111于奇数列像素定义层开口21上形成第一阴极膜层31,同时,阴极材料还会通过多个第三开孔112于第一阴极膜层31侧边形成多个第一桥梁311(此桥梁还是第一阴极膜层31)。并且由于相邻二个第三开孔112之间是遮挡区,其上是不会蒸镀阴极材料,进而实现部分非像素定义层(PDL)开口区裸露,提高嵌板(panel)整体透过率。
步骤42,形成第二阴极膜层32。于阵列基板2上形成第二阴极膜层32,使第二阴极膜层32覆盖于阵列基板2上的间隔列像素定义层开口21上,并与第一阴极膜层31覆盖于不同列像素定义层开口21,及使相邻二列像素定义层开口21之间,第一阴极膜层31与第二阴极膜层32形成间隔的重叠部。
在一优选实施例中,请参考图8,其示出了本发明二实施例的第二阴极膜层32的形成方法6的步骤流程示意图。形成第二阴极膜层32的方法6还包括以下步骤步骤61-62,其中:
步骤61,请参考图4,将第二光罩本体12遮挡于阵列基板2上,使多个第二开孔121与多列像素定义层开口21间隔对应,并与多个第一开孔111对应于不同列像素定义层开口21,多个第四开孔122位于相邻二列像素定义层开口21之间,并与第三开孔112的位置相重叠。
具体的,将第二光罩本体12遮挡于阵列基板2上,使多个第二开孔121与偶数列像素定义层开口21间隔对应,多个第四开孔122位于相邻二列像素定义层开口21之间,并与第三开孔112的位置(第一桥梁311)相重叠。
步骤62,第二次蒸镀,于阵列基板2上蒸镀第二阴极膜层32。
具体的,将第二光罩本体12、阵列基板2及阴极材料置于蒸镀室,进行蒸镀,使阴极材料通过多个第二开孔121于偶数列像素定义层开口21上形成第二阴极膜层32。
同时,阴极材料还会通过多个第四开孔122于第二阴极膜层32侧边形成多个第二桥梁321(此桥梁还是第二阴极膜层32),第一桥梁311与第二桥梁321重叠,形成双层阴极膜层区34,通过双层阴极膜层作为桥梁,与单层阴极膜层区(第一阴极膜层31和第二阴极膜层32)横向连接,有利于减小变截面扫描(Var Sect Sweep,VSS)信号IR压降(IR-Drop)。并且由于相邻二个第四开孔122之间还是遮挡区,其上是不会蒸镀阴极材料,进而实现部分非像素定义层(PDL)开口区裸露,提高嵌板(panel)整体透过率。
本实施例的阴极膜层3的形成方法4在阵列基板2上形成阴极膜层3时,于阵列基板2上分别形成无阴极膜层区35(相邻二个第三开孔112及第四开孔122之间),可以提高嵌板(panel)整体透过率,有利于实现透明显示;单层阴极膜层区33(第一阴极膜层31及第二阴极膜层32单独覆盖区),作为器件阴极电极;双层阴极膜层区34(第一桥梁311与第二桥梁321重叠区),有利于减小变截面扫描(Var Sect Sweep,VSS)信号IR压降(IR-Drop)。
本发明的三实施例中,请参考图5,其示出了本发明三实施例的阵列基板2上的阴极膜层3的结构示意图。该阴极膜层3包括单层阴极膜层区33、双层阴极膜层区34和无阴极膜层区35,其中:
单层阴极膜层区33作为器件阴极电极,单层阴极膜层区33包括第一阴极膜层31及第二阴极膜层32,第一阴极膜层31及第二阴极膜层32设置于阵列基板2上,并覆盖于不同列像素定义层开口21上,本实施例公开的第一阴极膜层31覆盖于奇数列像素定义层开口21上,第二阴极膜层32覆盖于偶数列像素定义层开口21上,但并不以此为限。
在一优选实施例中,第一阴极膜层31为多个侧边具有多个第一凸起的长方形结构,第一凸起为上述二实施例中所示的第一桥梁311,多个第一长方形结构间隔覆盖于多列像素定义层开口21上,优选的覆盖于奇数列像素定义层开口21上,但并不以此为限。第一凸起位于相邻列像素定义层开口21之间。
第二阴极膜层32为多个侧边具有多个第二凸起的长方形结构,第二凸起为上述二实施例中所示的第二桥梁321,多个第二长方形结构间隔覆盖于多列像素定义层开口21上,优选的覆盖于偶数列像素定义层开口21上,但并不以此为限。第二凸起位于相邻列像素定义层开口21之间,并与第一凸起相重叠。
双层阴极膜层区34作为桥梁与单层阴极膜层区横向连接,减小变截面扫描(VarSect Sweep,VSS)信号IR压降(IR-Drop)。双层阴极膜层区34为第一阴极膜层31与第二阴极膜层32的多个重叠部,该重叠部为第一凸起(第一桥梁311)与第二凸起(第二桥梁321)的重叠部,多个重叠部间隔设置于相邻列像素定义层开口21之间。
在一优选实施例中,各个重叠部对应设置于各列像素定义层开口21中的相邻二个像素定义层开口21之间,各个未覆盖部对应设置于各列像素定义层开口21中的像素定义层开口21的侧边,但并不以此为限。
无阴极膜层区35用于提高嵌板(panel)整体透过率,有利于实现透明显示。无阴极膜层区35为第一阴极膜层31及第二阴极膜层32的多个未覆盖部,多个未覆盖部间隔设置于相邻列像素定义层开口21之间,并与多个重叠部对应间隔设置,也即位于相邻二个重叠部之间。
上述说明示出并描述了本发明的若干优选实施方式,但如前所述,应当理解本发明并非局限于本文所披露的形式,不应看作是对其他实施方式的排除,而可用于各种其他组合、修改和环境,并能够在本文所述发明构想范围内,通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围,则都应在本发明所附权利要求的保护范围内。
Claims (10)
1.一种光罩结构,用于在阵列基板上蒸镀阴极膜层,所述阵列基板上设置有多列像素定义层开口,其特征在于,所述光罩结构包括:
第一光罩本体,具有多个第一开孔,所述多个第一开孔是与所述多列像素定义层开口间隔对应设置的,所述各个第一开孔的侧边还间隔设置有多个向外凸起的第三开孔,当所述多个第一开孔与所述多列像素定义层开口对应设置时,所述多个第三开孔位于所述相邻二列像素定义层开口之间;以及
第二光罩本体,具有多个第二开孔,所述多个第二开孔是与所述多列像素定义层开口间隔对应设置的,并与所述多个第一开孔是对应于不同列像素定义层开口,所述各个第二开孔的侧边还间隔设置有多个向外凸起的第四开孔,当所述多个第二开孔与所述多列像素定义层开口对应设置时,所述多个第四开孔位于所述相邻二列像素定义层开口之间,并与所述第三开孔的位置相重叠。
2.根据权利要求1所述的光罩结构,其特征在于,所述第一光罩本体及所述第二光罩本体的形状与所述阵列基板的形状相对应。
3.根据权利要求1所述的光罩结构,其特征在于,所述多个第一开孔、所述多个第二开孔、所述多个第三开孔及所述多个第四开孔均为长方形孔。
4.根据权利要求1所述的光罩结构,其特征在于,所述各个第三开孔与所述各个第一开孔相对应所述列像素定义层开口中的相邻二个像素定义层开口之间的位置相对应;所述各个第四开孔与所述各个第二开孔相对应所述列像素定义层开口中的相邻二个像素定义层开口之间的位置相对应。
5.一种阴极膜层的形成方法,于阵列基板上形成阴极膜层,其特征在于,所述阴极膜层的形成方法包括以下步骤:
于阵列基板上形成第一阴极膜层,使所述第一阴极膜层覆盖于所述阵列基板上的间隔列像素定义层开口上;以及
于所述阵列基板上形成第二阴极膜层,使所述第二阴极膜层覆盖于所述阵列基板上的间隔列像素定义层开口上,并与所述第一阴极膜层覆盖于不同列像素定义层开口,及使相邻二列像素定义层开口之间,所述第一阴极膜层与所述第二阴极膜层形成间隔的重叠部。
6.根据权利要求5所述的阴极膜层的形成方法,其特征在于,所述形成第一阴极膜层的方法还包括以下步骤:
将第一光罩本体遮挡于所述阵列基板上,使多个第一开孔与所述多列像素定义层开口间隔对应,及所述多个第三开孔位于所述相邻二列像素定义层开口之间;以及
第一次蒸镀,于所述阵列基板上蒸镀所述第一阴极膜层。
7.根据权利要求6所述的阴极膜层的形成方法,其特征在于,所述形成第二阴极膜层的方法还包括以下步骤:
将第二光罩本体遮挡于所述阵列基板上,使多个第二开孔与所述多列像素定义层开口间隔对应,并与所述多个第一开孔对应于不同列像素定义层开口,多个第四开孔位于所述相邻二列像素定义层开口之间,并与所述第三开孔的位置相重叠;以及
第二次蒸镀,于所述阵列基板上蒸镀所述第二阴极膜层。
8.一种阵列基板上的阴极膜层,于阵列基板上形成的阴极膜层,其特征在于,所述阵列基板上的阴极膜层包括:
单层阴极膜层区,包括第一阴极膜层及第二阴极膜层,所述第一阴极膜层及所述第二阴极膜层设置于所述阵列基板上,并覆盖于不同列像素定义层开口上;
双层阴极膜层区,为所述第一阴极膜层与所述第二阴极膜层的多个重叠部,所述多个重叠部间隔设置于所述相邻列像素定义层开口之间;以及
无阴极膜层区,为所述第一阴极膜层及所述第二阴极膜层的多个未覆盖部,所述多个未覆盖部间隔设置于所述相邻列像素定义层开口之间,并与所述多个重叠部对应间隔设置。
9.根据权利要求8所述的阵列基板上的阴极膜层,其特征在于,所述各个重叠部对应设置于各列像素定义层开口中的相邻二个像素定义层开口之间,所述各个未覆盖部对应设置于各列像素定义层开口中的像素定义层开口的侧边。
10.根据权利要求8所述的阵列基板上的阴极膜层,其特征在于,所述第一阴极膜层为多个侧边具有多个第一凸起的长方形结构,所述多个第一长方形结构间隔覆盖于所述多列像素定义层开口上,所述第一凸起位于相邻列像素定义层开口之间,所述第二阴极膜层为多个侧边具有多个第二凸起的长方形结构,所述多个第二长方形结构间隔覆盖于所述多列像素定义层开口上,所述第二凸起位于相邻列像素定义层开口之间,并与所述第一凸起相重叠。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910631244.2A CN112216805A (zh) | 2019-07-12 | 2019-07-12 | 光罩结构、阴极膜层的形成方法及阵列基板上的阴极膜层 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910631244.2A CN112216805A (zh) | 2019-07-12 | 2019-07-12 | 光罩结构、阴极膜层的形成方法及阵列基板上的阴极膜层 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112216805A true CN112216805A (zh) | 2021-01-12 |
Family
ID=74047189
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910631244.2A Pending CN112216805A (zh) | 2019-07-12 | 2019-07-12 | 光罩结构、阴极膜层的形成方法及阵列基板上的阴极膜层 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112216805A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113809134A (zh) * | 2021-08-26 | 2021-12-17 | 湖北长江新型显示产业创新中心有限公司 | 一种显示面板及显示装置 |
CN114438457A (zh) * | 2021-12-27 | 2022-05-06 | 长沙惠科光电有限公司 | 掩膜板结构、oled显示面板与其制作方法及显示装置 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201018308A (en) * | 2008-10-21 | 2010-05-01 | Chi Mei El Corp | Dual-screen display and manufacturing method thereof |
CN103346271A (zh) * | 2013-03-20 | 2013-10-09 | 北京京东方光电科技有限公司 | 一种掩膜板、oled透明显示面板及其制造方法 |
CN104134681A (zh) * | 2014-06-17 | 2014-11-05 | 京东方科技集团股份有限公司 | 一种有机发光二极管显示面板及其制备方法、掩膜板 |
CN106299152A (zh) * | 2016-09-18 | 2017-01-04 | 深圳市华星光电技术有限公司 | 顶发射amoled顶电极光罩、顶发射amoled顶电极及顶发射amoled |
US20170010734A1 (en) * | 2014-11-28 | 2017-01-12 | Boe Technology Group Co., Ltd. | Pixel Structure, Transparent Touch Display Screen and Manufacturing Method Thereof, and Display Device |
CN206134687U (zh) * | 2016-10-31 | 2017-04-26 | 昆山国显光电有限公司 | 像素结构、oled显示面板以及蒸镀掩膜版 |
CN106981585A (zh) * | 2017-05-23 | 2017-07-25 | 上海天马微电子有限公司 | 透明oled面板和显示装置 |
JP2018088391A (ja) * | 2016-11-22 | 2018-06-07 | Tianma Japan株式会社 | 表示装置及びその製造方法 |
CN109722629A (zh) * | 2019-01-02 | 2019-05-07 | 京东方科技集团股份有限公司 | 一种掩膜板、阴极制作方法及oled显示装置 |
CN109786432A (zh) * | 2019-03-06 | 2019-05-21 | 昆山国显光电有限公司 | 显示面板及显示装置 |
-
2019
- 2019-07-12 CN CN201910631244.2A patent/CN112216805A/zh active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201018308A (en) * | 2008-10-21 | 2010-05-01 | Chi Mei El Corp | Dual-screen display and manufacturing method thereof |
CN103346271A (zh) * | 2013-03-20 | 2013-10-09 | 北京京东方光电科技有限公司 | 一种掩膜板、oled透明显示面板及其制造方法 |
CN104134681A (zh) * | 2014-06-17 | 2014-11-05 | 京东方科技集团股份有限公司 | 一种有机发光二极管显示面板及其制备方法、掩膜板 |
US20170010734A1 (en) * | 2014-11-28 | 2017-01-12 | Boe Technology Group Co., Ltd. | Pixel Structure, Transparent Touch Display Screen and Manufacturing Method Thereof, and Display Device |
CN106299152A (zh) * | 2016-09-18 | 2017-01-04 | 深圳市华星光电技术有限公司 | 顶发射amoled顶电极光罩、顶发射amoled顶电极及顶发射amoled |
CN206134687U (zh) * | 2016-10-31 | 2017-04-26 | 昆山国显光电有限公司 | 像素结构、oled显示面板以及蒸镀掩膜版 |
JP2018088391A (ja) * | 2016-11-22 | 2018-06-07 | Tianma Japan株式会社 | 表示装置及びその製造方法 |
CN106981585A (zh) * | 2017-05-23 | 2017-07-25 | 上海天马微电子有限公司 | 透明oled面板和显示装置 |
CN109722629A (zh) * | 2019-01-02 | 2019-05-07 | 京东方科技集团股份有限公司 | 一种掩膜板、阴极制作方法及oled显示装置 |
CN109786432A (zh) * | 2019-03-06 | 2019-05-21 | 昆山国显光电有限公司 | 显示面板及显示装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113809134A (zh) * | 2021-08-26 | 2021-12-17 | 湖北长江新型显示产业创新中心有限公司 | 一种显示面板及显示装置 |
CN113809134B (zh) * | 2021-08-26 | 2024-06-28 | 湖北长江新型显示产业创新中心有限公司 | 一种显示面板及显示装置 |
CN114438457A (zh) * | 2021-12-27 | 2022-05-06 | 长沙惠科光电有限公司 | 掩膜板结构、oled显示面板与其制作方法及显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102437633B1 (ko) | 디스플레이 패널, 디스플레이 스크린 및 디스플레이 단말기 | |
CN111341936B (zh) | 一种显示面板及显示装置 | |
CN109950284B (zh) | 一种显示面板及显示装置 | |
US20190096962A1 (en) | Pixel structure for organic light-emitting diodes, display panel and display device including the same | |
US8330352B2 (en) | Organic light emitting diode display and method for manufacturing the same | |
US11296184B2 (en) | Display panels, display screens, and display terminals | |
US9172061B2 (en) | Organic light-emitting diode (OLED) display panel | |
US20170371440A1 (en) | Optical touch substrate, in-cell touch panel and display device | |
US11522018B2 (en) | Pixel structure, display panel and display apparatus | |
US11216098B2 (en) | OLED display panel and method for manufacturing same, and display apparatus | |
KR20200074223A (ko) | 디스플레이 패널, 디스플레이 스크린 및 디스플레이 단말기 | |
US20230236691A1 (en) | Touch display substrate and display device | |
CN110767684B (zh) | 显示屏及显示终端 | |
US11877482B2 (en) | Display substrate and method for manufacturing the same, driving method and display device | |
CN112216805A (zh) | 光罩结构、阴极膜层的形成方法及阵列基板上的阴极膜层 | |
US11520434B2 (en) | Display panel and display device | |
CN103022375A (zh) | 一种oled器件及其制备方法 | |
CN110783481A (zh) | 显示面板、显示屏及显示装置 | |
CN111951678A (zh) | 一种显示面板及显示装置 | |
US11335748B2 (en) | Transparent OLED substrate, display panel and OLED substrate | |
CN113568526B (zh) | 一种触控显示面板及触控装置 | |
US8164544B2 (en) | Pixel array layout | |
US20190081240A1 (en) | Mask plate for vapor deposition of organic light-emitting diode (oled) devices and oled device thereof | |
CN109461834B (zh) | 发光显示器件及其制作方法、电子设备 | |
US20230010444A1 (en) | Display substrate and display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20210112 |
|
WD01 | Invention patent application deemed withdrawn after publication |