CN219476681U - 一种模组电磁屏蔽封装结构及电子产品 - Google Patents

Abstract

本实用新型公开了一种模组电磁屏蔽封装结构及电子产品。该模组电磁屏蔽封装结构包括：基板；安装在基板的上表面的敏感组件和干扰组件；设置在基板的上表面的接地凸块，其位于敏感组件和干扰组件之间；多根屏蔽线弧，位于敏感组件和干扰组件之间，并且每根屏蔽线弧均以打线方式形成在对应的接地凸块上；塑封体，包覆敏感组件、干扰组件、屏蔽线弧和接地凸块；外部屏蔽层，位于塑封体外部；屏蔽线弧与对应的接地凸块的高度之和贯穿塑封体，并且屏蔽线弧与外部屏蔽层电连接，形成分区屏蔽结构。本实用新型降低了屏蔽线弧高度，避免线弧不稳的问题，提高了屏蔽效果。

Description

一种模组电磁屏蔽封装结构及电子产品

技术领域

本实用新型涉及一种模组电磁屏蔽封装结构，同时也涉及包括该模组电磁屏蔽封装结构的电子产品，属于芯片封装技术领域。

背景技术

随着SIP(***级封装)技术的发展和设备小型化的需求，射频前端模组中各组件之间的距离越来越小，导致组件之间的相互干扰问题日益严重。为了降低封装模组中各组件/子***之间的相互干扰，模组制造过程中通常会采用分区屏蔽的方式实现对敏感组件/子***的电磁屏蔽。

在专利号为ZL 202110202607.8的中国发明专利中，公开了一种电磁屏蔽封装结构和电磁屏蔽封装方法。其中，在敏感组件周围接地焊盘上打屏蔽线弧，并将其与共形屏蔽层连接的方式进行分区屏蔽，从而有效改善模组中组件间的相互干扰。但是，该种屏蔽方式所用的线弧高度较高，导致打线作业难度较大，线弧稳定性差，同时屏蔽线弧通常为分立的间隔线弧，屏蔽效果较差。

发明内容

本实用新型所要解决的首要技术问题在于提供一种模组电磁屏蔽封装结构。

本实用新型所要解决的又一技术问题在于提供一种采用上述模组电磁屏蔽封装结构的电子产品。

为了实现上述目的，本实用新型采用以下的技术方案：

根据本实用新型实施例的第一方面，提供一种模组电磁屏蔽封装结构，包括：

基板；

安装在所述基板的上表面的敏感组件和干扰组件；

设置在所述基板的上表面的接地凸块，其位于所述敏感组件和所述干扰组件之间；

多根屏蔽线弧，位于所述敏感组件和所述干扰组件之间，并且每根屏蔽线弧均以打线方式形成在对应的接地凸块上；

塑封体，包覆所述敏感组件、所述干扰组件、所述屏蔽线弧和所述接地凸块；

外部屏蔽层，所述外部屏蔽层位于所述塑封体外部；

所述屏蔽线弧与对应的接地凸块的高度之和贯穿所述塑封体，并且所述屏蔽线弧与所述外部屏蔽层电连接，形成分区屏蔽结构。

其中较优地，所述接地凸块通过位于所述基板中的通孔，连接到位于所述基板下表面的接地焊盘以使得所述屏蔽线弧接地。

其中较优地，所述接地凸块分布在所述敏感组件和所述干扰组件之间，或分布在所述敏感组件四周。

其中较优地，同一根屏蔽线弧从一个单元的接地凸块，跨过切割线延伸到另一个单元的接地凸块；并且在切单后，在每个单元的边缘形成由多根被截断的屏蔽线弧形成的屏蔽墙。

其中较优地，所述模组电磁屏蔽封装结构还包括强干扰组件，在所述强干扰组件与所述敏感组件之间设置有至少两列接地凸块、通孔、接地焊盘以及屏蔽线弧，形成平行的两列屏蔽墙。

其中较优地，所述屏蔽线弧为分立线弧或连续线弧中一种，所述分立线弧是指每条屏蔽线弧的第一焊点和第二焊点分布在不同的所述接地凸块上；所述连续线弧是指第二条屏蔽线弧的第一焊点打在第一条屏蔽线弧的第二焊点的鱼尾上，使得各接地凸块之间的焊线形成一条连续的屏蔽线弧。

其中较优地，所述屏蔽线弧共用同一个接地凸块。

其中较优地，所述外部屏蔽层包括三层结构，从里到外依次为不锈钢层、铜层、不锈钢层。

根据本实用新型实施例的第二方面，提供一种电子产品，其中包括上述的模组电磁屏蔽封装结构。

与现有技术相比较，本实用新型具有以下的技术效果：通过在基板的接地凸块上进行屏蔽线弧打线，降低了屏蔽线弧高度，避免了屏蔽线弧高度较高导致的塑封时线弧不稳的问题。同时，接地凸块的存在也能够提高屏蔽效果。而且，通过设置多列屏蔽线弧，进一步提高屏蔽效果。利用本实用新型，可以有效地实现模组中各敏感组件及干扰组件之间的电磁屏蔽。

附图说明

图1～图7为本实用新型第一实施例中，模组电磁屏蔽封装结构的制作方法流程图；

图8为图3所示结构的俯视示意图；

图9为图5所示结构中省略塑封体的俯视示意图；

图10～图16为本实用新型第二实施例中，模组电磁屏蔽封装结构的制作方法流程图；

图17为图12所示结构的俯视示意图；

图18为图14所示结构中省略塑封体的俯视示意图；

图19～图25为本实用新型第三实施例中，模组电磁屏蔽封装结构的制作方法流程图；

图26为图21所示结构的俯视示意图；

图27～图33为本实用新型第四实施例中，模组电磁屏蔽封装结构的制作方法流程图；

图34为图29所示结构的俯视示意图；

图35为图31所示结构中省略塑封体的俯视示意图。

具体实施方式

下面结合附图和具体实施例对本实用新型的技术内容进行详细具体的说明。

<第一实施例>

如图7所示，在本实用新型的第一实施例中，该模组电磁屏蔽封装结构包括基板10、芯片或器件20、屏蔽线弧30、塑封体40以及外部屏蔽层50。

如图1和图7所示，基板10包括基材11及功能电路11A。基材11为陶瓷、PP、环氧树脂等介电材料，优选为多层设置。功能电路11A分布于多层基材11，其中的电路布局根据具体应用场景而有所不同，故在此不赘述。

基板10上表面分布有接地凸块12、下表面分布有接地焊盘14，以及通孔13。通孔13贯通基材11各层，并将接地凸块12和接地焊盘14导通。接地凸块12的高度与屏蔽线弧30的高度之和大于模组中最高器件的高度。由于接地凸块12的高度与屏蔽线弧30的高度之和，高于模组中所有器件的高度，这样就不会在背面减薄工艺中背磨到最高的器件，也就不会影响模组的性能。

功能电路11A、接地凸块12、通孔13和接地焊盘14为相同或不同的导电材料，可以是Cu、Al、Au、Ag、Sn等材料中的一种或多种，也可以是其合金。接地凸块12可以在基板的制程中形成，也可以将金属块通过SMT或其他方式粘贴到基板上形成。接地凸块12可以相互独立分布，也可以部分连接成一个条状，或全部连接为一个整条。接地凸块12应位于两个相互干扰的器件之间，可根据电路走线需求灵活设计。

如图2和图7所示，芯片或器件20设置在基板10上。在本实施例中以芯片为例进行说明。至少两个芯片间隔安装在基板10的表面，其可以是正装，也可以是倒装。芯片的贴装方式可参考现有的表面贴装技术，在此不赘述。

在本实施例中，芯片或器件20包括敏感组件21和干扰组件22。两者可以为芯片、被动元器件或Fi lter等射频前端组件中的一种或几种，数量可以为多个。敏感组件21和干扰组件22与基板10的电连接方式可以是WB(引线键合)、FC(倒装芯片)或SMT(表面贴装技术)等半导体封装常用制程。

本实施例中的敏感组件21为SIP封装模组中需要进行电磁屏蔽的芯片，容易受到电磁辐射影响的低频芯片，对于敏感组件21的类型，在此不作具体限定。干扰组件22，例如为容易生成电磁辐射的高频芯片，对于干扰组件22的类型，在此不作具体限定。

在本实施例中，敏感组件21、干扰组件22间隔设置在基板10上表面，并且接地凸块12位于敏感组件21和干扰组件22之间。更优的是，接地凸块12、通孔13、接地焊盘14分布在敏感组件21和干扰组件22之间。接地凸块12为多个，呈列状分布，可以为一列或多列，在敏感组件21和干扰组件22之间形成分区。

更优的，接地凸块12不仅分布于敏感组件21和干扰组件22之间，还分布在敏感组件四周，以提高屏蔽效果。

在接地凸块12上打屏蔽线弧30后的截面图如图3所示。结合图3和图7，屏蔽线弧30打在列状分布的接地凸块12上。屏蔽弧线30所用焊线可以是Au，Cu，Al等导电焊线种的一种或多种。

在本实施例中，多个接地凸块12为点状阵列(列状分布)，如图8或图9所示。其中，图8表示的是连续线弧结构。即，在打线过程中，第一条屏蔽线弧30A的第一焊点打在该列的第一个接地凸块上；并且第二焊点打在该列的第二个接地凸块上。打完后，第二条屏蔽线弧30B的第一焊点打在第一条屏蔽线弧的第二焊点鱼尾处。以此类推，直到最后一条屏蔽线弧30N的第一焊点打在前一条屏蔽线弧的第二焊点鱼尾处；并且第二焊点打在该列的最后一个接地凸块上。最终，在整列接地凸块上，屏蔽线弧形成一条连续线弧。

图8所示实施例中，各个接地凸块12为相互独立分布。各个接地凸块12通过基板10中的通孔13连接到基板10下表面接地焊盘14实现接地。而且，相互独立的接地凸块12通过多根屏蔽线弧30连接在一起，使得屏蔽线弧30接地，从而在敏感组件21和干扰组件22之间形成接地的连续线弧，发挥屏蔽作用。图9是图8中的屏蔽线弧30被断开后的状态示意图。

需要说明的是，屏蔽线弧30均为一端连接外部屏蔽层50，另一端连接接地凸块12的上下方向延伸的金属线。

如图4～图6所示，屏蔽线弧30被塑封体40固定。塑封体40是覆盖在基板10、敏感组件21、干扰组件22和屏蔽线弧30上的塑封料。塑封料包括但不限于环氧树脂。

如图5所示，对塑封体40进行背磨后，屏蔽线弧30在该过程中被磨成第一线弧31和第二线弧32，分别向上伸出塑封体40，并连接到外部屏蔽层50。可见，第一线弧31和第二线弧32是由一根屏蔽线弧30分割而成的。

如图6所示，经过切割，分离成单颗。利用电镀工艺，使外部屏蔽层50罩设于切单后的塑封体40外部，并与屏蔽线弧30相连，形成分区屏蔽结构。

由此，本实用新型所提供的模组电磁屏蔽封装结构，在敏感器件与***件之间设置屏蔽线弧。该屏蔽线弧的一端与接地凸块连接，另一端与外部屏蔽层相连，由此形成接地的屏蔽线弧。而且，一根屏蔽线弧与对应的接地凸块在上下方向上贯穿整体塑封体40。更优的是，一根屏蔽线弧与对应的接地凸块和通孔及接地焊盘，在上下方向上贯穿除外部屏蔽层50的整个封装结构，从而在敏感器件与***件之间形成可靠的屏蔽墙，实现分区屏蔽。

如图1～图7所示，本实用新型所提供的模组电磁屏蔽封装结构的制造方法，包括以下步骤：

在基板上安装至少两个芯片或器件，包括至少一个敏感组件和一个干扰组件；

在基板上形成接地凸块，位于所述敏感组件和干扰组件之间；

在所述接地凸块上打线形成屏蔽线弧；

在所述基板上形成包覆所述芯片或器件、所述屏蔽线弧和所述接地凸块的塑封体；

对所述塑封体进行背磨，暴露被截断的所述屏蔽线弧；

对所述基板进行切单；

在所述塑封体外形成外层屏蔽层，使所述外层屏蔽层与所述屏蔽线弧电连接。

<第二实施例>

如图10～图18所示，本实用新型的第二实施例中公开了另外一种模组电磁屏蔽封装结构及其制作方法。该模组电磁屏蔽封装结构包括基板10，基板10包括基材11及功能电路(未图示)。基材11可以为多层，功能电路分布于多层基材11上。基板10上表面分布有接地凸块12’、下表面分布有接地焊盘14，通孔13错落分布于基材11各层之间，并通过电路实现错落导通。

图11所示为基板10贴装组件后的截面图。基板10上表面分布有敏感组件21、强干扰组件22及干扰组件23。其中，强干扰组件22对敏感组件21的干扰强度大于干扰组件23对敏感组件21的干扰强度。

接地凸块12’、通孔13、接地焊盘14分布在敏感组件21和干扰组件22之间，以及敏感组件21和干扰组件23之间。接地凸块12’、通孔13、接地焊盘14呈列状分布，可以为一列或多列。其中，在强干扰组件22与敏感组件21之间设置有两列接地凸块12’、通孔13、接地焊盘14以及屏蔽线弧。每一列包括多组接地凸块12’、通孔13、接地焊盘14。每一组接地凸块12’、通孔13、接地焊盘14实现电连接。可以理解，多组接地凸块12’可以共用接地焊盘14。例如，在强干扰组件22与敏感组件21之间的两列接地凸块12’、通孔13，可以共用一个接地焊盘14，形成并列的两列屏蔽弧线和屏蔽墙。

如图12和图17所示，在接地凸块12’上进行打线。打线方法为分立线弧，即打完第一条屏蔽线弧第二焊点后，在同列后侧间隔一段距离打第二条屏蔽线弧的一焊点，如图17所示。在强干扰组件22与敏感组件21之间的两列接地凸块12’分别打线形成两列屏蔽线弧。在干扰组件23与敏感组件21之间的一列接地凸块12’上打线形成一列屏蔽线弧。因此在强干扰组件22与敏感组件21之间的两列屏蔽线弧，以及在干扰组件23与敏感组件21之间的一列屏蔽线弧，共同对敏感组件21形成电磁屏蔽。

然后，与第一实施例类似，如图13所示，在基板10上形成包覆敏感组件21、强干扰组件22、干扰组件23、接地凸块12’、屏蔽线弧30的塑封体；接着，如图14所示进行背磨，以暴露并截断屏蔽线弧30；再接着如图15所示，进行切单；最后如图16所示形成外层屏蔽层50。

图17为打线后未塑封的单颗模组俯视图，显示了同一列屏蔽线弧30所在的接地凸块12’为长条形整体结构。长条形凸块通过基板10中的通孔13连接到基板10下表面接地焊盘14实现接地，在其他功能电路布局中，接地凸块12’为适应不同基板10的电路布局也可采用部分连接的结构。

<第三实施例>

如图19～图26所示，在本实用新型的第三实施例中，该模组电磁屏蔽封装结构及其制作方法与第二实施例相似，优化之处在于增加跨单元打线。在接地的接地凸块12上打线。跨单元打线是指针对在切单后会成为单独的两个模组的两个单元，在这两个单元之间打线。

如图26所示，两个单元的切割线如图中虚线所示。在本实施例中，跨单元打线是指同一根屏蔽线弧从一个单元的接地凸块12，跨过切割线延伸到另一个单元的接地凸块12。跨单元打线可以为连续打线或不连续打线，图26所示的跨单元打线为连续打线。切单后，在每个单元的相邻边缘形成由多根被截断的屏蔽线弧形成的屏蔽墙。该实施例的优势在于，共形屏蔽层可以通过跨单元打线的屏蔽线弧30实现接地。

<第四实施例>

如图27～图35所示，在本实用新型的第四实施例中，该模组电磁屏蔽封装结构及其制作方法与第一实施例相似，优化之处主要在于如图30至图35所示，接地凸块12、通孔13、接地焊盘14为多列，并围合成环形区域。该环形区域环绕在敏感组件21四周。并且，干扰组件22位于环形区域之外。

该实施例中，通过四周的屏蔽线弧30将敏感组件21与周围的干扰组件22隔离，能够防止敏感组件21四周的干扰组件22对敏感组件21的电磁干扰。

<第五实施例>

本实用新型还提供一种电子产品，其中包括前述的模组电磁屏蔽封装结构。该电子产品可以是智能手机、平板电脑、可穿戴电子设备、智能网联汽车等。

需要说明的是，本实用新型中的术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该实用新型产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。

上面对本实用新型所提供的模组电磁屏蔽封装结构及电子产品进行了详细的说明。对本领域的一般技术人员而言，在不背离本实用新型实质内容的前提下对它所做的任何显而易见的改动，都将构成对本实用新型专利权的侵犯，将承担相应的法律责任。

Claims (9)

1.一种模组电磁屏蔽封装结构，其特征在于包括：

基板；

安装在所述基板的上表面的敏感组件和干扰组件；

设置在所述基板的上表面的接地凸块，其位于所述敏感组件和所述干扰组件之间；

多根屏蔽线弧，位于所述敏感组件和所述干扰组件之间，并且每根屏蔽线弧均以打线方式形成在对应的接地凸块上；

塑封体，包覆所述敏感组件、所述干扰组件、所述屏蔽线弧和所述接地凸块；

外部屏蔽层，所述外部屏蔽层位于所述塑封体外部；

所述屏蔽线弧与对应的接地凸块的高度之和贯穿所述塑封体，并且所述屏蔽线弧与所述外部屏蔽层电连接，形成分区屏蔽结构。

2.如权利要求1所述的模组电磁屏蔽封装结构，其特征在于：

所述接地凸块通过位于所述基板中的通孔，连接到位于所述基板下表面的接地焊盘以使得所述屏蔽线弧接地。

3.如权利要求2所述的模组电磁屏蔽封装结构，其特征在于：

所述接地凸块分布在所述敏感组件和所述干扰组件之间，或分布在所述敏感组件四周。

4.如权利要求3所述的模组电磁屏蔽封装结构，其特征在于：

同一根屏蔽线弧从一个单元的接地凸块，跨过切割线延伸到另一个单元的接地凸块；并且在切单后，在每个单元的边缘形成由多根被截断的屏蔽线弧形成的屏蔽墙。

5.如权利要求3所述的模组电磁屏蔽封装结构，其特征在于还包括强干扰组件，

在所述强干扰组件与所述敏感组件之间设置有至少两列接地凸块、通孔、接地焊盘以及屏蔽线弧，形成平行的两列屏蔽墙。

6.如权利要求1所述的模组电磁屏蔽封装结构，其特征在于：

所述屏蔽线弧为分立线弧或连续线弧中一种，所述分立线弧是指每条屏蔽线弧的第一焊点和第二焊点分布在不同的所述接地凸块上；所述连续线弧是指第二条屏蔽线弧的第一焊点打在第一条屏蔽线弧的第二焊点的鱼尾上，使得各接地凸块之间的焊线形成一条连续的屏蔽线弧。

7.如权利要求3所述的模组电磁屏蔽封装结构，其特征在于：

所述屏蔽线弧共用同一个接地凸块。

8.如权利要求1所述的模组电磁屏蔽封装结构，其特征在于：

所述外部屏蔽层包括三层结构，从里到外依次为不锈钢层、铜层、不锈钢层。

9.一种电子产品，其特征在于其中包括权利要求1～8中任意一项所述的模组电磁屏蔽封装结构。