CN112071554A - 电感组件 - Google Patents
电感组件 Download PDFInfo
- Publication number
- CN112071554A CN112071554A CN202010915328.1A CN202010915328A CN112071554A CN 112071554 A CN112071554 A CN 112071554A CN 202010915328 A CN202010915328 A CN 202010915328A CN 112071554 A CN112071554 A CN 112071554A
- Authority
- CN
- China
- Prior art keywords
- external electrode
- conductor
- pattern
- conductors
- inner edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims abstract description 157
- 239000012212 insulator Substances 0.000 claims abstract description 40
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 7
- 229910052709 silver Inorganic materials 0.000 claims description 7
- 239000004332 silver Substances 0.000 claims description 7
- 239000000919 ceramic Substances 0.000 claims description 4
- 239000000945 filler Substances 0.000 claims description 4
- 229910010293 ceramic material Inorganic materials 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 230000001939 inductive effect Effects 0.000 claims description 2
- 239000011810 insulating material Substances 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000007753 roll-to-roll coating process Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
本发明公开一种电感组件，其包括叠层体、填充导体、第一外部电极及第二外部电极。叠层体包括多层交替堆叠的绝缘体及图案导体。叠层体具有相对的底面和顶面，以及连接在底面和顶面之间且相互对置的第一侧面和第二侧面。各个填充导体分布在各层绝缘体且贯通各层绝缘体。各个填充导体连接多层图案导体中的相邻两层图案导体，形成以螺旋状延伸的卷绕导体。第一外部电极及第二外部电极形成在第一侧面和第二侧面，第一外部电极的内缘与最上层的图案导体相连接，第二外部电极的内缘与最下层的图案导体相连接。第一外部电极及第二外部电极的内缘为曲面。
Description
技术领域
本发明涉及一种电感组件，尤其涉及一种外部电极与内部导体连接位置的电感组件。
背景技术
首先，电感组件中外部电极与内部导体的连接位置通常会影响电感值与Q值。Q值为质量因子，是指当线圈在某一频率的交流电压下工作时，线圈(即内部导体)所呈现的感抗和线圈直流电阻的比值。电感器的Q值越高，其损耗越小，效率越高。质量因子Q是反映线圈质量的重要参数，提高线圈的Q值，可以说是绕制线圈要注意的重点之一。
现有技术中，电感组件的线圈(内部导体)与外部电极的连接处，通常会以水平方向直线连接至外部电极，或者是沿着线圈外周缘的法线方向延伸连接至外部电极。然而，若是以水平方向直线连接，会因为与外部电极垂直抵接产生反射损失，导致电感值与Q值的降低；而若是沿着线圈外周缘的法线方向延伸连接至外部电极，又会因为延伸的距离过长而增加线圈制造成本。
故，如何通过结构设计进一步改良电感组件中外部电极与内部导体的连接位置，来克服上述的缺陷，已成为该项事业所欲解决的重要课题之一。
发明内容
本发明所要解决的技术问题在于，针对现有技术的不足提供一种电感组件，其包括：叠层体、填充导体以及第一外部电极与第二外部电极。叠层体包括多层交替堆叠的绝缘体及图案导体，叠层体具有相对的底面和顶面，以及连接在底面和顶面之间以及相对的第一侧面和第二侧面，各层图案导体设置在叠层体内部，并且各层图案导体在相邻两层绝缘体之间的接口沿着一环绕轨迹延伸。各个填充导体分布在各层绝缘体，各个填充导体沿着各层绝缘体的厚度方向贯通各层绝缘体，以连接多层图案导体中的相邻两层图案导体，形成以螺旋状延伸的卷绕导体。第一外部电极及第二外部电极形成在叠层体的第一侧面和第二侧面，第一外部电极的内缘与多层图案导体中的最上层的图案导体相连接，第二外部电极的内缘与多层图案导体中的最下层的图案导体相连接。第一外部电极的外缘露出于叠层体的底面以及第一侧面，第二外部电极的外缘露出于叠层体的底面及第二侧面，第一外部电极及第二外部电极的内缘为曲面。
更进一步地，各层图案导体具有第一端与第二端，且在相邻上下两层的图案导体中，上层的图案导体的第二端与下层的图案导体的第一端通过填充导体相连接。
更进一步地，当第一外部电极与多层图案导体中的最上层的图案导体相连接时，最上层的图案导体的第一端是以沿着环绕轨迹的切线方向连接第一外部电极的内缘。
更进一步地，当第二外部电极与多层图案导体中的最下层的图案导体相连接时，最下层的图案导体的第二端是以沿着环绕轨迹的切线方向连接第二外部电极的内缘。
更进一步地，最上层的图案导体的第一端连接第一外部电极的内缘，且最上层的图案导体的第一端与第一外部电极的内缘的连接处靠近叠层体的底面。
更进一步地，最下层的图案导体的第二端连接第二外部电极的内缘，且最下层的图案导体的第二端与第二外部电极的内缘的连接处靠近叠层体的底面。
更进一步地，当第一外部电极的外缘露出于叠层体的第一侧面时，第一外部电极的外缘在第一侧面的露出部分的长度至少为第一侧面长度的三分之一。
更进一步地，当第二外部电极的外缘露出于叠层体的第二侧面时，第二外部电极的外缘在第二侧面的露出部分的长度至少为第二侧面长度的三分之一。
更进一步地，绝缘体是以陶瓷材料通过卷对卷涂布方式制成。
更进一步地，绝缘体是以非感光陶瓷浆通过印刷方式制成。
更进一步地，填充导体通过激光束对绝缘体进行穿孔，再注入感光银浆且通过曝光显影方式而形成。
本发明的其中一有益效果在于，本发明所提供的电感组件，其能通过“叠层体包括多层交替堆叠的绝缘体及图案导体，叠层体具有相对的底面和顶面，以及连接在底面和顶面之间且相对的第一侧面和第二侧面”、“各层图案导体设置在叠层体内部，并且各层图案导体在相邻两层绝缘体之间的接口沿着环绕轨迹延伸”、“各个填充导体分布在各层绝缘体，各个填充导体沿着各层绝缘体的厚度方向贯通各层绝缘体，以连接多层图案导体中的相邻两层图案导体，形成以螺旋状延伸的卷绕导体”、“第一外部电极及第二外部电极形成在叠层体的第一侧面和第二侧面，第一外部电极的内缘与多层图案导体中的最上层的图案导体相连接，第二外部电极的内缘与多层图案导体中的最下层的图案导体相连接”以及“第一外部电极的外缘露出于叠层体的底面以及第一侧面，第二外部电极的外缘露出于叠层体的底面及第二侧面，第一外部电极及第二外部电极的内缘为曲面”的技术方案，以改良电感组件中外部电极与内部导体的连接位置。
为使能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图，然而所提供的附图仅用于提供参考与说明，并非用来对本发明加以限制。
附图说明
图1为本发明第一实施例的电感组件的分解示意图。
图2为本发明第一实施例的电感组件的第一立体示意图。
图3为本发明第一实施例的电感组件的第二立体示意图。
图4为本发明第一实施例的电感组件的主视示意图。
图5为本发明第二实施例的电感组件的主视示意图。
具体实施方式
以下是通过特定的具体实施例来说明本发明所公开有关“电感组件”的实施方式，本领域技术人员可由本说明书所公开的内容了解本发明的优点与效果。本发明可通过其他不同的具体实施例加以施行或应用，本说明书中的各项细节也可基于不同观点与应用，在不悖离本发明的构思下进行各种修改与变更。另外，本发明的附图仅为简单示意说明，并非依实际尺寸的描绘，事先声明。以下的实施方式将进一步详细说明本发明的相关技术内容，但所公开的内容并非用以限制本发明的保护范围。
应当可以理解的是，虽然本文中可能会使用到“第一”、“第二”、“第三”等术语来描述各种元件，但这些元件不应受这些术语的限制。这些术语主要是用以区分一元件与另一元件。另外，本文中所使用的术语“或”，应视实际情况可能包括相关联的列出项目中的任一个或者多个的组合。
[第一实施例]
首先，参阅图1、图2与图4所示，本发明第一实施例提供一种电感组件100，其包括叠层体1、多个填充导体13、第一外部电极31及第二外部电极32。如图1所示，叠层体1包括多层交替堆叠的绝缘体11及图案导体12。即是说，叠层体1是以一层绝缘体11、一层图案导体12、一层绝缘体11及一层图案导体12...的次序层层堆叠而形成。如图2所示，在堆叠成形的叠层体1中，图案导体12设置在叠层体1内部，换言之，绝缘体11是将图案导体12完全包覆。再如图4所示，从叠层体1的外观来看，叠层体1具有相对的底面111和顶面112，以及相对的第一侧面113和第二侧面114。第一侧面113和第二侧面114分别连接在底面111和顶面112之间。
具体来说，各层图案导体12是在相邻两层绝缘体11之间的接口沿着一环绕轨迹延伸。各填充导体13分布在各层绝缘体11中。各填充导体13沿着各层绝缘体11的厚度方向贯通各层绝缘体11，以连接多层图案导体12中的相邻两层图案导体12，进而将连接多层图案导体12的每一层图案导体12，形成以螺旋状延伸的卷绕导体10。
第一外部电极31及第二外部电极32分别形成在叠层体1的第一侧面113和第二侧面114，第一外部电极31的内缘312与多层图案导体12中的最上层的图案导体12相连接，第二外部电极32的内缘322与多层图案导体12中的最下层的图案导体12相连接。第一外部电极31的外缘311露出于叠层体1的底面111以及第一侧面113，第二外部电极32的外缘321露出于叠层体1的底面111及第二侧面114。第一外部电极31及第二外部电极32的内缘312,322为一曲面，换言之，第一外部电极31与叠层体1相接触的接合面为一曲面，且第二外部电极32与叠层体1相接触的接合面为一曲面。内缘312,322设计为曲面的目的，在于能够使外部电极32与叠层体1相接触的接合面，缩短与叠层体1之间的距离，减少外部电极的制造成本。
需说明的是，本发明中的第一外部电极31的宽度及第二外部电极32的宽度可视需求而改变。请参阅图2与图3所示，第一外部电极31的宽度可以小于叠层体1的第一侧面113的宽度，且第二外部电极32的宽度可以小于叠层体1的第二侧面114的宽度(如图2)。或者，第一外部电极31的宽度可以等于叠层体1的第一侧面113的宽度，且第二外部电极32的宽度可以等于叠层体1的第二侧面114的宽度(如图3)。
此外，当第一外部电极31的外缘311露出于叠层体1的第一侧面113时，第一外部电极31的外缘311在第一侧面113的露出部分的长度L1至少为第一侧面113长度L2的三分之一。同样地，当第二外部电极32的外缘321露出于叠层体1的第二侧面114时，第二外部电极32的外缘321在第二侧面114的露出部分的长度L3至少为第二侧面114长度L4的三分之一。
接着，参阅图1与图2所示，进一步对各层图案导体12进行说明。图案导体12具有第一端121与第二端122。在相邻的上下两层图案导体12中，上层图案导体12的第二端122与下层图案导体12的第一端121是通过相邻的上下两层图案导体12之间的绝缘体11中的填充导体13相连接。
参阅图4所示，当第一外部电极31与最上层的图案导体12相连接时，最上层的图案导体12的第一端121是以沿着环绕轨迹的切线方向T连接至第一外部电极31的内缘312。更确切来说，最上层的图案导体12的第一端121是以沿着环绕轨迹的切线方向T是连接至第一外部电极31的内缘312的上方部位，亦即在内缘312所形成的曲面结构中较靠近第一侧面113的部位。
同样地，当第二外部电极32与最下层的图案导体12相连接时，最下层的图案导体12的第二端122是以沿着环绕轨迹的切线方向T连接至第二外部电极32的内缘322。更确切来说，最下层的图案导体12的第二端122是以沿着环绕轨迹的切线方向T是连接至第二外部电极32的内缘322的上方部位，亦即在内缘322所形成的曲面结构中较靠近第二侧面114的部位。
继续参阅图1所示，接着说明本发明所提供的电感组件的制作方法:
步骤一:在一连续绝缘材(未示出)上涂布一层感光导体材料(未示出)，并对感光导体材料进行曝光工序，以形成多个图案导体12，且各个图案导体12具有第一端121与第二端122。感光导体材料主要为感光银浆，连续绝缘材主要为陶瓷材料，更具体来说，连续绝缘材主要为非感光陶瓷浆。连续绝缘材能够通过卷对卷涂布方式制成，或是通过印刷方式制成。
步骤二:在连续绝缘材上进行激光工序，以形成多个贯穿绝缘材的通孔4，各个绝缘体11上都具有一个图案导体12以及一个通孔4，且各通孔4与各个图案导体12的第二端122相连。
步骤三:在通孔4中注入感光银浆，再通过曝光显影方式形成填充导体13。
步骤四:将多个绝缘体11以及多个图案导体12进行对位叠层，以形成连续叠层体1。在对位叠层的过程中，其中一绝缘体11上的填充导体13与相邻下方的另一绝缘体11上的图案导体12的第一端121相连，以使多层图案导体12通过填充导体13相连形成卷绕导体10。接着，将连续叠层体1进行切割以形成多个叠层体1。
步骤五:在各个叠层体1两侧形成二个外部电极，即第一外部电极31与第二外部电极32。其中，第一外部电极31与多层图案导体12中的最上层的图案导体12的第一端121相连，第二外部电极32与多层图案导体12中的最下层的图案导体12的第二端122相连，形成电感组件100。
总的来说，本发明提供的电感组件100能够以卷对卷涂布工艺先制作生胚薄带(连续绝缘材)，再于其上印刷感光银浆形成图案导体12，在各层图案导体12各自完成后，再进行对位叠层形成叠层体1，最后在叠层体1两侧形成外部电极形成电感组件100。或者，也可以先印刷非感光陶瓷浆形成连续绝缘材，再于其上印刷感光银浆进行曝光显影形成图案导体12。而无论是哪一种方式，通孔14皆是以激光穿孔方式形成，再于通孔4中注入感光银浆，再通过曝光显影方式形成填充导体13。
[第二实施例]
参阅图5所示，第二实施例中的电感组件100与第一实施例所示的制作方法相同，在此不加赘述。第二实施例与第一实施例的不同在于，最上层的图案导体12的第一端121不仅连接第一外部电极31的内缘312，且最上层的图案导体12的第一端121与第一外部电极31的内缘312的连接处靠近叠层体1的底面111。同样地，最下层的图案导体12的第二端122连接第二外部电极32的内缘322，且最下层的图案导体12的第二端122与第二外部电极32的内缘322的连接处靠近叠层体1的底面111。
需说明的是，第一实施例与第二实施例虽然都是将最上层的图案导体12的第一端121沿着环绕轨迹的切线方向T连接第一外部电极31的内缘32，以及将最下层的图案导体12的第二端122沿着环绕轨迹的切线方向T连接第二外部电极32的内缘322。然而，进一步比较图4与图5，可明显看出图3所示出的第一实施例中，最上层的图案导体12的第一端121与第一外部电极31的连接处是在第一外部电极31内缘312中较靠近叠层体1的第一侧面113的部位，最下层的图案导体12的第二端122与第二外部电极32的连接处是在第二外部电极32内缘322中较靠近叠层体1的第二侧面114的部位。而图5所示出的第二实施例中，最上层的图案导体12的第一端121与第一外部电极31的连接处是在第一外部电极31内缘312中较靠近叠层体1的底面111的部位，最下层的图案导体12的第二端122与第二外部电极32的连接处也是在第二外部电极32内缘322中较靠近叠层体1的底面111的部位。
实施例的有益效果
本发明的其中一有益效果在于，本发明所提供的电感组件100，其能通过“叠层体1包括多层交替堆叠的绝缘体11及图案导体12，叠层体1具有相对的底面111和顶面112，以及连接在底面111和顶面112之间且相互对置的第一侧面113和第二侧面114，各图案导体12设置在叠层体1内部，并且各层图案导体在相邻两绝缘体11之间的接口沿着环绕轨迹延伸”、“多个填充导体13分布在各层绝缘体11，各填充导体13沿着各层绝缘体11的厚度方向贯通各层绝缘体11，以连接各层图案导体，形成以螺旋状延伸的卷绕导体10”、“第一外部电极31及第二外部电极32形成在叠层体1的第一侧面113和第二侧面114，第一外部电极31的内缘312与多层图案导体12中的最上层的图案导体12相连接，第二外部电极32的内缘322与多层图案导体12中的最下层的图案导体12相连接”以及“第一外部电极31的外缘311露出于叠层体1的底面111以及第一侧面113，第二外部电极32的外缘321露出于叠层体1的底面111及第二侧面114，第一外部电极31及第二外部电极32的内缘322为曲面”的技术方案，以改良电感组件中外部电极与内部导体的连接位置。
更进一步来说，由于现有技术中的电感组件的线圈(内部导体)与外部电极的连接处，通常会以水平方向直线连接至外部电极，或者是沿着线圈外周缘的法线方向延伸连接至外部电极，容易产生电感值与Q值的降低或是增加线圈制造成本的缺陷。本发明提供的电感组件，先将外部电极内缘改良为曲面，接着将图案导体中与外部电极连接的连接端以图案导体的环绕轨迹的切线方向T连接至外部电极内缘的上部(靠近叠层体的第一侧面及第二侧面)或下部(靠近叠层体的底面)。通过本发明提供的电感组件的结构改良，能够缩短外部电极与图案导体(内部导体)之间的距离，减少线圈制造成本，且不会影响电感值与Q值，兼顾了电感组件的制造成本与功效。
以上所公开的内容仅为本发明的优选可行实施例，并非因此局限本发明的权利要求书的保护范围，所以凡是运用本发明说明书及附图内容所做的等效技术变化，均包含于本发明的权利要求书的保护范围内。
Claims (11)
1.一种电感组件，其特征在于，所述电感组件包括：
一叠层体，包括多层交替堆叠的绝缘体及图案导体，所述叠层体具有相对的一底面和一顶面以及相对的一第一侧面和一第二侧面，所述第一侧面和所述第二侧面连接在所述底面和所述顶面之间，各层所述图案导体设置在所述叠层体内部，并且各层所述图案导体在相邻两层所述绝缘体之间的接口沿着一环绕轨迹延伸；
多个填充导体，各个所述填充导体分布在各层所述绝缘体，各个所述填充导体沿着各层所述绝缘体的厚度方向贯通各层所述绝缘体，以连接多层所述图案导体中的相邻两层所述图案导体，形成一以螺旋状延伸的卷绕导体；以及
一第一外部电极与一第二外部电极，分别形成在所述叠层体的所述第一侧面和所述第二侧面，所述第一外部电极的内缘与多层所述图案导体中的最上层的所述图案导体相连接，所述第二外部电极的内缘与多层所述图案导体中的最下层的所述图案导体相连接；
其中，所述第一外部电极的外缘露出于所述叠层体的所述底面以及所述第一侧面，所述第二外部电极的外缘露出于所述叠层体的所述底面及所述第二侧面，所述第一外部电极及所述第二外部电极的所述内缘为一曲面。
2.根据权利要求1所述的电感组件，其特征在于，各层所述图案导体具有第一端与第二端，且在相邻上下两层的所述图案导体中，上层的所述图案导体的所述第二端与下层的所述图案导体的所述第一端通过所述填充导体相连接。
3.根据权利要求2所述的电感组件，其特征在于，当所述第一外部电极与多层所述图案导体中的最上层的所述图案导体相连接时，最上层的所述图案导体的所述第一端是以沿着所述环绕轨迹的切线方向连接所述第一外部电极的所述内缘。
4.根据权利要求2所述的电感组件，其特征在于，当所述第二外部电极与多层所述图案导体中的最下层的所述图案导体相连接时，最下层的所述图案导体的所述第二端是以沿着所述环绕轨迹的切线方向连接所述第二外部电极的所述内缘。
5.根据权利要求2所述的电感组件，其特征在于，最上层的所述图案导体的所述第一端连接所述第一外部电极的所述内缘，且最上层的所述图案导体的所述第一端与所述第一外部电极的所述内缘的连接处靠近所述叠层体的底面。
6.根据权利要求2所述的电感组件，其特征在于，最下层的所述图案导体的所述第二端连接所述第二外部电极的内缘，且最下层的所述图案导体的所述第二端与所述第二外部电极的所述内缘的连接处靠近所述叠层体的底面。
7.根据权利要求1所述的电感组件，其特征在于，当所述第一外部电极的所述外缘露出于所述叠层体的所述第一侧面时，所述第一外部电极的所述外缘在所述第一侧面的露出部分的长度至少为所述第一侧面长度的三分之一。
8.根据权利要求1所述的电感组件，其特征在于，当所述第二外部电极的所述外缘露出于所述叠层体的所述第二侧面时，所述第二外部电极的所述外缘在所述第二侧面的露出部分的长度至少为所述第二侧面长度的三分之一。
9.根据权利要求1所述的电感组件，其特征在于，所述绝缘体是以陶瓷材料通过卷对卷涂布方式制成。
10.根据权利要求1所述的电感组件，其特征在于，所述绝缘体是以非感光陶瓷浆通过印刷方式制成。
11.根据权利要求1所述的电感组件，其特征在于，所述填充导体通过一激光束对所述绝缘体进行穿孔，再注入感光银浆且通过曝光显影方式而形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010915328.1A CN112071554A (zh) | 2020-09-03 | 2020-09-03 | 电感组件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010915328.1A CN112071554A (zh) | 2020-09-03 | 2020-09-03 | 电感组件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112071554A true CN112071554A (zh) | 2020-12-11 |
Family
ID=73666479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010915328.1A Pending CN112071554A (zh) | 2020-09-03 | 2020-09-03 | 电感组件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112071554A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113936896A (zh) * | 2021-09-29 | 2022-01-14 | 奇力新电子股份有限公司 | 电感元件 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106257603A (zh) * | 2015-06-19 | 2016-12-28 | 株式会社村田制作所 | 线圈部件 |
| CN107154300A (zh) * | 2016-03-04 | 2017-09-12 | 株式会社村田制作所 | 电子部件 |
| CN107808734A (zh) * | 2016-09-08 | 2018-03-16 | 株式会社村田制作所 | 电子部件 |
| US20180090266A1 (en) * | 2016-09-23 | 2018-03-29 | Murata Manufacturing Co., Ltd. | Inductor component and method of manufacturing same |
| CN108288536A (zh) * | 2017-01-10 | 2018-07-17 | 株式会社村田制作所 | 电感元件 |
| CN109698060A (zh) * | 2017-10-20 | 2019-04-30 | 三星电机株式会社 | 线圈电子组件 |
| CN110136936A (zh) * | 2018-02-08 | 2019-08-16 | 三星电机株式会社 | 电感器 |
-
2020
- 2020-09-03 CN CN202010915328.1A patent/CN112071554A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106257603A (zh) * | 2015-06-19 | 2016-12-28 | 株式会社村田制作所 | 线圈部件 |
| CN107154300A (zh) * | 2016-03-04 | 2017-09-12 | 株式会社村田制作所 | 电子部件 |
| CN107808734A (zh) * | 2016-09-08 | 2018-03-16 | 株式会社村田制作所 | 电子部件 |
| US20180090266A1 (en) * | 2016-09-23 | 2018-03-29 | Murata Manufacturing Co., Ltd. | Inductor component and method of manufacturing same |
| CN107871583A (zh) * | 2016-09-23 | 2018-04-03 | 株式会社村田制作所 | 电感元件及其制造方法 |
| CN108288536A (zh) * | 2017-01-10 | 2018-07-17 | 株式会社村田制作所 | 电感元件 |
| CN109698060A (zh) * | 2017-10-20 | 2019-04-30 | 三星电机株式会社 | 线圈电子组件 |
| CN110136936A (zh) * | 2018-02-08 | 2019-08-16 | 三星电机株式会社 | 电感器 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113936896A (zh) * | 2021-09-29 | 2022-01-14 | 奇力新电子股份有限公司 | 电感元件 |
| CN113936896B (zh) * | 2021-09-29 | 2024-04-09 | 奇力新电子股份有限公司 | 电感元件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI724965B (zh) | 電感元件 | |
| JP4477345B2 (ja) | 薄膜コモンモードフィルタ及び薄膜コモンモードフィルタアレイ | |
| US6498555B1 (en) | Monolithic inductor | |
| US6956455B2 (en) | Method of manufacturing laminated ceramic electronic component and laminated ceramic electronic component | |
| KR101983192B1 (ko) | 코일 전자부품 | |
| CN104810132A (zh) | 电磁器件 | |
| CN100538926C (zh) | 薄膜共模滤波器和薄膜共模滤波器阵列 | |
| KR101843283B1 (ko) | 코일 전자 부품 | |
| KR100644790B1 (ko) | 적층 코일 부품 및 그 제조방법 | |
| JP5757376B1 (ja) | 多層基板の製造方法、多層基板および電磁石 | |
| US6669796B2 (en) | Method of manufacturing laminated ceramic electronic component, and laminated ceramic electronic component | |
| CN103377811A (zh) | 电磁器件及其线圈结构 | |
| CN101556854A (zh) | 叠层片式线圈集成件及其制造方法 | |
| CN112071554A (zh) | 电感组件 | |
| KR20130134075A (ko) | 적층형 인덕터 및 그 제조방법 | |
| US6466120B1 (en) | Laminated inductor and method of producing the same | |
| JP4356300B2 (ja) | 積層型ｌｃ複合部品 | |
| US20230215616A1 (en) | Coil component | |
| JP6090444B2 (ja) | 積層型インダクタ素子の製造方法 | |
| JP2008177254A (ja) | インダクタ及びその製造方法 | |
| US20230230737A1 (en) | Multilayer coil component | |
| JP7367713B2 (ja) | インダクタ部品 | |
| JP7355051B2 (ja) | インダクタ部品および電子部品 | |
| US20230230738A1 (en) | Coil component | |
| JP7352200B2 (ja) | インダクタ部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20201211 |
|
| RJ01 | Rejection of invention patent application after publication |