CN112054119A - 包括数据存贮材料图案的半导体器件及其制造方法 - Google Patents

包括数据存贮材料图案的半导体器件及其制造方法 Download PDF

Info

Publication number
CN112054119A
CN112054119A CN202010423728.0A CN202010423728A CN112054119A CN 112054119 A CN112054119 A CN 112054119A CN 202010423728 A CN202010423728 A CN 202010423728A CN 112054119 A CN112054119 A CN 112054119A
Authority
CN
China
Prior art keywords
pattern
data storage
storage material
disposed
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010423728.0A
Other languages
English (en)
Inventor
朴正熙
朴洸珉
朴志镐
吴圭焕
李政武
堀井秀树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN112054119A publication Critical patent/CN112054119A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/068—Shaping switching materials by processes specially adapted for achieving sub-lithographic dimensions, e.g. using spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供了一种半导体器件及其制造方法。所述半导体器件包括：基体结构，包括半导体基底；第一导电结构，设置在基体结构上，并且在第一方向上延伸，第一导电结构包括下层，并且下层之中的至少一个下层包括碳；数据存贮材料图案，设置在第一导电结构上。所述半导体器件还包括：中间导电图案，设置在数据存贮材料图案上并且包括中间层，中间层之中的至少一个中间层包括碳；开关材料图案，设置在中间导电图案上；以及开关上电极图案，设置在开关材料图案上并且包括碳。所述半导体器件还包括：第二导电结构，设置在开关上电极图案上，并且在与第一方向交叉的第二方向上延伸；以及孔间隔件，设置在数据存贮材料图案的侧表面上。

Description

包括数据存贮材料图案的半导体器件及其制造方法
本申请基于并要求于2019年6月7日在韩国知识产权局提交的第10-2019-0067441号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用全部包含于此。
技术领域
公开涉及一种包括数据存贮材料图案的半导体器件。
背景技术
为了在诸如存储器器件等的半导体器件中实现高性能和低功耗，已经开发了诸如相变随机存取存储器(PRAM)、电阻随机存取存储器(RRAM)等的下一代存储器器件。这样的下一代存储器器件可以具有根据电流或电压而改变的电阻值，并且使用即使当电流供应或电压供应被中断时也能够保持电阻值的数据存贮材料来形成。
发明内容
根据实施例，一种半导体器件包括：基体结构，包括半导体基底；第一导电结构，设置在所述基体结构上并且在第一方向上延伸，所述第一导电结构包括下层，并且所述下层之中的至少一个下层包括碳；以及数据存贮材料图案，设置在所述第一导电结构上。所述半导体器件还包括：中间导电图案，设置在所述数据存贮材料图案上并且包括中间层，所述中间层之中的至少一个中间层包括碳；开关材料图案，设置在所述中间导电图案上；以及开关上电极图案，设置在所述开关材料图案上并且包括碳。所述半导体器件还包括：第二导电结构，设置在所述开关上电极图案上，并且在与所述第一方向交叉的第二方向上延伸；以及孔间隔件，设置在数据存贮材料图案的侧表面上。数据存贮材料图案的侧表面设置在所述孔间隔件的整个侧表面上。
根据实施例，一种半导体器件包括：基体结构，包括半导体基底；第一导电结构，设置在所述基体结构上，并且在第一方向上延伸，所述第一导电结构包括下层，并且所述下层之中的至少一个下层包括碳；以及数据存贮材料图案，设置在所述第一导电结构上。所述半导体器件还包括：中间导电图案，设置在所述数据存贮材料图案上并且包括中间层，所述中间层之中的至少一个中间层包括碳；开关材料图案，设置在所述中间导电图案上；以及开关上电极图案，设置在所述开关材料图案上并且包括碳。所述半导体器件还包括：第二导电结构，设置在所述开关上电极图案上，并且在与所述第一方向交叉的第二方向上延伸。所述中间层之中的包括碳的所述至少一个中间层的宽度大于所述开关上电极图案的宽度。
根据实施例，一种制造半导体器件的方法包括以下步骤：形成包括半导体基底的基体结构；在所述基体结构上形成第一导电结构，所述第一导电结构在第一方向上延伸，所述第一导电结构包括下层，并且所述下层之中的至少一个下层包括碳；以及在所述第一导电结构上形成层间绝缘层。所述方法还包括以下步骤：形成穿过所述层间绝缘层的孔；在所述孔的内壁上形成孔间隔件；以及通过用数据存贮材料填充所述孔，在所述第一导电结构和所述孔间隔件上形成数据存贮材料图案。所述方法还包括以下步骤：在所述数据存贮材料图案上形成中间导电图案，所述中间导电图案包括中间层，并且所述中间层之中的至少一个中间层包括碳；在所述中间导电图案上形成开关材料图案；以及在开关材料图案上形成开关上电极图案。所述方法还包括：在所述开关上电极图案上形成第二导电结构，所述第二导电结构在与所述第一方向交叉的第二方向上延伸。
附图说明
图1是根据实施例的半导体器件的平面图。
图2示出了图1的半导体器件的分别沿着图1中的线I-I'和线II-II'截取的剖视图。
图3是图2的半导体器件的由图2中的'A'指示的部分处的局部放大图。
图4是图3的半导体器件的修改示例的局部放大图。
图5是图3的半导体器件的修改示例的局部放大图。
图6是图3的半导体器件的修改示例的局部放大图。
图7是图2的半导体器件的修改示例的剖视图。
图8是图2的半导体器件的修改示例的剖视图。
图9是图2的半导体器件的修改示例的剖视图。
图10是图2的半导体器件的修改示例的剖视图。
图11A是根据实施例的半导体器件的修改示例的剖视图。
图11B是根据实施例的半导体器件的修改示例的剖视图。
图12是根据实施例的半导体器件的修改示例的剖视图。
图13是根据实施例的半导体器件的修改示例的剖视图。
图14、图15、图16、图17、图18、图19、图20、图21、图22、图23、图24和图25是制造根据实施例的半导体器件的方法中的阶段的剖视图。
具体实施方式
在整个本公开中，在此可以使用诸如“上”、“中间”、“下”等的方向术语来描述一个元件或特征与另一元件或特征的关系，并且实施例可以不受这些术语限制。因此，诸如“上”、“中间”、“下”等的这些术语可以由诸如“第一”、“第二”、“第三”等的其它术语来代替以描述元件和特征。
图1是根据实施例的半导体器件的平面图，并且图2示出了图1的半导体器件的分别沿着图1中的线I-I'和线II-II'截取的剖视图。
参照图1和图2，第一导电结构12可以设置在基体结构3上。
在实施方式中，基体结构3可以包括半导体基底6和设置在半导体基底6上的电路区域9。在实施方式中，半导体基底6可以由半导体材料(例如，硅)形成。电路区域9可以是其中设置有用于驱动存储器单元的电路的区域。
在实施方式中，第一导电结构12可以包括多个层14、16和18。多个层14、16和18可以被称为下层。例如，第一导电结构12可以包括第一下层14、设置在第一下层14上的第二下层16以及设置在第二下层16上的第三下层18。多个层14、16和18中的任一层或任何组合可以包括碳。例如，第二下层16可以包括碳材料层(例如，碳质材料)或者包括碳的材料层。在实施方式中，包括碳的材料层可以是例如包括金属元素(诸如钨(W)等)和碳(C)的材料层。在实施方式中，包括碳的材料层可以包括其它金属元素，例如，除了W以外的钛(Ti)、钽(Ta)、钌(Ru)等。在实施方式中，包括碳的材料层还可以包括除了碳和金属元素以外的例如氮(N)或硼(B)。在实施方式中，第一下层14可以由例如钨的导电材料形成。在实施方式中，第三下层18可以由包括例如W、TiN、TiAlN、TaN、WN、MoN、TiSiN、TiCN、TiBN、ZrSiN、WSiN、WBN、ZrAlN、MoAlN、TaSiN、TaAlN、TiON、TiAlON、WON、TaON或它们的组合的导电材料形成。如在此使用的，术语“或”不是排它性术语，例如，“A或B”将会包括A、B或者A和B。
第一导电结构12的多个层14、16和18的侧表面或横向表面可以彼此对齐(例如，共面、共线或者另外为连续)。多个第一导电结构12可以被包括在半导体器件中。第一导电结构12可以呈在第一方向X上延伸的线或线性结构的形式。第一方向X可以与半导体基底6的上表面6s平行。
间隙填充绝缘图案27可以设置在第一导电结构12的侧表面上。间隙填充绝缘图案27可以由绝缘材料(例如，氧化硅)形成。
缓冲层21可以设置在第一导电结构12上。在实施方式中，缓冲层21可以包括金属氧化物(例如，AlO等)和金属氮化物(例如，AlN等)中的一者或两者。在实施方式中，缓冲层21可以由绝缘材料、半导体材料或金属材料形成。缓冲层21的侧表面可以与第一导电结构12的侧表面对齐。间隙填充绝缘图案27可以延伸到缓冲层21的侧表面(例如，可以设置在缓冲层21的侧表面上)。
层间绝缘层30可以设置在缓冲层21和间隙填充绝缘图案27上。层间绝缘层30可以具有比缓冲层21的厚度(例如，在垂直于第一方向X的竖直方向Z上的厚度)大的厚度(在竖直方向Z上的厚度)。层间绝缘层30可以由绝缘材料(例如，SiO、SiN、SiCN或SiON)形成。
蚀刻停止层33可以设置在层间绝缘层30上。蚀刻停止层33可以具有比层间绝缘层30的厚度小的厚度(在竖直方向Z上的厚度)。蚀刻停止层33可以由绝缘材料(例如，AlO或AlN)形成。
在实施方式中，平坦化停止层36可以设置在蚀刻停止层33上。平坦化停止层36可以由绝缘材料(例如，氮化硅)形成。
孔40可以穿透平坦化停止层36、蚀刻停止层33、层间绝缘层30和缓冲层21，并且可以暴露第一导电结构12。
数据存贮材料图案45可以设置在孔40中。在实施方式中，数据存贮材料图案45可以由硫族化物相变存储材料形成，该硫族化物相变存储材料能够根据通过施加的电流而加热的温度和时间将相从具有高电阻率的非晶相改变为具有低电阻率的晶相或者从晶相改变为非晶相。在实施方式中，数据存贮材料图案45可以由诸如硫族化物材料(包括例如锗(Ge)、锑(Sb)和/或碲(Te))的相变存储材料形成。在实施方式中，数据存贮材料图案45可以由包括Te和Se中的一种或两种以及Ge、Sb、Bi、Pb、Sn、As、S、Si、P、O、N和In中的任何一种或任何组合的相变存储材料形成。在实施方式中，数据存贮材料图案45可以通过用能够以另一方式存贮数据的数据存贮材料代替相变材料来形成。数据存贮材料图案45的高度可以由于缓冲层21、蚀刻停止层33和平坦化停止层36而在整个半导体器件中保持恒定，从而改善半导体器件的散布。
孔间隔件42可以置于数据存贮材料图案45与层间绝缘层30之间。在实施方式中，孔间隔件42可以置于数据存贮材料图案45与蚀刻停止层33之间以及置于数据存贮材料图案45与平坦化停止层36之间。孔间隔件42可以与第一导电结构12间隔开。孔间隔件42可以由绝缘材料(例如，氧化硅或氮化硅)形成。数据存贮材料图案45的侧表面可以设置在孔间隔件42的整个侧表面上，并且孔间隔件42的底表面可以比数据存贮材料图案45的底表面高。
在实施方式中，数据存贮材料图案45的宽度(在第二方向Y上的宽度)可以比第一导电结构12的宽度(在第二方向Y上的宽度)小。第二方向Y可以与半导体基底6的上表面6s平行。第二方向Y可以垂直于第一方向X。
在实施方式中，数据存贮材料图案45可以包括在与缓冲层21的水平相同的水平处(例如，在竖直方向Z上距半导体基底6相同的距离处)沿与半导体基底6的上表面6s平行的方向延伸的部分。例如，数据存贮材料图案45还可以包括在孔间隔件42的下表面与第一导电结构12的上表面之间延伸的部分。
中间导电图案48可以设置在数据存贮材料图案45上。中间导电图案48可以包括多个层51和54。多个层51和54可以被称为中间层。例如，中间导电图案48可以包括第一中间层51和设置在第一中间层51上的第二中间层54。中间导电图案48的多个层51和54中的一个或两个可以包括碳。在实施方式中，第二中间层54可以包括碳材料层或者包括碳的材料层。第一中间层51可以由包括例如W、TiN、TiAlN、TaN、WN、MoN、TiSiN、TiCN、TiBN、ZrSiN、WSiN、WBN、ZrAlN、MoAlN、TaSiN、TaAlN、TiON、TiAlON、WON、TaON或它们的组合的导电材料形成。中间导电图案48的多个层51和54的侧表面可以对齐(例如，自对齐)。中间导电图案48可以具有比数据存贮材料图案45的宽度(在第二方向Y上的宽度)大的宽度(在第二方向Y上的宽度)。
在实施方式中，可以由碳材料层或者包括碳的材料层形成的第二中间层54和第二下层16可以与数据存贮材料图案45间隔开。
开关材料图案57可以设置在中间导电图案48上。开关上电极图案60可以设置在开关材料图案57上。开关上电极图案60、开关材料图案57和中间导电图案48可以构成开关器件。例如，开关上电极图案60、开关材料图案57和中间导电图案48可以构成双向阈值开关(OTS)器件。在实施方式中，开关材料图案57可以由与数据存贮材料图案45的硫族化物材料不同的硫族化物材料形成。在实施方式中，数据存贮材料图案45可以由相变存储材料(例如，Ge、Sb和/或Te的合金)形成，该相变存储材料能够将相从晶相改变为非晶相或者从非晶相改变为晶相，并且开关材料图案57可以由硫族化物OTS材料形成，该硫族化物OTS材料在半导体器件的操作期间能够保持非晶相。在实施方式中，开关材料图案57可以由包括例如As、S、Se、Te和Ge中的两种或更多种的合金材料形成，或者除了所述合金材料以外还由能够在较高温度下保持非晶相的附加元素(例如，Si、N等)形成。在实施方式中，开关材料图案57可以由包括Te、As、Ge和Si的合金材料、包括Ge、Te、和Pb的合金材料、包括Ge、Se和Te的合金材料、包括Al、As和Te的合金材料、包括Se、As、Ge和Si的合金材料、包括Se、As、Ge和C的合金材料、包括Se、Te、Ge和Si的合金材料、包括Ge、Sb、Te和Se的合金材料、包括Ge、Bi、Te和Se的合金材料、包括Ge、As、Sb和Se的合金材料、包括Ge、As、Bi和Te的合金材料和包括Ge、As、Bi和Se的合金材料之中的合金材料形成。开关上电极图案60可以由碳材料层或者包括碳的材料层形成。
在实施方式中，开关材料图案57的侧表面和开关上电极图案60的侧表面可以对齐。例如，开关材料图案57和开关上电极图案60可以具有基本上相同的宽度(在第二方向Y上的宽度)。
在实施方式中，在第二方向Y上，包括碳的中间导电图案48的宽度比开关上电极图案60的宽度大。此外，在第二方向Y上和沿着线II-II'截取的区域中，包括碳的下层14、16和18的宽度比包括碳的中间导电图案48的宽度小，并且比开关上电极图案60的宽度小。
在实施方式中，开关材料图案57可以具有比数据存贮材料图案45的宽度(在第二方向Y上的宽度)大的宽度(在第二方向Y上的宽度)。
在实施方式中，中间导电图案48的至少一部分可以具有比开关材料图案57的宽度大的宽度(在第二方向Y上的宽度)。
第二导电结构72a可以设置在开关上电极图案60上。第二导电结构72a可以包括单层或者多层。
第二导电结构72a可以呈在第二方向Y上延伸的线或者线性结构的形式。
在实施方式中，第一导电结构12和第二导电结构72a中的一个可以是字线，而第一导电结构12和第二导电结构72a中的另一个可以是位线。
第一间隙填充绝缘图案69可以置于第二导电结构72a与层间绝缘层30之间。第一间隙填充绝缘图案69可以设置在开关材料图案57的侧表面(例如，面向第二方向Y的表面)上。第二间隙填充绝缘图案90可以设置在层间绝缘层30上、开关材料图案57的侧表面(例如，面向第一方向X的表面)上以及第二导电结构72a的侧表面(例如，面向第一方向X的表面)上。第一间隙填充绝缘图案69和第二间隙填充绝缘图案90可以由绝缘材料(例如，氧化硅)形成。
绝缘间隔件66和87可以设置在中间导电图案48上。绝缘间隔件66和87可以与中间导电图案48叠置(例如，可以覆盖中间导电图案48)(例如，使得中间导电图案48的一部分在竖直方向Z上置于绝缘间隔件66和87与半导体基底6之间)，并且可以覆盖开关材料图案57的侧表面。绝缘间隔件66和87可以由绝缘材料(例如，氧化硅或氮化硅)形成。
详细地，绝缘间隔件66和87可以包括第一间隔件66和第二间隔件87。第一间隔件66可以置于中间导电图案48与第二导电结构72a之间。第一间隔件66可以在竖直方向Z上从中间导电图案48的上表面延伸以覆盖开关材料图案57的侧表面(例如，面向第二方向Y的表面)和开关上电极图案60的侧表面(例如，面向第二方向Y的表面)。竖直方向Z可以是与半导体基底6的上表面6s垂直的方向。第一间隔件66可以在第二方向Y上置于开关材料图案57的侧表面与第一间隙填充绝缘图案69之间，并且可以在第二方向Y上置于开关上电极图案60的侧表面与第一间隙填充绝缘图案69之间。
第二间隔件87可以在竖直方向Z上从中间导电图案48延伸以覆盖开关材料图案57在第一方向X上的侧表面、开关上电极图案60在第一方向X上的侧表面以及第二导电结构72a在第一方向X上的侧表面。例如，第二间隔件87可以在第一方向X上置于开关材料图案57的侧表面与第二间隙填充绝缘图案90之间，可以在第一方向X上置于开关上电极图案60的侧表面与第二间隙填充绝缘图案90之间，并且可以在第一方向X上置于第二导电结构72a的侧表面与第二间隙填充绝缘图案90之间。
存储器单元结构MC可以置于第一导电结构12(在第一方向X上延伸的第一导电结构12)与第二导电结构72a(在第二方向Y上延伸的第二导电结构72a)之间。存储器单元结构MC可以包括如上面描述的数据存贮材料图案45、中间导电图案48、开关材料图案57和开关上电极图案60。
在实施方式中，数据存贮材料图案45下方(例如，在竖直方向Z上比数据存贮材料图案45更靠近半导体基底6)的第一导电结构12以及数据存贮材料图案45上方(例如，在竖直方向Z上比数据存贮材料图案45距半导体基底6更远)的中间导电图案48可以包括如上面描述的碳材料层或者包括碳的材料层。在实施方式中，第二下层16和第二中间层54可以包括碳材料层或者包括碳的材料层。如上面描述的，包括碳材料层或者包括碳的材料层的第二下层16、第二中间层54和开关上电极图案60可以在存储器单元结构MC的操作期间用作热阻挡件，以明显减少数据存贮材料图案45中产生的热的损失。因此，可以改善包括存储器单元结构MC的半导体器件的性能。
在实施方式中，孔40中的孔间隔件42可以减小数据存贮材料图案45的宽度。因此，可以减少包括存储器单元结构MC的半导体器件的操作电流。此外，孔间隔件42在数据存贮材料图案45的形成期间防止在数据存贮材料图案45中形成一个或更多个接缝(seam)。因此，中间导电图案48的导电材料或碳材料在中间导电图案48的形成期间不填充这样的接缝并且不引起数据存贮材料图案45的不同部分与中间导电图案48之间的桥接。
在实施方式中，数据存贮材料图案45可以包括在孔间隔件42的下表面与第一导电结构12的顶表面之间延伸的部分(例如，在竖直方向Z上延伸的部分)，以增大数据存贮材料图案45与第一导电结构12之间的接触区域。例如，在操作存储器单元结构MC的同时，数据存贮材料图案45和第一导电结构12可以彼此稳定接触，以帮助防止否则由于数据存贮材料图案45从晶相到非晶相或者从非晶相到晶相的反复相变而可能发生的数据存贮材料图案45与第一导电结构12之间的不良接触。因此，可以改善半导体器件的耐用性和可靠性。
在下文中，将分别参照图3、图4、图5和图6描述数据存贮材料图案45的示例。
图3是图2的半导体器件的由图2中的'A'指示的部分处的局部放大图，并且图4、图5和图6是图3的半导体器件的修改示例的局部放大图。
在实施方式中，参照图3，数据存贮材料图案45a可以包括第一部分45a_1和第二部分45a_2。数据存贮材料图案45a的第一部分45a_1可以被孔间隔件42限定(例如，包含)，数据存贮材料图案45a的第二部分45a_2可以置于孔间隔件42的下表面与第一导电结构12的上表面之间(例如，在竖直方向Z上置于孔间隔件42的下表面与第一导电结构12的上表面之间)。数据存贮材料图案45a的第一部分45a_1可以与层间绝缘层30在同一水平处，并且数据存贮材料图案45a的第二部分45a_2可以与缓冲层21在同一水平处。数据存贮材料图案45a的第二部分45a_2可以从数据存贮材料图案45a的第一部分45a_1的侧表面延伸(例如，在第一方向X上向外延伸)一定距离，该距离比孔间隔件42的厚度(在第一方向X上的厚度)小。
在实施方式中，参照图4，数据存贮材料图案45b可以包括与层间绝缘层30在同一水平处的第一部分45b_1以及与缓冲层21在同一水平处的第二部分45b_2。第二部分45b_2可以从数据存贮材料图案45b的第一部分45b_1的侧表面延伸(例如，在第一方向X上向外延伸)一定距离，该距离比孔间隔件42的厚度(在第一方向X上的厚度)大。例如，数据存贮材料图案45b的第二部分45b_2可以置于孔间隔件42的下表面与第一导电结构12的上表面之间(在竖直方向Z上置于孔间隔件42的下表面与第一导电结构12的上表面之间)，并且也可以置于层间绝缘层30的下表面与第一导电结构12的上表面之间(在竖直方向Z上置于层间绝缘层30的下表面与第一导电结构12的上表面之间)。
在实施方式中，参照图5，数据存贮材料图案45c可以向下延伸以与第一导电结构12的上表面接触。例如，数据存贮材料图案45c的与层间绝缘层30在同一水平处的第一部分可以具有一定宽度(在第一方向X上的宽度)，所述宽度与数据存贮材料图案45c的从数据存贮材料图案45c的与层间绝缘层30在同一水平处的第一部分向下延伸(例如，朝着半导体基底6延伸)的第二部分的宽度相同。
在实施方式中，参照图6，数据存贮材料图案45d可以包括第一部分45d_1和在第一部分45d_1下方并且具有比第一部分45d_1的宽度大的宽度的第二部分45d_2。数据存贮材料图案45d的第一部分45d_1可以包括与层间绝缘层30在同一水平处的部分以及与缓冲层21a的部分在同一水平处的部分。数据存贮材料图案45d的第二部分45d_2可以置于孔间隔件42a的下表面与第一导电结构12的上表面之间(例如，在竖直方向Z上置于孔间隔件42a的下表面与第一导电结构12的上表面之间)。数据存贮材料图案45d的第二部分45d_2在竖直方向Z上的厚度可以比缓冲层21a的位于层间绝缘层30与第一导电结构12之间的部分在竖直方向Z上的厚度小。在缓冲层21a中，孔间隔件42a与第一导电结构12之间的部分(例如，在竖直方向Z上的部分)可以具有比缓冲层21a的在层间绝缘层30与第一导电结构12之间的部分的厚度小的厚度。即，孔间隔件42a可以设置到缓冲层21a的顶表面中，使得孔间隔件42a的底表面可以比缓冲层21a的顶表面低。
图7、图8、图9和图10是图2的半导体器件的修改示例的剖视图。当分别参照图7、图8、图9和图10描述根据实施例的半导体器件的修改示例时，将仅描述根据实施例的半导体器件的修改部分。因此，即使没有附加描述，也可以从参照图2描述的内容中理解其它部分。
在实施方式中，参照图7，平坦化停止层(例如，下平坦化停止层)24可以置于缓冲层21与层间绝缘层30之间。平坦化停止层24可以由绝缘材料(例如，氮化硅)形成。平坦化停止层24的侧表面、缓冲层21的侧表面和第一导电结构12的侧表面可以对齐。
在实施方式中，参照图8，第一间隙填充绝缘图案69a和第二间隙填充绝缘图案90a可以从第一间隙填充绝缘图案69a和第二间隙填充绝缘图案90a的覆盖中间导电图案48的侧表面(例如，与中间导电图案48的侧表面在同一水平处)的部分向下延伸(例如，在竖直方向Z上延伸)，以顺序穿透平坦化停止层36和蚀刻停止层33以与层间绝缘层30接触。
在实施方式中，参照图9，顺序堆叠的蚀刻停止层33a和平坦化停止层36a可以从层间绝缘层30与中间导电图案48之间向外延伸到层间绝缘层30与第二间隙填充绝缘图案90之间以及层间绝缘层30与第一间隙填充绝缘图案69之间。
在实施方式中，参照图10，可以省略平坦化停止层(图2的36)。例如，蚀刻停止层33与中间导电图案48可以彼此接触(例如，直接接触)。
在下文中，将参照图11A和图11B描述其中在上面的实施例中描述的多个存储器单元结构MC在竖直方向Z上堆叠的示例。
图11A和图11B是根据实施例的半导体器件的修改示例的剖视图。当描述其中多个存储器单元结构MC堆叠的示例时，将省略与上面描述的组件相同的组件的描述，并且描述将集中于变换的组件或添加的组件。
在下文中，将参照图11A描述其中上面描述的存储器单元结构MC在竖直方向Z上堆叠成两级的示例。
参照图11A，在第一方向X上延伸的第一导电结构12、在第一导电结构12上并且在第二方向Y上延伸的第二导电结构72b以及在第二导电结构72b上并且在第一方向X上延伸的第三导电结构172可以设置在与参照图2描述的基体结构相同的基体结构3上。例如，第一存储器单元结构MC1可以置于第一导电结构12与第二导电结构72b之间，第二存储器单元结构MC2可以置于第二导电结构72b与第三导电结构172之间。
在第一导电结构12、第二导电结构72b和第三导电结构172之中，在相对下位置处(例如，在竖直方向Z上更靠近半导体基底6)的导电结构可以具有与参照图2描述的第一导电结构12相同的结构。例如，第一导电结构12和第二导电结构72b中的每个可以包括参照图2描述的多个层14、16和18。
第二存储器单元结构MC2可以具有其中第一存储器单元结构MC1在平面图中旋转90度的结构。例如，在图11A中，由线I-I'指示的区域中的第二存储器单元结构MC2与由线II-II'指示的区域中的第一存储器单元结构MC1基本上相同。由线II-II'指示的区域中的第二存储器单元结构MC2可以与由线I-I'指示的区域中的第一存储器单元结构MC1基本上相同。
在下文中，将参照图11B描述其中上面描述的存储器单元结构MC在竖直方向Z上堆叠成三级或更多级的示例。作为示例，将描述其中上面描述的存储器单元结构MC在竖直方向Z上堆叠成四级的示例。
参照图11B，第三存储器单元结构MC3和第四存储器单元结构MC4可以顺序堆叠在如参照图11A描述的第一存储器单元结构MC1和第二存储器单元结构MC2上。
如上面描述的，第一存储器单元结构MC1可以置于第一导电结构12与第二导电结构72b之间。第二存储器单元结构MC2可以置于第二导电结构72b与第三导电结构172b之间。第三存储器单元结构MC3可以置于第三导电结构172b与第四导电结构272之间。第四存储器单元结构MC4可以置于第四导电结构272与第五导电结构372之间。
在第一导电结构12、第二导电结构72b、第三导电结构172b、第四导电结构272和第五导电结构372之中，在相对下位置处的第一导电结构12、第二导电结构72b、第三导电结构172b和第四导电结构272中的每个可以包括参照图2描述的多个层14、16和18。
第一导电结构12、第三导电结构172b和第五导电结构372可以在第一方向X上延伸，第二导电结构72b和第四导电结构272可以在第二方向Y上延伸。第一存储器单元结构MC1和第三存储器单元结构MC3可以具有相同的结构，并且第二存储器单元结构MC2和第四存储器单元结构MC4可以具有相同的结构。
图12是根据实施例的半导体器件的修改示例的剖视图。
在实施方式中，参照图12，如参照图2描述的，可以设置基体结构3、缓冲层21、层间绝缘层30、蚀刻停止层33、平坦化停止层36、数据存贮材料图案45、孔间隔件42、中间导电图案48以及开关材料图案57。
开关上电极图案60a可以设置在开关材料图案57上。开关上电极图案60a可以包括顺序堆叠的多个层。例如，开关上电极图案60a可以包括第一上电极层60a_1和设置在第一上电极层60a_1上的第二上电极层60a_2。在实施方式中，第一上电极层60a_1可以是碳材料层或者包含碳的材料层。第二上电极层60a_2可以包括例如钨的导电材料层。
开关材料图案57的侧表面和开关上电极图案60a的侧表面可以对齐。例如，开关材料图案57和开关上电极图案60a可以具有基本上相同的宽度。
间隔件166可以覆盖顺序堆叠的开关材料图案57的侧壁和开关上电极图案60a的侧壁。间隔件166可以设置在中间导电图案48上。间隔件166可以由绝缘材料(例如，氧化硅或氮化硅)形成。
间隙填充绝缘图案169可以设置在层间绝缘层30上，并且可以在向上延伸(例如，在竖直方向Z上向上延伸)的同时覆盖中间导电图案48的侧表面。间隔件166可以置于开关材料图案57的侧壁和开关上电极图案60a的侧壁与间隙填充绝缘图案169之间。
第二导电结构472可以设置在开关上电极图案60a上，并且可以在第二方向Y上延伸。上间隙填充绝缘图案96可以覆盖第二导电结构472的侧表面。
存储器单元结构MC'可以置于第一导电结构12与第二导电结构472之间。存储器单元结构MC'可以包括与上面描述的相同的数据存贮材料图案45、中间导电图案48、开关材料图案57和开关上电极图案60a。
在下文中，将参照图13描述其中存储器单元结构MC'在竖直方向Z上堆叠的示例。
图13是根据实施例的半导体器件的修改示例的剖视图。
参照图13，在第一方向X上延伸的第一导电结构12、在第一导电结构12上并且在第二方向Y上延伸的第二导电结构472a、在第二导电结构472a上并且在第一方向X上延伸的第三导电结构572可以设置在与参照图12描述的相同的基体结构3上。例如，与参照图12描述的相同的第一存储器单元结构MC'可以置于第一导电结构12与第二导电结构472a之间，并且第二存储器单元结构MC”可以置于第二导电结构472a与第三导电结构572之间。
在第一导电结构12、第二导电结构472a和第三导电结构572之中，在相对下位置处(例如，在竖直方向Z上更靠近半导体基底6)的导电结构可以具有与参照图2描述的第一导电结构12相同的结构。例如，第一导电结构12和第二导电结构472a中的每个可以包括参照图2描述的多个层14、16和18。第二存储器单元结构MC”可以具有其中第一存储器单元结构MC'在平面图中以与参照图11A描述的相同的方式旋转90度的结构。例如，可以设置在竖直方向Z上堆叠的多个存储器单元结构MC'和MC”。
在下文中，将参照图1和图14至图25描述制造根据实施例的半导体器件的方法。
图14、图15、图16、图17、图18、图19、图20、图21、图22、图23、图24和图25是制造根据实施例的半导体器件的方法中的阶段的剖视图。详细地，图14至图25是示出沿着图1的线I-I'截取的区域和沿着图1的线II-II'截取的区域的剖视图。
参照图1和图14，可以在基体结构3上形成具有线形状或者线性结构的结构12、21和24。基体结构3可以包括半导体基底6和在半导体基底6上的下电路区域9。下电路区域9可以是***电路区域。
结构12、21和24可以包括顺序堆叠的第一导电结构12、缓冲层21和平坦化停止层24。
在实施方式中，第一导电结构12可以包括顺序堆叠的多个层14、16和18。例如，第一导电结构12可以包括顺序堆叠的第一下层14、第二下层16和第三下层18。
在实施方式中，缓冲层21可以由例如金属氧化物(诸如AlO等)或者金属氮化物(诸如AlN等)或者能够代替或起到相同作用的材料形成。
平坦化停止层24可以由例如绝缘材料(诸如氮化硅)形成。
参照图1和图15，在沿着线II-II'截取的区域中，可以沉积间隙填充层并使其平坦化直到暴露平坦化停止层(图14的24)，以形成间隙填充绝缘图案27。
在实施方式中，可以完全去除平坦化停止层(图14的24)以暴露缓冲层21。
在实施方式中，平坦化停止层(图14的24)可以保留有其减小的厚度。
参照图1和图16，可以在缓冲层21和间隙填充绝缘图案27上顺序形成层间绝缘层30、蚀刻停止层33和平坦化停止层36。层间绝缘层30可以由例如绝缘材料(诸如SiO、SiN、SiCN或者SiON)形成。蚀刻停止层33可以由例如绝缘材料(诸如AlO或AlN)形成。平坦化停止层36可以由例如绝缘材料(诸如氮化硅)形成。
参照图1和图17，可以形成顺序穿透平坦化停止层36、蚀刻停止层33和层间绝缘层30的初始孔39。可以形成多个初始孔39。
在实施方式中，初始孔39可以与缓冲层21叠置。
缓冲层21可以帮助保护第一导电结构12免受其中蚀刻层间绝缘层30以形成初始孔39的蚀刻工艺的影响。
可以在初始孔39的侧壁上形成孔间隔件42。形成孔间隔件42的步骤可以包括：形成覆盖初始孔39的内壁和平坦化停止层36的上表面的间隔件层；以及各向异性地蚀刻间隔件层。缓冲层21可以保护第一导电结构12免受其中各向异性地蚀刻间隔件层以形成孔间隔件42的蚀刻工艺的影响。初始孔39可以由孔间隔件42限定。因此，孔间隔件42可以减小初始孔39的宽度。
参照图1和图18，可以蚀刻被初始孔(图17的39)暴露的缓冲层21，使得可以形成使第一导电结构12的上表面暴露的孔40。
在实施方式中，可以蚀刻缓冲层21的在孔间隔件42下方的至少一部分，以使孔40在第一方向X和第二方向Y(例如，水平方向)上延伸。
参照图1和图19，可以将数据存贮材料层形成为在填充孔40的同时覆盖平坦化停止层36，并且可以利用平坦化停止层36作为平坦化停止层来执行平坦化工艺以在孔40中形成数据存贮材料图案45。
通过执行镶嵌来形成数据存贮材料图案45，数据存贮材料图案45的耐久性增加了例如2至3个数量级。
在实施方式中，可以在平坦化工艺期间减小平坦化停止层36的厚度。
在实施方式中，可以完全去除平坦化停止层36以暴露蚀刻停止层33。
在实施方式中，在用数据存贮材料层填充孔40之后，可以用激光对数据存贮材料层进行重新加热，使得数据存贮材料层在孔40中回流。因此，数据存贮材料图案45可以在第二方向Y上以较小的宽度(例如，14nm或12nm)形成有较少的缺陷，从而增加了半导体器件的可伸展性。
参照图1和图20，可以在平坦化停止层36和数据存贮材料图案45上形成顺序堆叠的多个中间层51和54、开关材料层56和开关上电极层59。
参照图1和图21，在沿着线II-II'截取的区域中，可以对顺序堆叠的开关材料层56和开关上电极层59进行图案化，以形成第一初始沟槽63。第一初始沟槽63可以呈线的形式(例如，可以线性延伸)。第一初始沟槽63可以暴露多个中间层51和54的上表面。
在形成第一初始沟槽63的同时，可以蚀刻开关材料层56和开关上电极层59，以形成为开关材料图案57和开关上电极图案60。
可以在开关材料图案57和开关上电极图案60的被第一初始沟槽63暴露的侧表面上形成第一间隔件66。第一间隔件66可以由绝缘材料形成。
参照图1和图22，在沿着线II-II'截取的区域中，可以蚀刻被第一初始沟槽63暴露的多个中间层51和54，以形成第一沟槽64。
在实施方式中，第一沟槽64可以暴露平坦化停止层36。
在实施方式中，在对多个中间层51和54进行蚀刻之后，第一沟槽64可以通过蚀刻平坦化停止层36使蚀刻停止层33暴露。
参照图1和图23，可以将间隙填充绝缘图案69形成为填充第一沟槽(图22的64)。可以在间隙填充绝缘图案69和开关上电极图案60上形成顺序堆叠的上导电层71、上缓冲层80和上平坦化停止层82。
在实施方式中，上导电层71可以包括单层或者多层。
在实施方式中，当上导电层71被用于形成图11A中描述的第一存储器单元结构MC1与第二存储器单元结构MC2之间的第二导电结构(图11A的72b)时，上导电层71可以形成为顺序堆叠的多个层14、16和18。上导电层71可以由与第一导电结构12基本上相同的层形成。上缓冲层80可以与参照图14描述的缓冲层(图14的21)基本上相同，并且上平坦化停止层82可以与参照图14描述的平坦化停止层24基本上相同。
在实施方式中，当上导电层71被用作图11A中描述的第二存储器单元结构(图11A的MC2)的第三导电结构172或者被用作图2中描述的存储器单元结构(图2的MC)的第二导电结构72a时，多个层14、16和18之中的第二下层16和第三下层18可以被省略，并且上缓冲层80可以被省略。
参照图1和图24，在沿着线I-I'截取的区域中，在对顺序堆叠的上导电层(图23的71)、上缓冲层80和上平坦化停止层82进行蚀刻之后，可以对开关上电极层(图20的59)和开关材料层(图20的56)进行顺序蚀刻，以形成初始沟槽84。初始沟槽84可以呈线的形式。在形成初始沟槽84的同时，上导电层(图23的71)可以被蚀刻以形成为第二导电结构72。
在形成初始沟槽84的同时，可以蚀刻开关材料层56和开关上电极层59，以将其形成为开关材料图案57和开关上电极图案60。
可以将第二间隔件87形成为覆盖被初始沟槽84暴露的开关材料图案57的侧表面、开关上电极图案60的侧表面、第二导电结构72的侧表面、上缓冲层80的侧表面和上平坦化停止层82的侧表面。可以在大于或等于250摄氏度且小于或等于350摄氏度的温度(该温度低于常规使用的温度)下加热第二间隔件87。通过在低温度下加热第二间隔件87，可以增加开关材料图案57的性能，多个半导体器件可以堆叠在彼此上，如例如图11A、图11B和图13中所示。
参照图1和图25，在沿着线I-I'截取的区域中，可以蚀刻初始沟槽(图24的84)下方(例如，初始沟槽的底部处)的多个中间层51和54以形成第二沟槽85。可以在形成第二沟槽85的同时蚀刻多个中间层51和54，以将多个中间层51和54形成为中间导电图案48。
在实施方式中，在对初始沟槽(图24中的84)下方的多个中间层51和54进行蚀刻之后，可以将第二沟槽85向下蚀刻到平坦化停止层36，以暴露蚀刻停止层33。
蚀刻停止层33可以帮助防止在对多个中间层51和54进行蚀刻的同时可能发生的对数据存贮材料图案45的蚀刻损坏。
返回图2或者图11A，可以形成间隙填充材料层，以在填充第二沟槽(图25的85)的同时覆盖上平坦化停止层(图25的82)。可以对间隙填充材料层进行平坦化以形成第二间隙填充绝缘图案90。可以去除上平坦化停止层(图25的82)。
如图23中所描述的，当上导电层(图23的71)被用于形成图11A中描述的第一存储器单元结构MC1与第二存储器单元结构MC2之间的第二导电结构(图11A的72b)时，在上导电层71上方的与图14中描述的缓冲层(图14中的21)对应的上缓冲层(图25的80)可以被暴露。
如上面图23中描述的，当上导电层71被用作图11A中描述的第二存储器单元结构(图11A中的MC2)的第三导电结构172或者被用作图2中描述的存储器单元结构(图2的MC)的第二导电结构72a时，多个层14、16和18之中的第二下层16和第三下层18可以被省略，并且上导电层(图23的71)可以由第三导电结构(图11A的172)或者图2中描述的存储器单元结构(图2的MC)的第二导电结构(图2的72a)来形成。
在实施方式中，数据存贮材料图案45可以在与第一导电结构12(可以用作数据存贮材料图案45的下电极)和中间导电图案48(可以用作数据存贮材料图案45的上电极)分开的工艺中形成。可以由通过沉积工艺形成的层间绝缘层30的高度来确定数据存贮材料图案45的高度(例如，在竖直方向Z上的高度)，并且数据存贮材料图案45的高度的变化可以明显减小，以帮助改善半导体器件的散布。
实施例可以提供一种包括数据存贮材料图案的半导体器件。
实施例可以提供一种制造包括数据存贮材料图案的半导体器件的方法。
如上面描述的，根据实施例，可以具有减小的宽度的数据存贮材料图案可以帮助减少半导体器件的操作电流。
根据实施例，可以具有恒定高度的数据存贮材料图案可以帮助改善半导体器件的散布。
根据实施例，数据存贮材料图案和第一导电结构可以彼此稳定接触。例如，可以防止数据存贮材料图案与第一导电结构之间的不良接触，以帮助改善半导体器件的耐用性和可靠性。
根据实施例，碳材料层或包括碳的材料层可以在数据存贮材料图案上方和下方，并且可以用作热阻挡件，以在存储器单元结构的操作期间明显减小在数据存贮材料图案中产生的热的损失。结果，可以改善半导体器件的性能。
已经在此披露了实施例，并且尽管采用了特定的术语，但是仅以一般性和描述性的含义来使用它们并将对它们进行解释，而不是出于限制的目的。在一些情况下，自提交本申请之日起，如本领域的普通技术人员将明显的是，除非另外指出，否则结合实施例描述的特征、特性和/或元件可以单独使用或者与结合其它实施例描述的特征、特性和/或元件组合使用。因此，对于本领域技术人员将理解的是，在不脱离如权利要求中所阐述的发明构思的精神和范围的情况下，可以在形式上和细节上进行各种改变。

Claims (20)

1.一种半导体器件，所述半导体器件包括：
基体结构，包括半导体基底；
第一导电结构，设置在所述基体结构上并且在第一方向上延伸，所述第一导电结构包括下层，并且在所述下层之中的至少一个下层包括碳；
数据存贮材料图案，设置在所述第一导电结构上；
中间导电图案，设置在所述数据存贮材料图案上并且包括中间层，所述中间层之中的至少一个中间层包括碳；
开关材料图案，设置在所述中间导电图案上；
开关上电极图案，设置在所述开关材料图案上并且包括碳；
第二导电结构，设置在所述开关上电极图案上，并且在与所述第一方向交叉的第二方向上延伸；以及
孔间隔件，设置在所述数据存贮材料图案的侧表面上，
其中，所述数据存贮材料图案的所述侧表面设置在所述孔间隔件的整个侧表面上。
2.根据权利要求1所述的半导体器件，其中，所述孔间隔件的底表面高于所述数据存贮材料图案的底表面。
3.根据权利要求1所述的半导体器件，所述半导体器件还包括：缓冲层，设置在所述第一导电结构的其上未设置所述数据存贮材料图案的部分上。
4.根据权利要求3所述的半导体器件，其中，所述孔间隔件穿透到所述缓冲层的顶表面中，并且
其中，所述孔间隔件的底表面低于所述缓冲层的所述顶表面。
5.根据权利要求3所述的半导体器件，所述半导体器件还包括：层间绝缘层，设置在所述缓冲层上，
其中，所述孔间隔件置于所述层间绝缘层的侧表面与所述数据存贮材料图案的所述侧表面之间。
6.根据权利要求5所述的半导体器件，所述半导体器件还包括：平坦化停止层，置于所述缓冲层与所述层间绝缘层之间，
其中，所述孔间隔件置于所述平坦化停止层的侧表面与所述数据存贮材料图案的所述侧表面之间。
7.根据权利要求5所述的半导体器件，所述半导体器件还包括：蚀刻停止层，设置在所述层间绝缘层上，
其中，所述孔间隔件置于所述蚀刻停止层的侧表面与所述数据存贮材料图案的所述侧表面之间。
8.根据权利要求7所述的半导体器件，所述半导体器件还包括：平坦化停止层，置于所述蚀刻停止层与所述中间导电图案之间，
其中，所述孔间隔件置于所述平坦化停止层的侧表面与所述数据存贮材料图案的所述侧表面之间。
9.根据权利要求8所述的半导体器件，其中，所述数据存贮材料图案向上延伸，穿透所述蚀刻停止层和所述平坦化停止层，并且物理接触所述中间导电图案。
10.根据权利要求1所述的半导体器件，其中，所述数据存贮材料图案还包括在所述孔间隔件的底表面与所述第一导电结构的顶表面之间延伸的部分。
11.根据权利要求1所述的半导体器件，其中，所述开关上电极图案包括：
第一上电极层，包括碳；以及
第二上电极层，设置在所述第一上电极层上。
12.一种半导体器件，所述半导体器件包括：
基体结构，包括半导体基底；
第一导电结构，设置在所述基体结构上并且在第一方向上延伸，所述第一导电结构包括下层，并且所述下层之中的至少一个下层包括碳；
数据存贮材料图案，设置在所述第一导电结构上；
中间导电图案，设置在所述数据存贮材料图案上并且包括中间层，所述中间层之中的至少一个中间层包括碳；
开关材料图案，设置在所述中间导电图案上；
开关上电极图案，设置在所述开关材料图案上并且包括碳；以及
第二导电结构，设置在所述开关上电极图案上，并且在与所述第一方向交叉的第二方向上延伸，
其中，所述中间层之中的包括碳的所述至少一个中间层的宽度大于所述开关上电极图案的宽度。
13.根据权利要求12所述的半导体器件，其中，在所述第二方向上，所述下层之中的包括碳的所述至少一个下层的宽度小于所述中间层之中的包括碳的所述至少一个中间层的所述宽度，并且小于所述开关上电极图案的所述宽度。
14.根据权利要求12所述的半导体器件，所述半导体器件还包括：孔间隔件，设置在所述数据存贮材料图案的侧表面上，
其中，所述孔间隔件的底表面高于所述数据存贮材料图案的底表面。
15.根据权利要求14所述的半导体器件，其中，所述数据存贮材料图案的所述侧表面设置在所述孔间隔件的整个侧表面上。
16.根据权利要求14所述的半导体器件，其中，所述数据存贮材料图案还包括在所述孔间隔件的所述底表面与所述第一导电结构的顶表面之间延伸的部分。
17.一种制造半导体器件的方法，所述方法包括以下步骤：
形成包括半导体基底的基体结构；
在所述基体结构上形成第一导电结构，所述第一导电结构在第一方向上延伸，所述第一导电结构包括下层，并且所述下层之中的至少一个下层包括碳；
在所述第一导电结构上形成层间绝缘层；
形成穿过所述层间绝缘层的孔；
在所述孔的内壁上形成孔间隔件；
通过用数据存贮材料填充所述孔，在所述第一导电结构和所述孔间隔件上形成数据存贮材料图案；
在所述数据存贮材料图案上形成中间导电图案，所述中间导电图案包括中间层，并且所述中间层之中的至少一个中间层包括碳；
在所述中间导电图案上形成开关材料图案；
在所述开关材料图案上形成开关上电极图案；以及
在所述开关上电极图案上形成第二导电结构，所述第二导电结构在与所述第一方向交叉的第二方向上延伸。
18.根据权利要求17所述的方法，其中，所述开关上电极图案包括碳。
19.根据权利要求17所述的方法，其中，所述形成所述数据存贮材料图案的步骤还包括：在用所述数据存贮材料填充所述孔之后，用激光重新加热所述数据存贮材料，使得所述数据存贮材料在所述孔中回流。
20.根据权利要求17所述的方法，所述方法还包括：在所述开关材料图案的侧表面和所述开关上电极图案的侧表面上形成上间隔件，并且在大于或等于250摄氏度且小于或等于350摄氏度的温度下加热所述上间隔件。
CN202010423728.0A 2019-06-07 2020-05-19 包括数据存贮材料图案的半导体器件及其制造方法 Pending CN112054119A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0067441 2019-06-07
KR1020190067441A KR20200140601A (ko) 2019-06-07 2019-06-07 정보 저장 물질 패턴을 포함하는 반도체 소자

Publications (1)

Publication Number Publication Date
CN112054119A true CN112054119A (zh) 2020-12-08

Family

ID=73608828

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010423728.0A Pending CN112054119A (zh) 2019-06-07 2020-05-19 包括数据存贮材料图案的半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US11387410B2 (zh)
KR (1) KR20200140601A (zh)
CN (1) CN112054119A (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1677371A1 (en) 2004-12-30 2006-07-05 STMicroelectronics S.r.l. Dual resistance heater for phase change devices and manufacturing method thereof
KR100681266B1 (ko) 2005-07-25 2007-02-09 삼성전자주식회사 가변 저항 구조물의 제조 방법 및 이를 이용한 상변화메모리 장치의 제조 방법
KR101535649B1 (ko) 2009-01-06 2015-07-09 삼성전자주식회사 가변저항 기억 소자 및 그 제조방법
US8530875B1 (en) 2010-05-06 2013-09-10 Micron Technology, Inc. Phase change memory including ovonic threshold switch with layered electrode and methods for forming same
US8816314B2 (en) 2011-05-13 2014-08-26 Adesto Technologies Corporation Contact structure and method for variable impedance memory element
JP2013232480A (ja) 2012-04-27 2013-11-14 Toshiba Corp 半導体装置およびその製造方法
KR20150127367A (ko) 2014-05-07 2015-11-17 삼성전자주식회사 개구 매립 방법 및 이를 이용한 상변화 메모리 소자의 제조 방법
KR102446863B1 (ko) * 2016-02-22 2022-09-23 삼성전자주식회사 메모리 소자 및 그 제조방법
KR102453349B1 (ko) * 2016-02-25 2022-10-07 삼성전자주식회사 가변 저항 메모리 장치 및 이의 제조 방법
KR102518230B1 (ko) * 2016-08-08 2023-04-06 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법

Also Published As

Publication number Publication date
US20200388758A1 (en) 2020-12-10
KR20200140601A (ko) 2020-12-16
US11387410B2 (en) 2022-07-12

Similar Documents

Publication Publication Date Title
TWI718256B (zh) 半導體記憶體裝置及其製造方法
US10141502B2 (en) Semiconductor memory devices
US20100072453A1 (en) Phase-Changeable Fuse Elements and Memory Devices Containing Phase-Changeable Fuse Elements and Memory Cells Therein
KR20100048198A (ko) 가변 저항 메모리 소자 및 그 형성방법
US10297642B2 (en) Semiconductor device having data storage pattern
US10777745B2 (en) Switching element, variable resistance memory device, and method of manufacturing the switching element
CN110858623B (zh) 可变电阻存储器件及其制造方法
US11245073B2 (en) Switching element, variable resistance memory device, and method of manufacturing the switching element
KR20190044885A (ko) 가변 저항 메모리 소자 및 이의 제조 방법
KR20170085409A (ko) 가변 저항 메모리 소자 및 이의 제조 방법
US11723221B2 (en) Three-dimensional semiconductor memory devices
US11950517B2 (en) Three-dimensional semiconductor memory devices
US11276821B2 (en) Variable resistance memory device
US11217748B2 (en) Semiconductor device including a data storage material pattern
KR101490053B1 (ko) 상변화 메모리 셀 및 이의 제조방법
CN112054119A (zh) 包括数据存贮材料图案的半导体器件及其制造方法
CN109659430B (zh) 包括数据存储图案的半导体装置
US10714686B2 (en) Variable resistance memory devices and methods of forming the same
US10916584B2 (en) Semiconductor device including a data storage pattern and a method of manufacturing the same
KR20100050109A (ko) 상변화 메모리 소자 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination