JP2013232480A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2013232480A JP2013232480A JP2012103061A JP2012103061A JP2013232480A JP 2013232480 A JP2013232480 A JP 2013232480A JP 2012103061 A JP2012103061 A JP 2012103061A JP 2012103061 A JP2012103061 A JP 2012103061A JP 2013232480 A JP2013232480 A JP 2013232480A
- Authority
- JP
- Japan
- Prior art keywords
- phase change
- insulating film
- plug
- film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 61
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000010410 layer Substances 0.000 claims abstract description 111
- 239000011229 interlayer Substances 0.000 claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000010438 heat treatment Methods 0.000 abstract description 7
- 239000000463 material Substances 0.000 description 23
- 238000000034 method Methods 0.000 description 11
- 238000001459 lithography Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 4
- 229910000618 GeSbTe Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/861—Thermal details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8413—Electrodes adapted for resistive heating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】相変化膜の加熱効率が良好で、微細化に適した構造を有する半導体装置およびその製造方法を提供する。
【解決手段】実施形態によれば、半導体装置は、半導体基板と、前記半導体基板上に形成され、プラグホールを有する層間絶縁膜とを備える。さらに、前記装置は、前記プラグホール内に形成されたプラグ層と、前記プラグホール内において前記プラグ層上に形成されたヒーター層と、前記プラグホール内において前記ヒーター層上に形成された相変化膜とを備える。さらに、前記装置は、前記相変化膜および前記層間絶縁膜上に形成された配線層を備える。
【選択図】図1
【解決手段】実施形態によれば、半導体装置は、半導体基板と、前記半導体基板上に形成され、プラグホールを有する層間絶縁膜とを備える。さらに、前記装置は、前記プラグホール内に形成されたプラグ層と、前記プラグホール内において前記プラグ層上に形成されたヒーター層と、前記プラグホール内において前記ヒーター層上に形成された相変化膜とを備える。さらに、前記装置は、前記相変化膜および前記層間絶縁膜上に形成された配線層を備える。
【選択図】図1
Description
本発明の実施形態は、半導体装置およびその製造方法に関する。
近年、相変化膜を用いた半導体メモリであるPRAM(Phase Change Random Access Memory)の研究開発が精力的に進められている。一般に、PRAM素子は、コンタクトプラグ上に順に積層されたヒーター層および相変化膜を備えており、相変化膜に情報を記憶することができる。しかしながら、PRAMでは、相変化膜の面積がコンタクトプラグの面積よりも広く設定されるため、相変化膜の記憶情報のリセット動作の際の加熱効率が悪く消費電力が高いことが問題となる。また、コンタクトホールを形成するためのリソグラフィと、相変化膜を形成するためのリソグラフィが別々に行われるため、メモリの微細化が進行すると、コンタクトプラグとPRAM素子との位置ずれが問題となる。
相変化膜の加熱効率が良好で、微細化に適した構造を有する半導体装置およびその製造方法を提供する。
一の実施形態によれば、半導体装置は、半導体基板と、前記半導体基板上に形成され、プラグホールを有する層間絶縁膜とを備える。さらに、前記装置は、前記プラグホール内に形成されたプラグ層と、前記プラグホール内において前記プラグ層上に形成されたヒーター層と、前記プラグホール内において前記ヒーター層上に形成された相変化膜とを備える。さらに、前記装置は、前記相変化膜および前記層間絶縁膜上に形成された配線層を備える。
以下、本発明の実施形態を、図面を参照して説明する。
(第1実施形態)
図1は、第1実施形態の半導体装置の構造を示す断面図である。図1は、PRAMを構成するPRAM素子の断面を示している。
図1は、第1実施形態の半導体装置の構造を示す断面図である。図1は、PRAMを構成するPRAM素子の断面を示している。
図1の半導体装置は、半導体基板1と、層間絶縁膜2と、プラグホールの例であるコンタクトホール3と、プラグ層の例であるコンタクトプラグ4と、ヒーター層5と、相変化膜6と、配線層7と、層間絶縁膜8とを備えている。
半導体基板1は、例えばシリコン基板である。図1には、半導体基板1の主面に平行なX方向およびY方向と、半導体基板1の主面に垂直なZ方向が示されている。X方向とY方向は、互いに垂直である。
層間絶縁膜2は、半導体基板1上に形成され、コンタクトホール3を有している。層間絶縁膜2は、例えばシリコン酸化膜である。
コンタクトプラグ4と、ヒーター層5と、相変化膜6は、コンタクトホール3内に順に積層されている。
コンタクトプラグ4は、コンタクトホール3内の半導体基板1上に形成されている。ただし、コンタクトプラグ4の上面の高さは、層間絶縁膜2の上面の高さよりも低く設定されており、その結果、コンタクトホール3内には、コンタクトプラグ4に加えて、ヒーター層5と相変化膜6が埋め込まれている。コンタクトプラグ4は、例えばW(タングステン)プラグ、Cu(銅)プラグ、またはポリシリコンプラグである。
ヒーター層5は、ジュール熱を発生して相変化膜6を加熱する層である。ヒーター層5は、例えばTiN(窒化チタン)膜またはTaN(窒化タンタル)膜である。
相変化膜6は、結晶とアモルファスとの間の相変化を利用して情報を記憶させるための膜である。相変化膜6は、高温で加熱して融解させてから冷却することでアモルファスに変化し、低温で加熱してから徐冷することで結晶に変化する。相変化膜6は、例えばGeSbTe膜などのカルコゲナイド膜である。
なお、ヒーター層5と相変化膜6の材料は、ヒーター層5の融点が、相変化膜6の融点よりも高くなるように選択する。理由は、ヒーター層5のジュール熱で相変化膜6をアモルファスに変化させる際に、ヒーター層5が融解されない必要があるからである。なお、TiNやTaNの融点は約3000℃、GeSbTeの融点は約620℃である。
また、本実施形態のヒーター層5は、後述するようにスパッタリングにより形成されるため、コンタクトプラグ4の上面には形成されるが、コンタクトホール3の側面には形成されない。よって、相変化膜6の下面は、ヒーター層5の上面に接しており、相変化膜6の側面は、コンタクトホール3の側面に接している。
配線層7は、相変化膜6および層間絶縁膜2上に形成されている。配線層7は、例えばAl(アルミニウム)層、Cu(銅)層、またはW(タングステン)層である。
層間絶縁膜8は、層間絶縁膜2上に配線層7を覆うように形成されている。層間絶縁膜8は、例えばシリコン酸化膜である。
以上のように、本実施形態では、相変化膜6がコンタクトホール3内に埋め込まれている。よって、本実施形態では、相変化膜6の面積がコンタクトプラグ4の面積とほぼ同じ広さに設定されるため、相変化膜6の記憶情報のリセット動作の際の加熱効率を向上させ消費電力を削減することができる。また、相変化膜6が形成される位置がコンタクトホール3の位置に応じて自己整合的に定まるため、メモリの微細化が進行しても、コンタクトプラグとPRAM素子との位置ずれを抑制することができる。
(1)第1実施形態の半導体装置の製造方法
次に、図2〜図4を参照し、第1実施形態の半導体装置の製造方法を説明する。
次に、図2〜図4を参照し、第1実施形態の半導体装置の製造方法を説明する。
図2〜図4は、第1実施形態の半導体装置の製造方法を示す断面図である。
まず、図2(a)に示すように、半導体基板1上に層間絶縁膜2を形成する。次に、図2(b)に示すように、リソグラフィとエッチングにより、層間絶縁膜2にコンタクトホール3を形成する。次に、図2(c)に示すように、コンタクトホール3内にコンタクトプラグ4を形成する。
図2(c)では、コンタクトプラグ4の上面の高さが、層間絶縁膜2の上面の高さと等しいことに留意されたい。このコンタクトプラグ4は例えば、半導体基板1上の全面にコンタクトプラグ4の材料を形成し、この材料の表面をCMP(化学機械研磨)で平坦化することで形成可能である。
次に、図3(a)に示すように、ウェットエッチングまたはドライエッチングによりコンタクトプラグ4をリセスする。その結果、コンタクトプラグ4の上面の高さが層間絶縁膜2の上面の高さよりも低くなり、コンタクトプラグ4上に穴9が形成される。
次に、図3(b)に示すように、ヒーター層5を形成する。本実施形態では、ヒーター層5をスパッタリングにより形成するため、ヒーター層5が、層間絶縁膜2とコンタクトプラグ4の上面のみに形成され、コンタクトホール3の側面には形成されない。
次に、図3(c)に示すように、半導体基板1上の全面に相変化膜6の材料を形成する。次に、図4(a)に示すように、この材料の表面をCMPで平坦化する。その結果、穴9の内部にヒーター層5と相変化膜6が順に埋め込まれた構造が実現される。図4(a)では、相変化膜6の上面の高さが、層間絶縁膜2の上面の高さと等しいことに留意されたい。
次に、図4(b)に示すように、半導体基板1上の全面に配線層7の材料を形成する。次に、図4(c)に示すように、リソグラフィとエッチングによりこの材料を加工する。その結果、相変化膜6および層間絶縁膜2上に配線層7が形成される。
なお、配線層7は、ダマシン法で形成してもよい。この場合、図4(b)と図4(c)の工程では、半導体基板1上の全面に層間絶縁膜を形成し、リソグラフィとエッチングにより層間絶縁膜に配線溝を形成し、配線溝内に配線層7を形成する。なお、配線溝は、相変化膜6の上面が露出する位置に形成する。
その後、本実施形態では、種々の層間絶縁膜、ビアプラグ、配線層等を形成する。こうして、図1の半導体装置が製造される。
(2)ヒーター層5の形成方法
次に、図5を参照し、ヒーター層5の形成方法について詳細に説明する。
次に、図5を参照し、ヒーター層5の形成方法について詳細に説明する。
図5は、第1実施形態の半導体装置のヒーター層5の形成方法を示す断面図である。
上述のように、図3(b)の工程では、ヒーター層5をスパッタリングにより形成するため、ヒーター層5が、層間絶縁膜2とコンタクトプラグ4の上面のみに形成される。しかしながら、コンタクトホール3の側面が傾斜していると、コンタクトホール3の側面にも薄いヒーター層5が形成される(図5(a)を参照)。
この薄いヒーター層5は、図3(c)の工程の前に除去することが望ましい(図5(b)を参照)。理由は、ヒーター層5の抵抗が下がることで、ヒーター層5から発生するジュール熱が減少してしまうからである。薄いヒーター層5は例えば、ヒーター層5全体をウェットエッチングで薄膜化することで除去可能である。図5(b)は、薄いヒーター層5が除去されると共に、その他のヒーター層5が薄くなって残った様子を示している。
なお、コンタクトホール3の側面のヒーター層5は、例えばその膜厚が十分に薄い場合などには、除去しなくてもよい。この場合、ヒーター層5は、コンタクトプラグ4の上面と相変化膜6の下面との間と、コンタクトホール3の側面と相変化膜6の側面との間に介在することとなる。
(3)第1実施形態の効果
最後に、第1実施形態の効果について説明する。
最後に、第1実施形態の効果について説明する。
以上のように、本実施形態では、相変化膜6をコンタクトホール3内に埋め込む。具体的には、コンタクトプラグ4、ヒーター層5、および相変化膜6をコンタクトホール3内に順に積層する。
よって、本実施形態では、相変化膜6の面積がコンタクトプラグ4の面積とほぼ同じ広さに設定されるため、相変化膜6の記憶情報のリセット動作の際の加熱効率を向上させ消費電力を削減することができる。また、本実施形態では、相変化膜6が形成される位置がコンタクトホール3の位置に応じて自己整合的に定まるため、メモリの微細化が進行しても、コンタクトプラグとPRAM素子との位置ずれを抑制することができる。
このように、本実施形態によれば、相変化膜6の加熱効率が良好で、微細化に適した構造を有する半導体装置およびその製造方法を提供することが可能となる。
なお、本実施形態のコンタクトホール3とコンタクトプラグ4は、ビアホールとビアプラグに置き換えてもよい。すなわち、本実施形態のPRAM素子は、ビアホール内に形成してもよい。この場合、ビアプラグは、バリアメタル層とプラグ材料層とを含んでいてもよい。これらバリアメタル層とプラグ材料層も、本開示のプラグ層の例である。
また、ヒーター層5の材料は、TiNやTaN以外でもよい。また、ヒーター層5は、本実施形態では単一の材料で形成されているが、二種類以上の材料で形成してもよい。ただし、ヒーター層5は、ジュール熱の発生量が多いことが望ましいため、電気抵抗率の高い材料で形成することが望ましい。また、相変化膜6の材料は、相変化を起こすことが可能な材料であれば、GeSbTe以外でもよい。
(第2実施形態)
図6は、第2実施形態の半導体装置の構造を示す断面図である。
図6は、第2実施形態の半導体装置の構造を示す断面図である。
図6の半導体装置は、図1に示す構成要素に加えて、絶縁膜10を備えている。絶縁膜10は、コンタクトプラグ4よりも上方において、コンタクトホール3の側面に形成されている。
その結果、ヒーター層5と相変化膜6は、コンタクトホール3内に絶縁膜10を介して形成されている。よって、ヒーター層5の下面の面積は、コンタクトプラグ4の上面の面積よりも小さくなっている。さらに、相変化膜6の下面は、ヒーター層5の上面に接し、相変化膜6の側面は、絶縁膜10に接している。
本実施形態によれば、ヒーター層5と相変化膜6を第1実施形態よりも小型化することが可能となる。その結果、相変化に要する熱量を低減できるため、リセット動作の際の消費電力をさらに削減することができる。
また、本実施形態によれば、コンタクトプラグ4の面積を縮小せずに、ヒーター層5と相変化膜6を小型化することが可能となる。よって、本実施形態によれば、コンタクトプラグ4の面積の下限値を下回る面積のヒーター層5と相変化膜6を実現することも可能となる。
また、本実施形態によれば、絶縁膜10の膜厚を調整することで、PRAM素子の寸法を調整することが可能となる。よって、本実施形態によれば、リソグラフィ限界を超える微細なPRAM素子を形成することも可能となる。
なお、絶縁膜10の熱伝導率は、できるだけ小さな値であることが望ましい。理由は、絶縁膜10の熱伝導率が大きいと、ジュール熱が絶縁膜10へと逃げて、リセット動作の際の加熱効率が低下するからである。
本実施形態では、絶縁膜10の熱伝導率は、層間絶縁膜2の熱伝導率以下とする。これには、ジュール熱を第1実施形態に比べて逃げにくくする効果がある。層間絶縁膜2がシリコン酸化膜の場合、このような絶縁膜10の例としては、シリコン酸化膜とシリコン窒化膜が挙げられる。前者の場合の熱伝導率は層間絶縁膜2と等しくなり、後者の場合の熱伝導率は層間絶縁膜2よりも低くなる。
このように、絶縁膜10の材料は、層間絶縁膜2の材料と同じでもよいし、層間絶縁膜2の材料と異なっていてもよい。
(1)第2実施形態の半導体装置の製造方法
次に、図7と図8を参照し、第2実施形態の半導体装置の製造方法を説明する。
次に、図7と図8を参照し、第2実施形態の半導体装置の製造方法を説明する。
図7と図8は、第2実施形態の半導体装置の製造方法を示す断面図である。
まず、図2(a)〜図3(a)の工程を実施する。その結果、図7(a)に示す構造が得られる。
次に、図7(b)に示すように、CVD(Chemical Vapor Deposition)により、半導体基板1上の全面に絶縁膜10を形成する。その結果、絶縁膜10が、コンタクトプラグ4の上面と、穴9の側面と、層間絶縁膜2の上面に形成される。
次に、図7(c)に示すように、RIE(Reactive Ion Etching)により、穴9の側面の絶縁膜10を残存させつつ、コンタクトプラグ4の上面と層間絶縁膜2の上面の絶縁膜10を除去する。その結果、穴9の底部にコンタクトプラグ4の上面が露出する。
次に、図8(a)に示すように、ヒーター層5を形成する。本実施形態では、ヒーター層5をスパッタリングにより形成するため、ヒーター層5が、層間絶縁膜2とコンタクトプラグ4の上面のみに形成され、絶縁膜10の表面には形成されない。
次に、図8(b)に示すように、半導体基板1上の全面に相変化膜6の材料を形成する。次に、図8(c)に示すように、この材料の表面をCMPで平坦化する。その結果、穴9の内部に絶縁膜10を介してヒーター層5と相変化膜6が順に埋め込まれた構造が実現される。図8(c)では、相変化膜6の上面の高さが、層間絶縁膜2の上面の高さと等しいことに留意されたい。
その後、本実施形態では、図4(b)と図4(c)の工程を実施する。さらには、種々の層間絶縁膜、ビアプラグ、配線層等を形成する。こうして、図6の半導体装置が製造される。
なお、図8(a)の工程を実施する際、コンタクトホール3の側面が傾斜していると、絶縁膜10の表面にも薄いヒーター層5が形成される。この薄いヒーター層5は、図8(b)の工程の前に除去してもよいし、除去しなくてもよい。前者の場合、絶縁膜10の表面のヒーター層5の除去方法は、第1実施形態の場合と同様である。また、後者の場合、コンタクトホール3の側面と相変化膜6の側面との間には、絶縁膜10とヒーター層5が介在することとなる。
(2)第2実施形態の効果
最後に、第2実施形態の効果について説明する。
最後に、第2実施形態の効果について説明する。
以上のように、本実施形態では、コンタクトプラグ4よりも上方においてコンタクトホール3の側面に絶縁膜10を形成し、ヒーター層5と相変化膜6を絶縁膜10を介してコンタクトホール3内に埋め込む。よって、本実施形態によれば、ヒーター層5と相変化膜6を小型化し、相変化膜6の記憶情報のリセット動作の際の消費電力をさらに削減することが可能となる。
なお、絶縁膜10の材料は、SiO2やSiN以外でもよい。また、絶縁膜10は、本実施形態では単一の材料で形成されているが、二種類以上の材料で形成してもよい。また、絶縁膜10の膜厚は、コンタクトホール3を完全に塞ぎきらない膜厚であれば、どのような膜厚に設定してもよい。
以上、第1及び第2実施形態について説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することを意図したものではない。これらの実施形態は、その他の様々な形態で実施することができる。また、これらの実施形態に対し、発明の要旨を逸脱しない範囲内で、種々の省略、置換、変更を行うことにより、様々な変形例を得ることもできる。これらの形態や変形例は、発明の範囲や要旨に含まれており、特許請求の範囲及びこれに均等な範囲には、これらの形態や変形例が含まれる。
1:半導体基板、2:層間絶縁膜、3:コンタクトホール、4:コンタクトプラグ、
5:ヒーター層、6:相変化膜、7:配線層、8:層間絶縁膜、
9:穴、10:絶縁膜
5:ヒーター層、6:相変化膜、7:配線層、8:層間絶縁膜、
9:穴、10:絶縁膜
Claims (9)
- 半導体基板と、
前記半導体基板上に形成され、プラグホールを有する層間絶縁膜と、
前記プラグホール内に形成されたプラグ層と、
前記プラグホール内において前記プラグ層上に形成されたヒーター層と、
前記プラグホール内において前記ヒーター層上に形成された相変化膜と、
前記相変化膜および前記層間絶縁膜上に形成された配線層と、
前記プラグ層よりも上方において前記プラグホールの側面に形成された絶縁膜とを備え、
前記ヒーター層および前記相変化膜は、前記プラグホール内に前記絶縁膜を介して形成されており、
前記相変化膜の下面は、前記ヒーター層の上面に接しており、
前記相変化膜の側面は、前記絶縁膜に接しており、
前記絶縁膜の熱伝導率は、前記層間絶縁膜の熱伝導率以下である、
半導体装置。 - 半導体基板と、
前記半導体基板上に形成され、プラグホールを有する層間絶縁膜と、
前記プラグホール内に形成されたプラグ層と、
前記プラグホール内において前記プラグ層上に形成されたヒーター層と、
前記プラグホール内において前記ヒーター層上に形成された相変化膜と、
前記相変化膜および前記層間絶縁膜上に形成された配線層と、
を備える半導体装置。 - 前記相変化膜の下面は、前記ヒーター層の上面に接しており、
前記相変化膜の側面は、前記プラグホールの側面に接している、
請求項2に記載の半導体装置。 - さらに、前記プラグ層よりも上方において前記プラグホールの側面に形成された絶縁膜を備え、
前記ヒーター層および前記相変化膜は、前記プラグホール内に前記絶縁膜を介して形成されている、請求項2に記載の半導体装置。 - 前記相変化膜の下面は、前記ヒーター層の上面に接しており、
前記相変化膜の側面は、前記絶縁膜に接している、
請求項4に記載の半導体装置。 - 前記絶縁膜の熱伝導率は、前記層間絶縁膜の熱伝導率以下である、請求項4または5に記載の半導体装置。
- 前記ヒーター層の下面の面積は、前記プラグ層の上面の面積よりも小さい、請求項2または4に記載の半導体装置。
- 前記ヒーター層は、前記プラグ層の上面と前記相変化膜の下面との間と、前記プラグホールの側面と前記相変化膜の側面との間に介在している、請求項2または4に記載の半導体装置。
- 半導体基板上に層間絶縁膜を形成し、
前記層間絶縁膜にプラグホールを形成し、
前記プラグホール内にプラグ層を形成し、
前記プラグホール内において前記プラグ層上にヒーター層を形成し、
前記プラグホール内において前記ヒーター層上に相変化膜を形成し、
前記相変化膜および前記層間絶縁膜上に配線層を形成する、
ことを含む半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012103061A JP2013232480A (ja) | 2012-04-27 | 2012-04-27 | 半導体装置およびその製造方法 |
US13/786,327 US20130285000A1 (en) | 2012-04-27 | 2013-03-05 | Semiconductor device and manufacturing method of the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012103061A JP2013232480A (ja) | 2012-04-27 | 2012-04-27 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013232480A true JP2013232480A (ja) | 2013-11-14 |
Family
ID=49476497
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012103061A Pending JP2013232480A (ja) | 2012-04-27 | 2012-04-27 | 半導体装置およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20130285000A1 (ja) |
JP (1) | JP2013232480A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016015464A (ja) * | 2014-06-09 | 2016-01-28 | 日本放送協会 | 追記型固体メモリ |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150021363A (ko) * | 2013-08-20 | 2015-03-02 | 에스케이하이닉스 주식회사 | 반도체 장치의 제조 방법 |
US10686130B2 (en) | 2018-08-14 | 2020-06-16 | Newport Fab, Llc | Phase-change material (PCM) contact configurations for improving performance in PCM RF switches |
US10644236B2 (en) | 2018-08-14 | 2020-05-05 | Newport Fab, Llc | Phase-change material (PCM) radio frequency (RF) switch with reduced parasitic capacitance |
US10944052B2 (en) | 2018-08-14 | 2021-03-09 | Newport Fab, Llc | Phase-change material (PCM) radio frequency (RF) switch using a chemically protective and thermally conductive layer |
US10454027B1 (en) | 2018-08-14 | 2019-10-22 | Newport Fab, Llc | Phase-change material (PCM) radio frequency (RF) switches with stressor layers and contact adhesion layers |
US10644235B2 (en) * | 2018-08-14 | 2020-05-05 | Newport Fab, Llc | Phase-change material (PCM) radio frequency (RF) switch with reduced parasitic capacitance |
US10916585B2 (en) | 2018-08-14 | 2021-02-09 | Newport Fab, Llc | Stacked phase-change material (PCM) radio frequency (RF) switches with improved RF power handling |
US10862032B2 (en) | 2018-08-14 | 2020-12-08 | Newport Fab, Llc | Phase-change material (PCM) radio frequency (RF) switch |
US10978639B2 (en) | 2018-08-14 | 2021-04-13 | Newport Fab, Llc | Circuits for reducing RF signal interference and for reducing DC power loss in phase-change material (PCM) RF switches |
US10461253B1 (en) | 2018-08-14 | 2019-10-29 | Newport Fab, Llc | High reliability RF switch based on phase-change material |
US10686010B2 (en) | 2018-08-14 | 2020-06-16 | Newport Fab, Llc | Fabrication of semiconductor device using a shared material in a phase-change material (PCM) switch region and a resonator region |
US10707125B2 (en) | 2018-08-14 | 2020-07-07 | Newport Fab, Llc | Fabrication of contacts in an RF switch having a phase-change material (PCM) and a heating element |
US10739290B2 (en) | 2018-08-14 | 2020-08-11 | Newport Fab, Llc | Read out integrated circuit (ROIC) for rapid testing and characterization of conductivity skew of phase-change material (PCM) in PCM radio frequency (RF) switches |
US11057019B2 (en) | 2018-08-14 | 2021-07-06 | Newport Fab, Llc | Non-volatile adjustable phase shifter using non-volatile radio frequency (RF) switch |
US10566528B1 (en) | 2018-08-14 | 2020-02-18 | Newport Fab, Llc | Heating element designs for phase-change material (PCM) radio frequency (RF) switches |
US10593404B2 (en) | 2018-08-14 | 2020-03-17 | Newport Fab, Llc | Array architecture for large scale integration of phase-change material (PCM) radio frequency (RF) switches |
US10686128B2 (en) | 2018-08-14 | 2020-06-16 | Newport Fab, Llc | Semiconductor devices having phase-change material (PCM) radio frequency (RF) switches and integrated passive devices |
US10622560B2 (en) * | 2018-08-14 | 2020-04-14 | Newport Fab, Llc | Semiconductor chips and systems having phase-change material (PCM) switches integrated with micro-electrical-mechanical systems (MEMS) and/or resonators |
US10833004B2 (en) | 2018-08-14 | 2020-11-10 | Newport Fab, Llc Dba Jazz Semiconductor | Capacitive tuning circuit using RF switches with PCM capacitors and PCM contact capacitors |
US11159145B2 (en) | 2018-08-14 | 2021-10-26 | Newport Fab, Llc | Radio frequency (RF) filtering using phase-change material (PCM) RF switches |
US10862477B2 (en) | 2018-08-14 | 2020-12-08 | Newport Fab, Llc | Read out integrated circuit (ROIC) for rapid testing of functionality of phase-change material (PCM) radio frequency (RF) switches |
US10529922B1 (en) | 2018-08-14 | 2020-01-07 | Newport Fab, Llc | Substrates and heat spreaders for heat management and RF isolation in integrated semiconductor devices having phase-change material (PCM) radio frequency (RF) switches |
US10476001B1 (en) * | 2018-08-14 | 2019-11-12 | Newport Fab, Llc | Manufacturing RF switch based on phase-change material |
US11050022B2 (en) | 2018-08-14 | 2021-06-29 | Newport Fab, Llc | Radio frequency (RF) switches having phase-change material (PCM) and heat management for increased manufacturability and performance |
US10749109B2 (en) | 2018-08-14 | 2020-08-18 | Newport Fab, Llc | Read out integrated circuit (ROIC) for rapid testing and characterization of resistivity change of heating element in phase-change material (PCM) radio frequency (RF) switch |
US10916540B2 (en) | 2018-08-14 | 2021-02-09 | Newport Fab, Llc | Device including PCM RF switch integrated with group III-V semiconductors |
US10937960B2 (en) | 2018-08-14 | 2021-03-02 | Newport Fab, Llc | Concurrent fabrication of and structure for capacitive terminals and ohmic terminals in a phase-change material (PCM) radio frequency (RF) switch |
US10770657B2 (en) | 2018-08-14 | 2020-09-08 | Newport Fab, Llc | High reliability phase-change material (PCM) radio frequency (RF) switch using trap-rich region |
US10566321B1 (en) | 2018-08-14 | 2020-02-18 | Newport Fab, Llc | Wafer-to-wafer and die-to-wafer bonding of phase-change material (PCM) switches with integrated circuits and bonded two-die devices |
US11196401B2 (en) | 2018-08-14 | 2021-12-07 | Newport Fab, Llc | Radio frequency (RF) module using a tunable RF filter with non-volatile RF switches |
US10475993B1 (en) | 2018-08-14 | 2019-11-12 | Newport Fab, Llc | PCM RF switch fabrication with subtractively formed heater |
US10770389B2 (en) | 2018-08-14 | 2020-09-08 | Newport Fab, Llc | Phase-change material (PCM) radio frequency (RF) switches with capacitively coupled RF terminals |
US10693061B2 (en) | 2018-08-14 | 2020-06-23 | Newport Fab, Llc | Semiconductor devices having phase-change material (PCM) radio frequency (RF) switches and integrated active devices |
US10615338B2 (en) | 2018-08-14 | 2020-04-07 | Newport Fab, Llc | Phase-change material (PCM) contacts with slot lower portions and contact dielectric for reducing parasitic capacitance and improving manufacturability in PCM RF switches |
KR20200140601A (ko) | 2019-06-07 | 2020-12-16 | 삼성전자주식회사 | 정보 저장 물질 패턴을 포함하는 반도체 소자 |
US20210057645A1 (en) * | 2019-08-23 | 2021-02-25 | Globalfoundries Singapore Pte. Ltd. | Memory device and method of forming the same |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1717748A (zh) * | 2003-06-25 | 2006-01-04 | 松下电器产业株式会社 | 驱动非易失性存储器的方法 |
JP2006156886A (ja) * | 2004-12-01 | 2006-06-15 | Renesas Technology Corp | 半導体集積回路装置およびその製造方法 |
JP4437299B2 (ja) * | 2006-08-25 | 2010-03-24 | エルピーダメモリ株式会社 | 半導体装置及びその製造方法 |
KR101025737B1 (ko) * | 2009-06-30 | 2011-04-04 | 주식회사 하이닉스반도체 | 캐패시터 제조 방법 |
US8723155B2 (en) * | 2011-11-17 | 2014-05-13 | Micron Technology, Inc. | Memory cells and integrated devices |
-
2012
- 2012-04-27 JP JP2012103061A patent/JP2013232480A/ja active Pending
-
2013
- 2013-03-05 US US13/786,327 patent/US20130285000A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016015464A (ja) * | 2014-06-09 | 2016-01-28 | 日本放送協会 | 追記型固体メモリ |
Also Published As
Publication number | Publication date |
---|---|
US20130285000A1 (en) | 2013-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2013232480A (ja) | 半導体装置およびその製造方法 | |
JP6270926B2 (ja) | 抵抗性メモリおよびその製造方法 | |
TWI569272B (zh) | 電阻式隨機存取記憶單元與其形成方法 | |
TWI376032B (en) | Phase change memory device and fabrications thereof | |
US9305974B1 (en) | High density resistive random access memory (RRAM) | |
US10862031B2 (en) | Method to effectively suppress heat dissipation in PCRAM devices | |
US10672611B2 (en) | Hardmask stress, grain, and structure engineering for advanced memory applications | |
TW200832771A (en) | Phase change memory device and method of fabricating the same | |
KR20190062130A (ko) | 신규의 상 변화 랜덤 액세스 메모리 디바이스 | |
US7928423B2 (en) | Phase change memory device having an inversely tapered bottom electrode | |
TW201316456A (zh) | 形成具有電容器及通孔接觸之半導體設備的方法 | |
US11158788B2 (en) | Atomic layer deposition and physical vapor deposition bilayer for additive patterning | |
TW202125713A (zh) | 相變記憶體 | |
US7675054B2 (en) | Phase change memory devices and methods for fabricating the same | |
US7705424B2 (en) | Phase change memory | |
US10833267B2 (en) | Structure and method to form phase change memory cell with self- align top electrode contact | |
KR101077158B1 (ko) | 상변화 메모리 장치의 제조 방법 | |
US12010928B2 (en) | Memory cell, semiconductor device having the same, and methods of manufacturing the same | |
CN108123035B (zh) | 相变化记忆体 | |
CN108172684B (zh) | 相变化记忆体及其制造方法 | |
TWI521576B (zh) | 電阻式記憶體及其製造方法 | |
JP4746683B2 (ja) | 半導体装置の製造方法 | |
US20220344583A1 (en) | Memory cell, semiconductor device having the same, and methods of manufacturing the same | |
TWI818709B (zh) | 相變化記憶體結構及其製造方法 | |
KR101120166B1 (ko) | 상변화 기억 소자 및 그 제조방법 |