CN112000536A - 一种内存检测方法、***及相关设备 - Google Patents
一种内存检测方法、***及相关设备 Download PDFInfo
- Publication number
- CN112000536A CN112000536A CN202011049865.9A CN202011049865A CN112000536A CN 112000536 A CN112000536 A CN 112000536A CN 202011049865 A CN202011049865 A CN 202011049865A CN 112000536 A CN112000536 A CN 112000536A
- Authority
- CN
- China
- Prior art keywords
- data
- memory
- ddr memory
- consistency
- writing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 82
- 238000000034 method Methods 0.000 claims abstract description 22
- 238000004590 computer program Methods 0.000 claims description 12
- 230000000295 complement effect Effects 0.000 claims description 10
- 238000012360 testing method Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000012795 verification Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2273—Test methods
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明实施例提供了一种内存检测方法、***及相关设备，用于识别出DDR内存中的具体故障类型，提高内存检测的准确性。本发明实施例方法包括：依次将数据线中的一个有效位置低，其余位置高，将数据写入DDR内存中，并根据写入数据与读取数据的一致性判断所述数据线是否发生短路或断路故障；依次将所述数据线中的一个有效位置高，其余位置低，将数据写入所述DDR内存中，并根据写入数据与读取数据的一致性判断所述数据线是否发生短路或断路故障；当判定所述数据线无短路或断路故障时，在所述DDR内存的全部可用地址对应的存储单元写入预设数据，然后根据读回数据与所述预设数据的一致性判断所述DDR内存是否存在硬件故障。
Description
技术领域
本发明涉及内存检测技术领域，尤其涉及一种内存检测方法、***及相关设备。
背景技术
嵌入式设备中，DDR RAM(Double Data Rate Random Access Memory，简称DDR内存)，的稳定性对整个***的可靠性来说都是至关重要的，因此对于硬件中常用的DDR内存进行检测是有必要的。
传统的嵌入式设备进行DDR内存测试时，通过往DDR内存的全部可用地址对应的存储空间写入预设数据，然后读回数据并检测数据的一致性，如果读回数据和写入数据不同，那么判定DDR内存存在故障。
现有的方案中，可以检测DDR内存是否存在故障，但是无法定位故障。有鉴于此，有必要提出一种新的内存检测方法。
发明内容
本发明实施例提供了一种内存检测方法、***及相关设备，用于识别出DDR内存中的具体故障类型，提高内存检测的准确性。
本发明实施例第一方面提供了一种内存检测方法，可包括：
依次将数据线中的一个有效位置低，其余位置高，将数据写入DDR内存中，并根据写入数据与读取数据的一致性判断所述数据线是否发生短路或断路故障；
依次将所述数据线中的一个有效位置高，其余位置低，将数据写入所述DDR内存中，并根据写入数据与读取数据的一致性判断所述数据线是否发生短路或断路故障；
当判定所述数据线无短路或断路故障时，在所述DDR内存的全部可用地址对应的存储单元写入预设数据，然后根据读回数据与所述预设数据的一致性判断所述DDR内存是否存在硬件故障。
可选的，作为一种可能的实施方式，本发明实施例中的内存检测方法，还可以包括：
依次将地址线中的一个有效位置低，其余位置高，将数据写入DDR内存中，并根据写入数据与读取数据的一致性判断所述地址线是否发生短路或断路故障；
依次将所述地址线中的一个有效位置高，其余位置低，将数据写入所述DDR内存中，并根据写入数据与读取数据的一致性判断所述地址线是否发生短路或断路故障。
可选的，作为一种可能的实施方式，本发明实施例中，在所述DDR内存的全部可用地址对应的存储单元写入预设数据，可包括：
在所述DDR内存的全部可用地址对应的存储单元的数据位全写入0，然后在所述DDR内存的全部可用地址对应的存储单元的数据位全写入1。
可选的，作为一种可能的实施方式，本发明实施例中，在所述DDR内存的全部可用地址对应的存储单元写入预设数据，可包括：
在所述DDR内存的每个存储单元中写入自身的内存地址数据，然后在所述DDR内存的每个存储单元中重新写入自身的内存地址对应的补码数据。
本发明实施例第二方面提供了一种内存检测***，可包括：
第一检测模块，依次将数据线中的一个有效位置低，其余位置高，将数据写入DDR内存中，并根据写入数据与读取数据的一致性判断所述数据线是否发生短路或断路故障；
第二检测模块，依次将所述数据线中的一个有效位置高，其余位置低，将数据写入所述DDR内存中，并根据写入数据与读取数据的一致性判断所述数据线是否发生短路或断路故障；
第三检测模块，当判定所述数据线无短路或断路故障时，在所述DDR内存的全部可用地址对应的存储单元写入预设数据，然后根据读回数据与所述预设数据的一致性判断所述DDR内存是否存在硬件故障。
可选的，作为一种可能的实施方式，本发明实施例中的内存检测***，还可以包括：
第四检测模块，依次将地址线中的一个有效位置低，其余位置高，将数据写入DDR内存中，并根据写入数据与读取数据的一致性判断所述地址线是否发生短路或断路故障；
第五检测模块，依次将所述地址线中的一个有效位置高，其余位置低，将数据写入所述DDR内存中，并根据写入数据与读取数据的一致性判断所述地址线是否发生短路或断路故障。
可选的，作为一种可能的实施方式，本发明实施例中的第三检测模块可包括：
第一检测单元，在所述DDR内存的全部可用地址对应的存储单元的数据位全写入0，然后在所述DDR内存的全部可用地址对应的存储单元的数据位全写入1。
可选的，作为一种可能的实施方式，本发明实施例中的第三检测模块可包括：
第二检测单元，在所述DDR内存的每个存储单元中写入自身的内存地址数据，然后在所述DDR内存的每个存储单元中重新写入自身的内存地址对应的补码数据。
本发明实施例第三方面提供了一种计算机装置，所述计算机装置包括处理器，所述处理器用于执行存储器中存储的计算机程序时实现如第一方面及第一方面中任意一种可能的实施方式中的步骤。
本发明实施例第四方面提供了一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现如第一方面及第一方面中任意一种可能的实施方式中的步骤。
从以上技术方案可以看出，本发明实施例具有以下优点：
本发明实施例中，内存检测***可以依次将数据线中的一个有效位置低，其余位置高，将数据写入DDR内存中，并根据写入数据与读取数据的一致性判断数据线是否发生短路或断路故障；依次将数据线中的一个有效位置高，其余位置低，将数据写入DDR内存中，并根据写入数据与读取数据的一致性判断数据线是否发生短路或断路故障；当判定数据线无短路或断路故障时，在DDR内存的全部可用地址对应的存储单元写入预设数据，然后根据读回数据与预设数据的一致性判断DDR内存是否存在硬件故障。相对于相关技术，本发明实施例增加了DDR内存检测的维度，可以识别出DDR内存中的数据线的具体故障类型，提高了内存检测的准确性。
附图说明
图1为本发明实施例中一种内存检测方法的一个实施例示意图；
图2为本发明实施例中一种内存检测方法的另一个实施例示意图；
图3为本发明实施例中一种内存检测方法的一个具体应用实施例示意图；
图4为本发明实施例中一个具体应用实施例中数据位电平高低循环设置示意图；
图5为本发明实施例中一种内存检测***的一个实施例示意图；
图6为本发明实施例中一种计算机装置的一个实施例示意图。
具体实施方式
本发明实施例提供了一种内存检测方法、***及相关设备，用于识别出DDR内存中的具体故障类型，提高内存检测的准确性。
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的实施例能够以除了在这里图示或描述的内容以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、***、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
相关技术中，仅仅根据DDR内存的存储单元中写入数据与读出的数据的一致性，判断DDR内存是否存在故障，不能定位具体故障类型。申请人注意到，现有的DDR内存中用于写入数据的数据线短路或断路、存储单元硬件问题(某个单元只能保持高电平或者低电平状态，即只能处于“0”状态或者“1”状态。当存储“0”时，读出来可能是“1”，或者存储“1”读出来为“0”)，会导致DDR内存故障。为此，本发明实施例对通过对数据线、地址线以及存储单元写入相应的数据进行短路/断路和故障检测，精确定位故障。
为了便于理解，下面对本发明实施例中的具体流程进行描述，请参阅图1，本发明实施例中一种内存检测方法的一个实施例可包括：
S101、依次将数据线中的一个有效位置低，其余位置高，将数据写入DDR内存中，并根据写入数据与读取数据的一致性判断数据线是否发生短路或断路故障；
为了识别数据线是否存在短路/断路和故障，本发明实施例中的内存检测***可以依次将数据线中的一个有效位置低，其余位置高，将数据写入DDR内存中，并根据写入数据与读取数据的一致性判断数据线是否发生短路或断路故障。
示例性的，以32位的数据线为例，可以先将最低有效位置低，其余位置高(11111111111111111111111111111110)，写入DDR RAM中进行验证，然后次低位(即bit1)置低(11111111111111111111111111111101)，其余位置高，依此类推每次移动1位直到最高有效位为低，其他位为高，即可完成一轮测试。当写入的数据位是高电平(1)而读取到的数据位是低电平(0)时，可以判断对应的数据线发生断路故障，反之当写入的数据位是低电平(0)而读取到的数据位是高电平(1)时，可以判断对应的数据线发生短路故障。
S102、依次将数据线中的一个有效位置高，其余位置低，将数据写入DDR内存中，并根据写入数据与读取数据的一致性判断数据线是否发生短路或断路故障；
为了进一步识别数据线是否存在短路/断路和故障，本发明实施例中的内存检测***还可以依次将数据线中的一个有效位置高，其余位置低，将数据写入DDR内存中，并根据写入数据与读取数据的一致性判断数据线是否发生短路或断路故障。可以理解的是，步骤101与102的顺序可以根据实际需求进行调换，具体此处不做限定。
示例性的，以32位的数据线为例，可以先将最低有效位置高，其余位置低(00000000000000000000000000000001)，写入DDR RAM中进行验证，然后次低位(即bit0)置高电平(00000000000000000000000000000010)，其余位置低电平，依此类推每次移动1位直到最高有效位为高电平，其他位为低电平，即可完成一轮测试。当写入的数据位是高电平(1)而读取到的数据位是低电平(0)时，可以判断对应的数据线发生断路故障，反之当写入的数据位是低电平(0)而读取到的数据位是高电平(1)时，可以判断对应的数据线发生短路故障。
S103、当判定数据线无短路或断路故障时，在DDR内存的全部可用地址对应的存储单元写入预设数据，然后根据读回数据与预设数据的一致性判断DDR内存是否存在硬件故障。
当判定数据线无短路或断路故障时，本发明实施例中的内存检测***还可以在DDR内存的全部可用地址对应的存储单元写入预设数据，然后根据读回数据与预设数据的一致性判断DDR内存是否存在硬件故障。
可选的，作为一种可能的实施方式，本发明实施例中，在DDR内存的全部可用地址对应的存储单元写入预设数据，可以包括：在DDR内存的全部可用地址对应的存储单元的数据位全写入0，然后在DDR内存的全部可用地址对应的存储单元的数据位全写入1。
具体的，内存检测***可以遍历所有内存地址对应的存储单元，并将遍历的存储单元的数据位全写入0，并读出写入的数据进行故障识别；然后重新遍历所有内存地址对应的存储单元，并将遍历的存储单元的数据位全写入1并读出写入的数据进行故障识别。
可选的，作为一种可能的实施方式，本发明实施例中，在DDR内存的全部可用地址对应的存储单元写入预设数据，可以包括：在DDR内存的每个存储单元中写入自身的内存地址数据，然后在DDR内存的每个存储单元中重新写入自身的内存地址对应的补码数据。
示例性的，对于内存地址为0xFFFF FFFF的存储单元，先写入数据0xFFFF FFFF，并读出写入的数据进行故障识别；然后重新写入数据0xFFFF FFFF对应的补码数据。
本发明实施例中，内存检测***可以依次将数据线中的一个有效位置低，其余位置高，将数据写入DDR内存中，并根据写入数据与读取数据的一致性判断数据线是否发生短路或断路故障；依次将数据线中的一个有效位置高，其余位置低，将数据写入DDR内存中，并根据写入数据与读取数据的一致性判断数据线是否发生短路或断路故障；当判定数据线无短路或断路故障时，在DDR内存的全部可用地址对应的存储单元写入预设数据，然后根据读回数据与预设数据的一致性判断DDR内存是否存在硬件故障。相对于相关技术，本发明实施例增加了DDR内存检测的维度，可以识别出DDR内存中的数据线的具体故障类型，提高了内存检测的准确性。
在上述图1所示实施例的基础上，当判定数据线无短路或断路故障，而且识别出DDR内存存在硬件故障时，此时的故障可能是地址线故障，可能是存储单元的硬件故障，为此需要进行进一步检测。请参阅图2，本发明实施例中一种内存检测方法的一个实施例可包括：
S201、依次将数据线中的一个有效位置低，其余位置高，将数据写入DDR内存中，并根据写入数据与读取数据的一致性判断数据线是否发生短路或断路故障；
S202、依次将数据线中的一个有效位置高，其余位置低，将数据写入DDR内存中，并根据写入数据与读取数据的一致性判断数据线是否发生短路或断路故障；
本发明实施例中的步骤201至202中描述的内容与上述图1所示的步骤101至102中描述的内容类似，此处不做赘述。
S203、依次将地址线中的一个有效位置低，其余位置高，将数据写入DDR内存中，并根据写入数据与读取数据的一致性判断地址线是否发生短路或断路故障；
为了识别地址线是否存在短路/断路和故障，本发明实施例中的内存检测***可以依次将地址线中的一个有效位置低，其余位置高，将数据写入DDR内存中，并根据写入数据与读取数据的一致性判断地址线是否发生短路或断路故障。
示例性的，以32位的地址线为例，可以先将最低有效位置低，其余位置高(11111111111111111111111111111110)，写入DDR RAM中进行验证，然后次低位(即bit1)置低(11111111111111111111111111111101)，其余位置高，依此类推每次移动1位直到最高有效位为低，其他位为高，即可完成一轮测试。当写入的数据位是高电平(1)而读取到的数据位是低电平(0)时，可以判断对应的地址线发生断路故障，反之当写入的数据位是低电平(0)而读取到的数据位是高电平(1)时，可以判断对应的地址线发生短路故障。
S204、依次将地址线中的一个有效位置高，其余位置低，将数据写入DDR内存中，并根据写入数据与读取数据的一致性判断地址线是否发生短路或断路故障；
为了进一步识别地址线是否存在短路/断路和故障，本发明实施例中的内存检测***还可以依次将地址线中的一个有效位置高，其余位置低，将数据写入DDR内存中，并根据写入数据与读取数据的一致性判断地址线是否发生短路或断路故障。
示例性的，以32位的地址线为例，可以先将最低有效位置高，其余位置低(00000000000000000000000000000001)，写入DDR RAM中进行验证，然后次低位(即bit0)置高电平(00000000000000000000000000000010)，其余位置低电平，依此类推每次移动1位直到最高有效位为高电平，其他位为低电平，即可完成一轮测试。当写入的数据位是高电平(1)而读取到的数据位是低电平(0)时，可以判断对应的地址线发生断路故障，反之当写入的数据位是低电平(0)而读取到的数据位是高电平(1)时，可以判断对应的地址线发生短路故障。
S205、当判定数据线及地址线无短路或断路故障时，在DDR内存的全部可用地址对应的存储单元写入预设数据，然后根据读回数据与预设数据的一致性判断DDR内存中的存储单元是否存在硬件故障。
当判定数据线及地址线无短路或断路故障时，在DDR内存的全部可用地址对应的存储单元写入预设数据，根据读回数据与预设数据的一致性判断DDR内存中的存储单元是否存在硬件故障。具体的，在DDR内存的全部可用地址对应的存储单元写入预设数据的过程可以参照图1所示的实施例中的步骤103，此处不做赘述。
相对于相关技术，本发明实施例增加了DDR内存检测的维度，可以识别出DDR内存中的数据线以及地址线的具体故障类型，还可以定位具体的存储单元中的硬件故障，提高了内存检测的准确性。
为了便于理解，下面将结合具体的应用实施例对本发明实施例中的内存检测方法进行描述，请参阅图3，具体可以包括如下步骤：
数据线检测流程：首先将最低有效位置低，其余位置高，写入DDR内存中进行验证，然后次低位(即bit1)置低，其余位置高，依此类推每次移动1位直到最高有效位为低，其他位为高，即可完成一轮测试。第二轮测试，首先将最低有效位置高，其余位置低，然后逐位向最高有效位依次置高，每次移动1位，所设置的检测数据与第一轮相反。这两步操作用来检测数据线的短路和断路情况，数据位电平高低循环设置如图4所示。
地址线检测流程：地址线的检测目的也是要查出短/断路情况，因此也可以采用数据线检测方法来进行测试。即逐位将地址线从最低有效位到最高有效位置高电平，其余位置低电平，然后写入存储单元进行验证。测试完后再从低到高有效位逐位置低电平来进行测试。
存储单元检测流程：存储单元可能存在硬件问题导致某个单元只能保持高电平或者低电平状态，即只能处于“0”状态或者“1”状态。当存储“0”时，读出来可能是“1”，或者存储“1”读出来为“0”。有两种方案可以检测出这种问题：方案一只需要对每个单元先写0，然后再反转，全写1进行测试；方案二是先将存储单元内写入该单元的地址，读出对比后再写入地址的补码进行测试。
本实施例中，先测试数据线的短/断路情况，通过后再进行地址线检测，完成后即可对存储单元进行测试。三个流程都测试通过，则说明DDR内存***是没有故障。其中某一步检测失败，那么该DDR内存对应的硬件就存在相应的故障。该方案对DDR进行三个方面的检测，增加了检测的全面性，大大的增加了检测可靠性。
请参阅图5，本发明实施例还提供了一种内存检测***，可包括：
第一检测模块501，依次将数据线中的一个有效位置低，其余位置高，将数据写入DDR内存中，并根据写入数据与读取数据的一致性判断数据线是否发生短路或断路故障；
第二检测模块502，依次将数据线中的一个有效位置高，其余位置低，将数据写入DDR内存中，并根据写入数据与读取数据的一致性判断数据线是否发生短路或断路故障；
第三检测模块503，当判定数据线无短路或断路故障时，在DDR内存的全部可用地址对应的存储单元写入预设数据，然后根据读回数据与预设数据的一致性判断DDR内存是否存在硬件故障。
可选的，作为一种可能的实施方式，本发明实施例中的内存检测***，还可以包括：
第四检测模块，依次将地址线中的一个有效位置低，其余位置高，将数据写入DDR内存中，并根据写入数据与读取数据的一致性判断地址线是否发生短路或断路故障；
第五检测模块，依次将地址线中的一个有效位置高，其余位置低，将数据写入DDR内存中，并根据写入数据与读取数据的一致性判断地址线是否发生短路或断路故障。
可选的，作为一种可能的实施方式，本发明实施例中的第三检测模块可包括：
第一检测单元，在DDR内存的全部可用地址对应的存储单元的数据位全写入0，然后在DDR内存的全部可用地址对应的存储单元的数据位全写入1。
可选的，作为一种可能的实施方式，本发明实施例中的第三检测模块可包括：
第二检测单元，在DDR内存的每个存储单元中写入自身的内存地址数据，然后在DDR内存的每个存储单元中重新写入自身的内存地址对应的补码数据。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的***，装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
上面从模块化功能实体的角度对本发明实施例中的网图表编辑器进行了描述，请参阅图6，下面从硬件处理的角度对本发明实施例中的计算机装置进行描述：
该计算机装置1可以包括存储器11、处理器12和输入输出总线13。处理器11执行计算机程序时实现上述图1所示的内存检测方法实施例中的步骤，例如图1所示的步骤101至103。或者，处理器执行计算机程序时实现上述各装置实施例中各模块或单元的功能。
本发明的一些实施例中，处理器具体用于实现如下步骤：
依次将数据线中的一个有效位置低，其余位置高，将数据写入DDR内存中，并根据写入数据与读取数据的一致性判断数据线是否发生短路或断路故障；
依次将数据线中的一个有效位置高，其余位置低，将数据写入DDR内存中，并根据写入数据与读取数据的一致性判断数据线是否发生短路或断路故障；
当判定数据线无短路或断路故障时，在DDR内存的全部可用地址对应的存储单元写入预设数据，然后根据读回数据与预设数据的一致性判断DDR内存是否存在硬件故障。
可选的，作为一种可能的实施方式，处理器还可以用于实现如下步骤：
依次将地址线中的一个有效位置低，其余位置高，将数据写入DDR内存中，并根据写入数据与读取数据的一致性判断地址线是否发生短路或断路故障；
依次将地址线中的一个有效位置高，其余位置低，将数据写入DDR内存中，并根据写入数据与读取数据的一致性判断地址线是否发生短路或断路故障。
可选的，作为一种可能的实施方式，处理器还可以用于实现如下步骤：
在DDR内存的全部可用地址对应的存储单元中的数据位全写入0，然后在DDR内存的全部可用地址对应的存储单元的数据位全写入1。
可选的，作为一种可能的实施方式，处理器还可以用于实现如下步骤：
在DDR内存的每个存储单元中写入自身的内存地址数据，然后在DDR内存的每个存储单元中重新写入自身的内存地址对应的补码数据。
其中，存储器11至少包括一种类型的可读存储介质，可读存储介质包括闪存、硬盘、多媒体卡、卡型存储器(例如，SD或DX存储器等)、磁性存储器、磁盘、光盘等。存储器11在一些实施例中可以是计算机装置1的内部存储单元，例如该计算机装置1的硬盘。存储器11在另一些实施例中也可以是计算机装置1的外部存储设备，例如计算机装置1上配备的插接式硬盘，智能存储卡(Smart Media Card,SMC)，安全数字(Secure Digital,SD)卡，闪存卡(Flash Card)等。进一步地，存储器11还可以既包括计算机装置1的内部存储单元也包括外部存储设备。存储器11不仅可以用于存储安装于计算机装置1的应用软件及各类数据，例如计算机程序01的代码等，还可以用于暂时地存储已经输出或者将要输出的数据。
处理器12在一些实施例中可以是一中央处理器(Central Processing Unit,CPU)、控制器、微控制器、微处理器或其他数据处理芯片，用于运行存储器11中存储的程序代码或处理数据，例如执行计算机程序01等。
该输入输出总线13可以是外设部件互连标准(peripheral componentinterconnect，简称PCI)总线或扩展工业标准结构(extended industry standardarchitecture，简称EISA)总线等。该总线可以分为地址总线、数据总线、控制总线等。
进一步地，计算机装置还可以包括有线或无线网络接口14，网络接口14可选的可以包括有线接口和/或无线接口(如WI-FI接口、蓝牙接口等)，通常用于在该计算机装置1与其他电子设备之间建立通信连接。
可选地，该计算机装置1还可以包括用户接口，用户接口可以包括显示器(Display)、输入单元比如键盘(Keyboard)，可选的，用户接口还可以包括标准的有线接口、无线接口。可选的，在一些实施例中，显示器可以是LED显示器、液晶显示器、触控式液晶显示器以及OLED(Organic Light-Emitting Diode，有机发光二极管)触摸器等。其中，显示器也可以适当的称为显示屏或显示单元，用于显示在计算机装置1中处理的信息以及用于显示可视化的用户界面。
图6仅示出了具有组件11-14以及计算机程序01的计算机装置1，本领域技术人员可以理解的是，图6示出的结构并不构成对计算机装置1的限定，可以包括比图示更少或者更多的部件，或者组合某些部件，或者不同的部件布置。
本发明还提供了一种计算机可读存储介质，该计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时，可以实现如下步骤：
依次将数据线中的一个有效位置低，其余位置高，将数据写入DDR内存中，并根据写入数据与读取数据的一致性判断数据线是否发生短路或断路故障；
依次将数据线中的一个有效位置高，其余位置低，将数据写入DDR内存中，并根据写入数据与读取数据的一致性判断数据线是否发生短路或断路故障；
当判定数据线无短路或断路故障时，在DDR内存的全部可用地址对应的存储单元写入预设数据，然后根据读回数据与预设数据的一致性判断DDR内存是否存在硬件故障。
可选的，作为一种可能的实施方式，处理器还可以用于实现如下步骤：
依次将地址线中的一个有效位置低，其余位置高，将数据写入DDR内存中，并根据写入数据与读取数据的一致性判断地址线是否发生短路或断路故障；
依次将地址线中的一个有效位置高，其余位置低，将数据写入DDR内存中，并根据写入数据与读取数据的一致性判断地址线是否发生短路或断路故障。
可选的，作为一种可能的实施方式，处理器还可以用于实现如下步骤：
在DDR内存的全部可用地址对应的存储单元中的数据位全写入0，然后在DDR内存的全部可用地址对应的存储单元的数据位全写入1。
可选的，作为一种可能的实施方式，处理器还可以用于实现如下步骤：
在DDR内存的每个存储单元中写入自身的内存地址数据，然后在DDR内存的每个存储单元中重新写入自身的内存地址对应的补码数据。
在本申请所提供的几个实施例中，应该理解到，所揭露的***，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个***，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-OnlyMemory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (10)
1.一种内存检测方法，其特征在于，包括：
依次将数据线中的一个有效位置低，其余位置高，将数据写入DDR内存中，并根据写入数据与读取数据的一致性判断所述数据线是否发生短路或断路故障；
依次将所述数据线中的一个有效位置高，其余位置低，将数据写入所述DDR内存中，并根据写入数据与读取数据的一致性判断所述数据线是否发生短路或断路故障；
当判定所述数据线无短路或断路故障时，在所述DDR内存的全部可用地址对应的存储单元写入预设数据，然后根据读回数据与所述预设数据的一致性判断所述DDR内存是否存在硬件故障。
2.根据权利要求1所述的方法，其特征在于，在所述DDR内存的全部可用地址对应的存储单元写入预设数据之前，所述方法还包括：
依次将地址线中的一个有效位置低，其余位置高，将数据写入DDR内存中，并根据写入数据与读取数据的一致性判断所述地址线是否发生短路或断路故障；
依次将所述地址线中的一个有效位置高，其余位置低，将数据写入所述DDR内存中，并根据写入数据与读取数据的一致性判断所述地址线是否发生短路或断路故障。
3.根据权利要求1或2所述的方法，其特征在于，在所述DDR内存的全部可用地址对应的存储单元写入预设数据，包括：
在所述DDR内存的全部可用地址对应的存储单元中的数据位全写入0，然后在所述DDR内存的全部可用地址对应的存储单元的数据位全写入1。
4.根据权利要求1或2所述的方法，其特征在于，在所述DDR内存的全部可用地址对应的存储单元写入预设数据，包括：
在所述DDR内存的每个存储单元中写入自身的内存地址数据，然后在所述DDR内存的每个存储单元中重新写入自身的内存地址对应的补码数据。
5.一种内存检测***，其特征在于，包括：
第一检测模块，依次将数据线中的一个有效位置低，其余位置高，将数据写入DDR内存中，并根据写入数据与读取数据的一致性判断所述数据线是否发生短路或断路故障；
第二检测模块，依次将所述数据线中的一个有效位置高，其余位置低，将数据写入所述DDR内存中，并根据写入数据与读取数据的一致性判断所述数据线是否发生短路或断路故障；
第三检测模块，当判定所述数据线无短路或断路故障时，在所述DDR内存的全部可用地址对应的存储单元写入预设数据，然后根据读回数据与所述预设数据的一致性判断所述DDR内存是否存在硬件故障。
6.根据权利要求5所述的***，其特征在于，还包括：
第四检测模块，依次将地址线中的一个有效位置低，其余位置高，将数据写入DDR内存中，并根据写入数据与读取数据的一致性判断所述地址线是否发生短路或断路故障；
第五检测模块，依次将所述地址线中的一个有效位置高，其余位置低，将数据写入所述DDR内存中，并根据写入数据与读取数据的一致性判断所述地址线是否发生短路或断路故障。
7.根据权利要求5或6所述的***，其特征在于，所述第三检测模块包括：
第一检测单元，在所述DDR内存的全部可用地址对应的存储单元的数据位全写入0，然后在所述DDR内存的全部可用地址对应的存储单元的数据位全写入1。
8.根据权利要求5或6所述的***，其特征在于，所述第三检测模块包括：
第二检测单元，在所述DDR内存的每个存储单元中写入自身的内存地址数据，然后在所述DDR内存的每个存储单元中重新写入自身的内存地址对应的补码数据。
9.一种计算机装置，其特征在于，所述计算机装置包括处理器，所述处理器用于执行存储器中存储的计算机程序时实现如权利要求1至4中任意一项所述方法的步骤。
10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于：所述计算机程序被处理器执行时实现如权利要求1至4中任意一项所述方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011049865.9A CN112000536A (zh) | 2020-09-29 | 2020-09-29 | 一种内存检测方法、***及相关设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011049865.9A CN112000536A (zh) | 2020-09-29 | 2020-09-29 | 一种内存检测方法、***及相关设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112000536A true CN112000536A (zh) | 2020-11-27 |
Family
ID=73475669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011049865.9A Pending CN112000536A (zh) | 2020-09-29 | 2020-09-29 | 一种内存检测方法、***及相关设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112000536A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111562998A (zh) * | 2020-04-14 | 2020-08-21 | 深圳震有科技股份有限公司 | 一种集成电路的内存诊断方法、诊断设备及存储介质 |
| CN113407372A (zh) * | 2021-06-01 | 2021-09-17 | 中国科学院计算技术研究所 | 一种独立于操作***的计算机***内存检测方法及*** |
| CN113628670A (zh) * | 2021-07-20 | 2021-11-09 | 北京自动化控制设备研究所 | 一种ddr sdram的自检方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1427420A (zh) * | 2001-12-20 | 2003-07-02 | 华为技术有限公司 | Ram高速测试控制电路及其测试方法 |
| CN101197194A (zh) * | 2007-02-27 | 2008-06-11 | 深圳市同洲电子股份有限公司 | 一种存储器检测方法 |
| CN106199394A (zh) * | 2016-07-26 | 2016-12-07 | 中国船舶重工集团公司第七二四研究所 | 基于fpga的ram芯片工程检测方法 |
| CN110399257A (zh) * | 2019-07-04 | 2019-11-01 | 上海创功通讯技术有限公司 | 存储器的检测方法、电子设备及计算机可读存储介质 |
| CN111562998A (zh) * | 2020-04-14 | 2020-08-21 | 深圳震有科技股份有限公司 | 一种集成电路的内存诊断方法、诊断设备及存储介质 |
-
2020
- 2020-09-29 CN CN202011049865.9A patent/CN112000536A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1427420A (zh) * | 2001-12-20 | 2003-07-02 | 华为技术有限公司 | Ram高速测试控制电路及其测试方法 |
| CN101197194A (zh) * | 2007-02-27 | 2008-06-11 | 深圳市同洲电子股份有限公司 | 一种存储器检测方法 |
| CN106199394A (zh) * | 2016-07-26 | 2016-12-07 | 中国船舶重工集团公司第七二四研究所 | 基于fpga的ram芯片工程检测方法 |
| CN110399257A (zh) * | 2019-07-04 | 2019-11-01 | 上海创功通讯技术有限公司 | 存储器的检测方法、电子设备及计算机可读存储介质 |
| CN111562998A (zh) * | 2020-04-14 | 2020-08-21 | 深圳震有科技股份有限公司 | 一种集成电路的内存诊断方法、诊断设备及存储介质 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111562998A (zh) * | 2020-04-14 | 2020-08-21 | 深圳震有科技股份有限公司 | 一种集成电路的内存诊断方法、诊断设备及存储介质 |
| CN113407372A (zh) * | 2021-06-01 | 2021-09-17 | 中国科学院计算技术研究所 | 一种独立于操作***的计算机***内存检测方法及*** |
| CN113407372B (zh) * | 2021-06-01 | 2023-10-20 | 中国科学院计算技术研究所 | 一种独立于操作***的计算机***内存检测方法及*** |
| CN113628670A (zh) * | 2021-07-20 | 2021-11-09 | 北京自动化控制设备研究所 | 一种ddr sdram的自检方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112000536A (zh) | 一种内存检测方法、***及相关设备 | |
| CN112331253B (zh) | 一种芯片的测试方法、终端和存储介质 | |
| CN105723344A (zh) | 用于非易失性ram差错重映射的方法和装置 | |
| CN100458693C (zh) | 基于bios读写内存spd的计算机***信息保存和读取方法 | |
| KR920005163A (ko) | 반도체기억장치 | |
| CN106462500A (zh) | 用于执行损耗均衡操作的设备及方法 | |
| CN109558282A (zh) | 一种pcie链路检测方法、***及电子设备和存储介质 | |
| US9552287B2 (en) | Data management method, memory controller and embedded memory storage apparatus using the same | |
| CN111104246A (zh) | 提升dram的错误检测与纠错的验证效率的方法、装置、计算机设备及存储介质 | |
| CN105302679A (zh) | 一种智能终端存储稳定性的检测方法及*** | |
| CN108733505A (zh) | 板卡在位信息校验方法和装置 | |
| CN105446856A (zh) | 电子设备接口的检测方法、装置 | |
| CN111562998A (zh) | 一种集成电路的内存诊断方法、诊断设备及存储介质 | |
| CN112216333B (zh) | 芯片测试方法及装置 | |
| US6282622B1 (en) | System, method, and program for detecting and assuring DRAM arrays | |
| CN100386739C (zh) | 计算机内存检测方法 | |
| CN108038035A (zh) | 一种闪存读写状态的检测方法及相关装置 | |
| CN113870931A (zh) | 数据写入和数据读取方法及装置、电子设备和存储介质 | |
| CN108231134B (zh) | Ram良率补救方法及装置 | |
| EP3557422A1 (en) | Method for accessing code sram, and electronic device | |
| US10754566B2 (en) | Data storage device and data storage method | |
| CN110164502A (zh) | 内存测试方法、装置、计算机设备和存储介质 | |
| CN114329640B (zh) | 计数值读取方法、计数方法、装置、电子设备及存储介质 | |
| CN114464242B (zh) | 一种ddr测试方法、装置、控制器及存储介质 | |
| CN103268296B (zh) | 动态口令牌组的信息写入方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |