CN111984556A - 一种主板、主板资源共享方法 - Google Patents
一种主板、主板资源共享方法 Download PDFInfo
- Publication number
- CN111984556A CN111984556A CN202010828595.5A CN202010828595A CN111984556A CN 111984556 A CN111984556 A CN 111984556A CN 202010828595 A CN202010828595 A CN 202010828595A CN 111984556 A CN111984556 A CN 111984556A
- Authority
- CN
- China
- Prior art keywords
- slot
- card
- hard disk
- interface unit
- motherboard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
- G06F13/126—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine and has means for transferring I/O instructions and statuses between control unit and main processor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
本申请实施例提供一种主板、主板资源分配方法,所述主板包括:PCIe资源;成对设置的接口单元和插槽,所述接口单元被配置为可***硬盘,所述插槽被配置为可***插卡;在位检测电路,被配置为获取所述硬盘和所述插卡中之一在位的在位信号,其中,所述在位信号用于表征所述硬盘被***所述接口单元或者所述插卡被***所述插槽;控制电路,被配置为依据所述在位信号向在位对象分配至少部分所述PCIe资源;其中,所述在位对象包括所述硬盘或者所述插卡。本申请的一些实施例通过在位检测电路确定不同时刻是插卡在位还是硬盘在位,并动态为这些在位对象分配PCIe资源,并通过分时复用的方式提高了主板上PCIe资源利用率。
Description
技术领域
本申请涉及计算机资源共享领域,具体而言本申请实施例涉及一种主板、主板资源共享方法。
背景技术
随着科学技术的大放异彩,计算机的处理速度越来越快,且计算机中接口种类越来越丰富,支持的总线也越来越多。例如,目前大部分个人计算机PC机都支持M.2NVMe接口单元以及高速串行计算机扩展总线标准PCIe(PCI-Express)扩展插槽,在实现方式上M.2NVMe接口单元和PCIe扩展插槽分开占用PCIe资源。
相关技术将接口单元(例如,M.2NVMe接口单元,其中,M.2是一种主机接口方案,支持SATA、PCIe等协议;NVMe,全称为Non-Volatile Memory express,中文名称为“非易失性内存主机控制器接口规范”,M.2是接口,NVMe是存储遵循的规范)和插槽(例如,PCIe扩展插槽)仅能有一个一直占用PCIe资源的缺点是PCIe资源利用不充分。这是由于,相关技术为一个接口单元分配了PCIe资源时,则无论这个接口单元上是否***硬盘则主板均为这个硬盘分配相应的PCIe资源,造成了资源浪费。
发明内容
本申请实施例的目的在于提供一种主板、主板资源共享方法及计算机,本申请的一些实施例的硬盘或者插卡可以分时复用主板的PCIe资源,充分地利用了PCIe资源,能够自适应地调整PCIe资源。例如,本申请的一些实施例可以根据安装的是M.2NVMe的硬盘还是***插卡来合理地分配PCIe资源。
第一方面,本申请的一些实施例提供一种主板,所述主板包括:PCIe资源;成对设置的接口单元和插槽,所述接口单元被配置为可***硬盘,所述插槽被配置为可***插卡;在位检测电路,被配置为获取在位对象在位的在位信号,所述在位对象包括***所述接口单元的所述硬盘或者***所述插槽的所述插卡;控制电路,被配置为依据所述在位信号向在位对象分配至少部分所述PCIe资源;其中,所述在位对象包括***所述接口单元的所述硬盘或者***所述插槽的所述插卡。
本申请的一些实施例通过在位检测电路确定是插卡在位还是硬盘在位,并为这些在位对象分配PCIe资源,提高了主板上PCIe资源利用率。
在一些实施例中,所述在位检测电路被配置为针对向所述接口单元***所述硬盘和向所述插槽***所述插卡分别设置两个互斥的在位信号。
本申请的一些实施例通过针对***插槽的插卡和***接口单元的硬盘分别设置两个不同的在位信号可以确定当前时刻的在位对象。
在一些实施例中,所述两个互斥的在位信号分别包括高电平信号和低电平信号。
本申请的一些实施例通过上拉电路来将***插卡后第一节点的电平或者***硬盘后第二节点的电平来确定当前***的是插卡还是硬盘,提高了在位对象检测的准确性和速度。
在一些实施例中,所述主板还包括:限高单元,被配置为设置于所述成对设置的所述接口单元和所述插槽之间,所述限高单元与***所述接口单元的硬盘的高度之和大于将所述插卡***所述插槽后所述插卡的下表面的高度。
本申请的一些实施例通过限高单元来保证当接口单元***硬盘后对应的插槽不能***插卡,来保证在位对象只有硬盘或者插卡中的一个。
在一些实施例中,所述主板还包括:限高单元,被配置为设置于所述成对设置的所述接口单元和所述插槽之间,所述限高单元包括的上表面与向所述插槽***所述插卡后所述插卡的下表面接触。
本申请的一些实施例通过限制限高单元与***的插卡的下表面同高度,来保证接口单元***硬盘后对应的插槽不能***插卡,从而实现在位对象对PCIe资源的分时复用。
在一些实施例中,所述限高单元包括:螺柱或者垫片,其中,所述螺柱还用于固定所述硬盘的一端。
本申请的一些实施例通过螺柱和垫片来作为限高单元,进而实现在位对象仅有一个的目的。
在一些实施例中,所述主板包括多组所述成对设置的接口单元和插槽;其中,所述多组成对设置的接口单元和插槽中的部分组对应的成对设置的所述接口单元和所述插槽之间设置垫片;所述多组成对设置的接口单元和插槽中的剩余部分组对应的成对设置的所述接口单元和所述插槽之间设置螺柱。
本申请的一些实施例可以在不同接口单元和插槽之间分别设置垫片或者螺柱来实现限高单元,提升了技术方案根据应用场景灵活设置的技术目的。例如,针对需要螺柱固定硬盘时,则采用螺柱作为限高单元,在其它场合可以采用垫片来实现限高单元的功能。
在一些实施例中,所述接口单元包括M.2接口单元,所述插槽包括PCIe扩展插槽。
本申请的一些实施例可以实现M.2接口单元和PCIe扩展插槽分时共用PCIe资源的技术目的。
第二方面,本申请的一些实施例提供一种主板资源共享方法,所述方法包括:通过获取与成对设置的接口单元和插槽各自对应的节点的电平特征确定在位对象,其中,在位对象包括***所述接口单元的硬盘或者***所述插槽的插卡;向确定的所述在位对象分配PCIe资源;其中,所述PCIe资源包括PCIe总线。
第三方面,本申请的一些实施例提供一种计算机可读存储介质,其上存储有计算机程序,所述程序被处理器执行时可实现上述第二方面的方法。
第四方面,本申请的一些实施例提供一种信息处理设备,包括存储器、处理器以及存储在所述存储器上并可在所述处理器上运行的计算机程序,其中,所述处理器执行所述程序时可实现上述第二方面所述的方法。
第五方面,本申请的一些实施例提供一种计算机,所述计算机包括上述第一方面所述的主板。
附图说明
为了更清楚地说明本申请实施例的技术方案,下面将对本申请实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本申请的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为本申请实施例提供的主板俯视图;
图2为本申请实施例提供的在主板上***插卡和硬盘后的俯视图;
图3为本申请实施例提供的限高单元与***插卡的下表面之间的关系图之一;
图4为本申请实施例提供的***硬盘后再***插卡的插卡状态示意图;
图5为本申请实施例提供的部分在位检测电路和控制单元的连接结构示意图;
图6为本申请实施例提供的主板资源共享方法的流程图;
图7为本申请实施例提供的计算机的组成框图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行描述。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。同时,在本申请的描述中,术语“第一”、“第二”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
本申请的一些实施例通过实时或者周期检测在位对象并为在位对象分配PCIe资源,可以使得PCIe资源得到充分地利用,例如,在一些实施例中本申请实施例的PCIe扩展插槽和M.2NVMe接口合理复用PCIe资源。
请参看图1,图1为本申请一些实施例提供的主板100的结构示意图。从图1可以看出本申请一些实施例的主板100包括多组成对设置的接口单元和插槽,例如,图1示出了三组成对设置的接口单元和插槽,具体地,包括第一接口单元101和第一插槽201的第一组接口单元和插槽,包括第二接口单元102以及第二插槽202的第二组接口单元和插槽,以及包括第三接口单元103和第三插槽203的第三组接口单元和插槽。从图1可以看出,每组接口单元和插槽中包括的接口单元和插槽之间还包括限高单元(例如,位于第一组接口单元和插槽之间的第一限高单元301,位于第二组接口单元和插槽之间的第二限高单元302以及位于第三组接口单元和插槽之间的第三限高单元303)。从图1还可以看出本申请的一些实施例为每组接口单元和插槽设置了各自的在位检测电路,具体地,如图1的第一在位检测电路401、第二在位检测电路402以及第三在位检测电路403。
本申请一些实施例的限高单开可以包括垫片或者螺柱。作为一个示例,所述多组成对设置的接口单元和插槽中的部分组对应的成对的所述接口单元和所述插槽之间设置垫片;所述多组成对设置的接口单元和插槽中的剩余部分组对应的成对设置的所述接口单元和所述插槽之间设置螺柱。例如,图1的第一组接口单元和插槽包括的第一接口单元101和第一插槽201之间设置垫片,图1的第二组接口单元和插槽包括的第二接口单元102和第二插槽202之间设置螺柱,第三组接口单元和插槽包括的第三接口单元和第三插槽之间设置垫片。
下面以一组成对设置的接口单元和插槽示例性阐述本申请一些实施例的技术方案。
如图1所示,本申请的一些实施例提供一种主板100,该主板100包括:PCIe资源600;成对设置的接口单元和插槽(例如图1的三对或者三组成对设置的接口单元和插槽)。以第一组成对设置的接口单元和插槽为例,图1的第一接口单元101被配置为可***硬盘,第一插槽201被配置为可***插卡;第一在位检测电路401,被配置为获取所述硬盘和所述插卡中之一在位的在位信号(即在位检测电路,被配置为获取在位对象在位的在位信号),其中,所述在位信号用于表征所述硬盘被***第一接口单元101或者所述插卡被***第一插槽201;控制电路500,被配置为依据所述在位信号向在位对象分配至少部分所述PCIe资源;其中,所述在位对象包括***第一接口单元101的所述硬盘或者***第一插槽201的所述插卡。
为了确定当前时刻的具体的在位对象,在本申请的一些实施例中第一在位检测电路401被配置为针对向第一接口单元101***所述硬盘和向第一插槽201***所述插卡分别设置两个互斥的在位信号。例如,***硬盘对应的在位信号为高电平,相应的***插卡时的在位信号为低电平。例如,两个互斥的在位信号分别包括高电平信号和低电平信号。
在一些实施例中,所述限高单元包括:螺柱或者垫片,其中,所述螺柱还用于固定所述硬盘的一端。在一些实施例中,所述接口单元包括M.2接口单元,所述插槽包括PCIe扩展插槽。
下面结合图2和图3示例性阐述限高单元的高度特征,为了附图简要清晰图2的主板未示出在位检测电路,但是本领域人员在图1的教导和启示下应该能理解向接口单元或者插槽***插卡后在位检测电路会检测在位对象。
如图2所示,图2与图1的差别在于,图2的部分接口单元***了硬盘,图2的部分插槽中***了插卡。具体地,图2的第一组成对设置的接口单元和插槽中的第一接口单元101***硬盘111,第二组成对设置的接口单元和插槽中的第二插槽202***了第一插卡212,第三组成对设置的接口单元和插槽中的第三接口单元103***第二硬盘113且第三插槽***第二插卡213。
本申请的一些实施例的控制电路500通过图1示出的第一在位检测电路401获取第一组接口单元和插槽中当前时刻仅第一接口单元101***了硬盘,即第一组接口单元和插槽中的在位对象为硬盘111,则控制电路500会向硬盘111和其所在的第一接口单元101分配PCIe资源600(如图2的实线指示了当前时刻PCIe资源在第一组接口单元和插槽的分配情况)。
本申请的一些实施例的控制电路500通过图1示出的第二在位检测电路402获取第二组接口单元和插槽中当前时刻仅第二插槽202***了硬盘(而与其对应设置的第二接口单元102并无硬盘***),即第二组接口单元和插槽中的在位对象为插卡212,则控制电路500会向插卡212和其所在的第二插槽202分配PCIe资源600(如图2的实线指示了当前时刻PCIe资源在第二组接口单元和插槽的分配情况)。
可以理解的是,在本申请的一些实施例中的限高单元,被配置为设置于所述接口单元和所述插槽之间,所述限高单元包括的上表面与向所述插槽***所述插卡后所述插卡的下表面接触。例如,图2的第二组接口单元与插槽中的第二插槽202***第一插卡212而第二接口单元102并未***硬盘,则对应的主板100的左视图如图3所示。图3示出的主板100包括的底板104,以及位于底板104之上的第二插槽202,***第二插槽202的第一插卡212以及限高单元302,从图3可以看出将第一插卡212***第二插槽202后第一插卡212的下表面与限高单元302的上表面接触,即处于第一插卡的下表面与限高单元的上表面高度非常相近。
本申请的一些实施例的控制电路500通过图1示出的第三在位检测电路403获取第三组接口单元和插槽中当前时刻第三接口单元103硬盘,而与第三接口单元103成对设置的第三插槽203***的第二插卡213由于并为插到位因此,不能被在位检测电路检测到。控制电路500会向第二硬盘113和其所在的第三接口单元103分配PCIe资源600(而不会向第三插槽和第三插槽中***的第二插卡213分配PCIe资源,如图2的实线所示)。需要说明的是,图2用实线表示为相应的硬盘或者插卡分配了PCIe资源,用虚线表示并未向相应的接口单元或者插槽以及***的对象提供PCIe资源。
在一些实施例中,本申请一些实施例的主板100包括的限高单元,被配置为设置于成对的接口单元和插槽之间,限高单元与***接口单元的硬盘的高度之和大于将插卡***插槽后所述插卡的下表面的高度。下面结合图2和图4示例性说明这些实施例。如图2所示,在本申请的一些实施例的第三组接口单元和插槽中的第三接口单元103***了第二硬盘113且第三插槽203***了第二插卡213,此时主板100的左视图或者右视图如图4所示。通过图4可以看出,第二插卡213并不能***第三插槽203中,这是由于第三限高单元303与第二硬盘113的高度之和大于***第三插槽203的第二插卡213的下表面的高度。因此,如果采用第三在位检测电路检测可以发现,此时检测的在位对象为第三接口单元303***的第二硬盘113。相应的,则控制电路500会向第二硬盘113和其所在的第三接口单元103分配PCIe资源600(如图2的实线指示了当前时刻PCIe资源在第三组接口单元和插槽的分配情况),而第三插槽和其上的第二插卡213并不能分配到PCIe资源。需要说明的是,如果第三接口单元103不***第二硬盘113则相应的第三插槽203可以***插卡213,即在第三插槽203***插卡213后插卡213的下表面位于第三限高单元303的上方。
下面结合图5示例性说明控制电路500和在位检测电路的部分连接示意图。
本申请的一些实施例的接口单元为可用***于M.2NVMe硬盘的接口单元,插槽为可用***PCIex4插卡的扩展插槽。可以设置***M.2NVMe硬盘和PCIex4插卡的在位信号分别是高电平、低电平信号。也就是说,当接口单元(例如,M.2nvme接口)插上硬盘后,就会导致图5示出的Is_M.2NVMe_ok节点的电压信号被拉低,变为低电平,因此在位检测电路检测到硬盘的在位信号,控制电路500将PCIe资源给***M.2NVMe硬盘的接口单元使用,对应的插槽(例如,PCIe扩展插槽)就不能使用了;当插槽(例如PCIe扩展插槽)插上插卡后,就会导致图5的Is_PCIex4_ok节点的信号被拉高,变为高电平,在位检测电路检测到插卡在位信号,控制电路500将PCIe资源给PCIex4的插槽使用,对应的接口单元就不能使用了。图5的在位检测电路还包括第一电阻R1、第二电阻R2以及第三电阻R3,其中,GND表示接地端。本申请的一些实施例,在电路上通过两个互斥的在位信号检测决定成对的接口单元和插槽中的接口单元还是插槽需要占用PCIe资源。本申请的一些实施例为了保证成对接口单元和插槽中的一个被接通,在主板结构上也进行了相应的设计(具体参考文的限高单元)。也就是说,本申请一些实施例的用于支撑接口单元上硬盘的限高单元(例如,螺柱)必须比插槽(例如,PCIe扩展插槽)高且刚好接触到插卡底部。因此,本申请的一些实施例通过限高单元即能够正常单独安装接口单元的硬盘;同时当接口单元不***硬盘时,PCIe插卡也可以在扩展插槽中正常插到位,而如果接口单元安装了M.2NVMe接口的硬盘,再插上PCIe插卡,PCIe插卡是不能插到位的(如图4所示)。
本申请的一些实施例充分地利用了CPU可以提供的PCIe资源,能够自适应地调整PCIe资源,根据安装的是硬盘还是***插卡来合理地分配PCIe资源。
如图6所示,本申请的一些实施例提供一种主板资源共享方法,所述方法包括:S101,通过获取与成对设置的接口单元和插槽各自对应的节点的电平特征确定在位对象,其中,在位对象包括***所述接口单元的硬盘或者***所述插槽的插卡;S102,向确定的所述在位对象分配PCIe资源;其中,所述PCIe资源包括PCIe总线。
需要说明的是,主板资源共享方法中各步骤涉及的处理细节可以参考上文的描述,在此不做过多赘述。
本申请的一些实施例提供一种计算机可读存储介质,其上存储有计算机程序,所述程序被处理器执行时可实现图6所述的方法。
本申请的一些实施例提供一种信息处理设备,包括存储器、处理器以及存储在所述存储器上并可在所述处理器上运行的计算机程序,其中,所述处理器执行所述程序时可实现图6所述的方法。
如图7所示,本申请的一些实施例还提供一种计算机,所述计算机包括图1的主板100,所述主板上还设置了存储器510、处理器520以及总线530。对于主板100包括的其他单元具体请参考图1以及相关描述,在此不做过多赘述。
在本申请所提供的几个实施例中,应该理解到,所揭露的装置和方法,也可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的,例如,附图中的流程图和框图显示了根据本申请的多个实施例的装置、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上,流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分,所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意,在有些作为替换的实现方式中,方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如,两个连续的方框实际上可以基本并行地执行,它们有时也可以按相反的顺序执行,这依所涉及的功能而定。也要注意的是,框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合,可以用执行规定的功能或动作的专用的基于硬件的***来实现,或者可以用专用硬件与计算机指令的组合来实现。
另外,在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分,也可以是各个模块单独存在,也可以两个或两个以上模块集成形成一个独立的部分。
所述功能如果以软件功能模块的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述仅为本申请的实施例而已,并不用于限制本申请的保护范围,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。
以上所述,仅为本申请的具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应所述以权利要求的保护范围为准。
需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
Claims (12)
1.一种主板,其特征在于,所述主板包括:
PCIe资源;
成对设置的接口单元和插槽,所述接口单元被配置为可***硬盘,所述插槽被配置为可***插卡;
在位检测电路,被配置为获取在位对象在位的在位信号,所述在位对象包括***所述接口单元的所述硬盘或者***所述插槽的所述插卡;
控制电路,被配置为依据所述在位信号向所述在位对象分配至少部分所述PCIe资源。
2.如权利要求1所述的主板,其特征在于,所述在位检测电路被配置为针对向所述接口单元***所述硬盘和向所述插槽***所述插卡分别设置两个互斥的在位信号。
3.如权利要求2所述的主板,其特征在于,所述两个互斥的在位信号分别包括高电平信号和低电平信号。
4.如权利要求1所述的主板,其特征在于,所述主板还包括:
限高单元,被配置为设置于所述成对设置的所述接口单元和所述插槽之间,所述限高单元与***所述接口单元的硬盘的高度之和大于将所述插卡***所述插槽后所述插卡的下表面的高度。
5.如权利要求1所述的主板,其特征在于,所述主板还包括:
限高单元,被配置为设置于所述成对设置的所述接口单元和所述插槽之间,所述限高单元包括的上表面与向所述插槽***所述插卡后所述插卡的下表面接触。
6.如权利要求4或5所述的主板,其特征在于,所述限高单元包括:螺柱或者垫片,其中,所述螺柱还用于固定所述硬盘的一端。
7.如权利要求4所述的主板,其特征在于,所述主板包括多组所述成对设置的接口单元和插槽;其中,
所述多组成对设置的接口单元和插槽中的部分组对应的成对设置的所述接口单元和所述插槽之间设置垫片;
所述多组成对设置的接口单元和插槽中的剩余部分组对应的成对设置的所述接口单元和所述插槽之间设置螺柱。
8.如权利要求1所述的主板,其特征在于,所述接口单元包括M.2接口单元,所述插槽包括PCIe扩展插槽。
9.一种主板资源共享方法,其特征在于,所述方法包括:
通过获取与成对设置的接口单元和插槽各自对应的节点的电平特征确定在位对象,其中,在位对象包括***所述接口单元的硬盘或者***所述插槽的插卡;
向确定的所述在位对象分配PCIe资源;
其中,所述PCIe资源包括PCIe总线。
10.一种计算机可读存储介质,其上存储有计算机程序,其特征在于,所述程序被处理器执行时可实现权利要求9所述的方法。
11.一种信息处理设备,包括存储器、处理器以及存储在所述存储器上并可在所述处理器上运行的计算机程序,其中,所述处理器执行所述程序时可实现权利要求9所述的方法。
12.一种计算机,其特征在于,所述计算机包括如权利要求1-8任一项所述的主板,以及位于所述主板上的存储器和处理器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010828595.5A CN111984556B (zh) | 2020-08-17 | 2020-08-17 | 一种主板、主板资源共享方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010828595.5A CN111984556B (zh) | 2020-08-17 | 2020-08-17 | 一种主板、主板资源共享方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111984556A true CN111984556A (zh) | 2020-11-24 |
CN111984556B CN111984556B (zh) | 2022-04-26 |
Family
ID=73435520
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010828595.5A Active CN111984556B (zh) | 2020-08-17 | 2020-08-17 | 一种主板、主板资源共享方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111984556B (zh) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1979423A (zh) * | 2005-11-30 | 2007-06-13 | 迈普(四川)通信技术有限公司 | 多处理器负载分配调整方法 |
CN103455379A (zh) * | 2013-09-05 | 2013-12-18 | 华为技术有限公司 | 资源分配方法及*** |
CN104503933A (zh) * | 2014-12-03 | 2015-04-08 | 浪潮集团有限公司 | 一种基于多路服务器***的pcie自动切换设计 |
US20170077630A1 (en) * | 2015-09-10 | 2017-03-16 | Innodisk Corporation | M.2 interface connector and m.2 interface connection seat insertedly provided thereof |
CN106980588A (zh) * | 2016-01-18 | 2017-07-25 | 中兴通讯股份有限公司 | 一种设备热处理方法和装置 |
CN107408095A (zh) * | 2015-01-28 | 2017-11-28 | 惠普发展公司,有限责任合伙企业 | 通道资源的重定向 |
CN107724286A (zh) * | 2017-11-22 | 2018-02-23 | 高月江 | 一种道路建设用可调节式道路限高架 |
US20180210517A1 (en) * | 2015-10-06 | 2018-07-26 | Storagean, Inc. | Ssd doubler, and multi-device bay system and computer system using same |
CN108763124A (zh) * | 2018-05-23 | 2018-11-06 | 郑州云海信息技术有限公司 | 一种PCIE Riser卡 |
CN109976475A (zh) * | 2019-05-15 | 2019-07-05 | 苏州浪潮智能科技有限公司 | 一种有利于m.2硬盘散热的固定结构及散热方法 |
-
2020
- 2020-08-17 CN CN202010828595.5A patent/CN111984556B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1979423A (zh) * | 2005-11-30 | 2007-06-13 | 迈普(四川)通信技术有限公司 | 多处理器负载分配调整方法 |
CN103455379A (zh) * | 2013-09-05 | 2013-12-18 | 华为技术有限公司 | 资源分配方法及*** |
CN104503933A (zh) * | 2014-12-03 | 2015-04-08 | 浪潮集团有限公司 | 一种基于多路服务器***的pcie自动切换设计 |
CN107408095A (zh) * | 2015-01-28 | 2017-11-28 | 惠普发展公司,有限责任合伙企业 | 通道资源的重定向 |
US20170077630A1 (en) * | 2015-09-10 | 2017-03-16 | Innodisk Corporation | M.2 interface connector and m.2 interface connection seat insertedly provided thereof |
US20180210517A1 (en) * | 2015-10-06 | 2018-07-26 | Storagean, Inc. | Ssd doubler, and multi-device bay system and computer system using same |
CN106980588A (zh) * | 2016-01-18 | 2017-07-25 | 中兴通讯股份有限公司 | 一种设备热处理方法和装置 |
CN107724286A (zh) * | 2017-11-22 | 2018-02-23 | 高月江 | 一种道路建设用可调节式道路限高架 |
CN108763124A (zh) * | 2018-05-23 | 2018-11-06 | 郑州云海信息技术有限公司 | 一种PCIE Riser卡 |
CN109976475A (zh) * | 2019-05-15 | 2019-07-05 | 苏州浪潮智能科技有限公司 | 一种有利于m.2硬盘散热的固定结构及散热方法 |
Also Published As
Publication number | Publication date |
---|---|
CN111984556B (zh) | 2022-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7480757B2 (en) | Method for dynamically allocating lanes to a plurality of PCI Express connectors | |
US8103993B2 (en) | Structure for dynamically allocating lanes to a plurality of PCI express connectors | |
CN107423169B (zh) | 用于测试高速***设备互连设备的方法和*** | |
US7711886B2 (en) | Dynamically allocating communication lanes for a plurality of input/output (‘I/O’) adapter sockets in a point-to-point, serial I/O expansion subsystem of a computing system | |
US7447825B2 (en) | PCI-E automatic allocation system | |
US8443114B2 (en) | System and method for mapping a logical drive status to a physical drive status for multiple storage drives having different storage technologies within a server | |
CN100424668C (zh) | Pci-e总线自动配置*** | |
CN102081574B (zh) | 用于加快***的唤醒时间的方法和*** | |
EP2892212A1 (en) | Micro server, method of allocating MAC address, and computer readable recording medium | |
WO2009150102A1 (en) | Resource sharing expansion card | |
MX2012014354A (es) | Sistemas y metodos para particion dinamica de compilacion multienlace. | |
US20180210850A1 (en) | System and Method to Avoid SMBus Address Conflicts via a Baseboard Management Controller | |
US10592285B2 (en) | System and method for information handling system input/output resource management | |
TWI608357B (zh) | 共用匯流排埠之系統及共用匯流排埠之方法 | |
CN109960678B (zh) | 一种命名处理方法及计算机处理装置 | |
CN112181505A (zh) | 一种支持多主机服务器PCIe带宽分配方法、装置及介质 | |
US7437505B2 (en) | Logical to physical device topological location mappings | |
US6963947B2 (en) | Driver supporting bridge method and apparatus | |
CN111984556B (zh) | 一种主板、主板资源共享方法 | |
CN107193599A (zh) | 一种动态更新smbios中***插槽信息的方法 | |
CN103412838A (zh) | 一种扩展***、通信方法、地址配置方法、设备及装置 | |
CN117135055A (zh) | 带宽资源的控制方法及装置、存储介质及电子装置 | |
US10102074B2 (en) | Switching allocation of computer bus lanes | |
US10296484B2 (en) | Dynamic re-allocation of computer bus lanes | |
US20090198842A1 (en) | System And Method For Identifying Lost/Stale Hardware In A Computing System |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |