CN107408095A - 通道资源的重定向 - Google Patents

通道资源的重定向 Download PDF

Info

Publication number
CN107408095A
CN107408095A CN201580074298.3A CN201580074298A CN107408095A CN 107408095 A CN107408095 A CN 107408095A CN 201580074298 A CN201580074298 A CN 201580074298A CN 107408095 A CN107408095 A CN 107408095A
Authority
CN
China
Prior art keywords
connector
motherboard
module
straight
duplex channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580074298.3A
Other languages
English (en)
Other versions
CN107408095B (zh
Inventor
R·盖伊
R·A·皮尔逊
S·沃德
B·A·阿尔肯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Development Co LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of CN107408095A publication Critical patent/CN107408095A/zh
Application granted granted Critical
Publication of CN107408095B publication Critical patent/CN107408095B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/409—Mechanical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4247—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus
    • G06F13/426—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus using an embedded synchronisation, e.g. Firewire bus, Fibre Channel bus, SSA bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Information Transfer Systems (AREA)

Abstract

一种装置包括直通模块，其包括连接器插脚，以与母板连接器的至少一个活动部分连接并分开地与所述母板连接器的至少一个不活动部分连接。所述直通模块上的路线选择功能体将一组双向通道从连接到所述母板连接器的活动部分的连接器插脚重定向到连接到所述母板连接器的不活动部分的连接器插脚，以实现所述组双向通道到与所述母板连接器的不活动部分连接的至少一个其它母板资源的连接。

Description

通道资源的重定向
背景技术
也被称为主板或***板的母板是存在于计算机和其它可扩展***中的主印刷电路板(PCB)。它容纳***的很多电子部件，例如中央处理单元(CPU)和存储器，并为其它***设备提供连接器。与底板不同，母板包括相当多的子***电子设备，例如处理器和其它部件。除了CPU和存储器以外，母板还指具有扩展能力的PCB，其常常包括声卡、视频卡、网卡、硬盘驱动器或其它形式的持久性存储器、TV调谐器卡、提供额外的USB或FireWire插槽的卡和各种其它定制部件。为了为这样的卡提供扩展能力，具有扩展连接器的一个或多个扩展总线被提供有母板。然而对于很多用户，母板扩展总线所需的功能常常比母板制造商的基础提供品所提供的功能多。
附图说明
图1示出包括具有路线选择功能体以便于母板的功能重配置的直通模块的装置的示例。
图2示出包括直通模块的***的示例，直通模块具有路线选择功能体以在连接器的活动和不活动部分之间为双向通道选择路线以便于母板的功能重配置。
图3A示出包括直通模块的***的示例，直通模块具有路线选择功能体以为双向通道选择到位于直通模块上并在连接器的活动和不活动部分之间的嵌入式设备的路线以便于母板的功能重配置。
图3B示出包括直通模块的***的示例，直通模块接收嵌入式设备的双向通道的子集并采用路线选择功能体来在连接器的活动和不活动部分之间为双向通道的子集选择路线以便于母板的功能重配置。
图4示出包括直通模块的***的示例，直通模块具有路线选择功能体以在连接器的活动和不活动部分之间为四个双向通道选择路线以提供与其它连接或嵌入式设备的连接。
图5示出包括直通模块的***的示例，直通模块具有路线选择功能体以在连接器的活动和不活动部分之间为八个双向通道选择路线以提供与其它连接或嵌入式设备的连接。
图6示出包括直通模块的***的示例，直通模块具有路线选择功能体以为双向通道选择到位于直通模块上并在连接器的活动和不活动部分之间的嵌入式设备的路线以提供与其它连接或嵌入式设备的连接。
图7A示出母板连接器，其在直通模块未被安装时向标准模块提供功能并在直通模块被安装时利用连接器的不活动部分来向其它模块或嵌入式设备提供功能。
图7B示出包括直通模块的***的示例，直通模块具有路线选择功能体以在连接器的活动和不活动部分之间为双向通道选择路线以提供与第二连接器的连接，以增加第二连接器的通信能力。
图8示出便于母板的功能重配置的示例性路线选择功能体。
具体实施方式
本公开涉及具有路线选择功能体以在连接器的活动和不活动部分之间为双向通道选择路线以便于母板的功能重配置的直通模块。母板上的未使用的连接器可以用于为扩展总线的双向通道选择从未使用的连接器的活动部分到连接器的不活动部分的路线以实现母板的功能重配置(例如使未使用的扩展板插槽能够驱动其它母板资源)。提供直通模块，其包括连接器插脚以与母板连接器的至少一个活动部分连接并分开地与母板连接器的至少一个不活动部分连接。直通模块上的路线选择功能体(例如电气迹线、重驱动器、重定时器、时钟缓冲器)将一组双向通道(和/或时钟信号)从连接到母板连接器的活动部分的连接器插脚重定向到连接到母板连接器的不活动部分的连接器插脚。该路线选择实现这组双向通道到连接到母板连接器的不活动部分的至少一个其它母板资源的连接。其它母板资源可以包括例如可以利用来自母板连接器的被重新选择路线的通道的其它连接器或嵌入式设备。在一个示例中，可以为双向通道选择到母板连接器的不活动部分和直通模块上的嵌入式设备的路线。如果直通模块未被安装，则母板连接器可以用于经由连接器的活动部分与标准扩展总线模块接口连接。
图1示出包括具有路线选择功能体110以便于母板的功能重配置的直通模块100的装置的示例。直通模块100包括连接器插脚120以与母板连接器的活动部分连接并分开地与母板连接器的不活动部分连接。如本文使用的，术语活动部分指代电气地接线到母板资源(例如根端口)的连接器。术语不活动部分指代在直通模块100未被安装时不由母板资源驱动的插脚。
直通模块100上的路线选择功能体110将一组双向通道(和/或未示出的时钟信号)从连接到母板连接器的活动部分的连接器插脚(例如见图2)重定向到连接到母板连接器的不活动部分的连接器插脚。该路线选择实现这组双向通道到连接到母板连接器的不活动部分的至少一个其它母板资源的连接。路线选择功能体110包括用于将这组双向通道重定向的电气迹线。这可以包括至少一个缓冲器以驱动这组双向通道或驱动与双向通道相关联的时钟信号(或多个信号)。
在一个示例中，双向通道是***部件高速互连(PCIe)总线的串行输入和输出通信通道。PCIe总线是较老的PCI/PCI-X总线的高速串行替代物。PCIe总线和较老的PCI之间的差异之一是总线拓扑；PCI使用共享并行总线架构，其中PCI主机和所有设备共享一组公共的地址、数据和控制线。相反，PCIe基于点对点拓扑，单独的串行数据链路将每个设备连接到根联合体(主机)。由于其共享的总线拓扑，对较老的PCI总线的访问被仲裁(在多个主设备的情况下)，并且在单个方向上一次被限制到一个主设备。
PCIe总线链路支持在任两个端点之间的全双工通信，而没有对跨多个端点的同时接入的内在限制。两个设备之间的PCIe链路可以包括例如从1个到32个双向通信通道。在多通道链路中，分组数据跨通道成条纹状，并且峰值数据吞吐量随着总链路宽度而缩放。通道计数在设备初始化期间被自动协商，并且可以由任一端点来限制。例如，单通道PCIe(x1)卡可以***多通道插槽(x4、x8等)中，并且初始化循环自动协商最高相互支持的通道计数。链路可以动态地降低其本身的配置以使用更少的通道，这在存在坏的或不可靠的通道时提供容错。PCI Express标准定义多个宽度的插槽和连接器，例如x1、x4、x8、x12、x16和x32。
关于PCIe总线示例，在任何给定的计算机***中存在固定数量的PCIe链路(例如到链路的四个双向通道)，并且***设计者在分配这些有价值的资源时常常必须做出困难的选择和折衷。本文公开的直通模块100和路线选择功能体110允许PCIe通道从未使用的母板连接器被重新分配和/或重定向，因而允许最大设计灵活性和***可扩展性，同时最小化基本***成本。在特定的示例中，直通模块100可以***PCIe插槽中。这包括具有电气迹线并且在一些情况下具有附加的部件(例如PCIe开关、嵌入式设备、重驱动器、重定时器、时钟芯片等)的路线选择功能体110，附加的部件允许PCIe接口信号被重定向到另一设备或连接器。
PCIe总线提供用于将***设备连接到主机计算机***的高速接口。支持PCIe的计算机***具有一个或多个PCIe链路，并且这些链路中的每个可以将单个***设备连接到***。照惯例，这意味着***设计者必须为PCIe链路选择到单个嵌入式设备或连接器的路线，因而使它仅专用于该单个嵌入式设备、外接适配器或所使用的特定连接器类型所支持的电缆。直通模块100通过允许PCIe链路被重定向到不同的连接器或设备来提供设计灵活性和最终用户可配置性，而不使每个***负担额外的成本。这允许灵活的***设计、可扩展性和最终用户可配置性，同时最小化基本***成本。
图2示出包括直通模块210的***200的示例，直通模块210具有路线选择功能体220以在连接器的活动和不活动部分之间为双向通道选择路线以便于母板的功能重配置。***200包括直通模块210，其包括连接器插脚230。母板连接器240提供用于与第一组连接器插脚244连接的活动连接和用于与直通模块210的第二组连接器插脚254连接的不活动连接。直通模块210上的路线选择功能体220使一组双向通道从连接到母板连接器240的活动连接的第一组连接器插脚244重定向到连接到母板连接器的不活动连接的第二组连接器插脚254。该路线选择实现这组双向通道(和/或其它信号，例如相关联的时钟信号)到连接到母板连接器的不活动连接的至少一个其它母板资源的连接。路线选择功能体220包括电气迹线，电气迹线用于使一组双向通道和至少一个缓冲器重定向以驱动这组双向通道或驱动与双向通道相关联的时钟信号。
如前面提到的，双向通道可以是***部件高速互连(PCIe)总线的串行输入和输出通信通道。可以被使用的另一类型的总线是处理器柔性I/O总线(例如处理器FlexI/O)。本文所述的母板连接器240可以是例如***部件高速互连(PCIe)连接器。当直通模块210被安装以为母板连接器240的活动连接选择路线时，母板连接器240的不活动连接可以随后驱动其它母板资源。这样的资源可以包括例如M.2连接器。原先被称为下一代形状因子(NGFF)的M.2连接器是用于内部安装的计算机扩展卡和相关联的连接器的规范。它代替mSATA标准，mSATA标准使用PCI Express微型卡物理布局。通过M.2连接器提供的计算机总线接口连同所支持的逻辑接口一起是由SATA Express接口定义的那些的超集。M.2标准支持例如包括PCI Express 3.0和Serial ATA 3.0、内部USB 3.0接口和其它接口的多个接口。
当直通模块210被安装时可以从连接器240的不活动连接被驱动的其它母板资源例如可以包括第二PCIe连接器、串行高级技术附件(SATA)连接器、通用串行总线(USB)端口或嵌入式设备(例如见图5)。其它母板资源可以利用不经由直通模块210提供到它的附加的母板连接。例如，其它资源所需的(多个)时钟可以经由直通模块210被提供或经由其它母板迹线被选择到它的路线/定向到它。
图3A示出包括直通模块310的***300的示例，直通模块310具有路线选择功能体320以朝向位于直通模块上并在连接器的活动和不活动部分之间的嵌入式设备为双向通道选择路线以便于母板的功能重配置。***300包括直通模块310，直通模块310包括连接器插脚330。***部件高速互连(PCIe)母板连接器340提供用于与第一组连接器插脚344连接的活动连接和用于与直通模块310的第二组连接器插脚连接的不活动连接。直通模块310上的路线选择功能体320使双向通道(和/或时钟信号)的子集从连接到PCIe母板连接器340的活动连接的第一组连接器插脚344重定向到连接到PCIe母板连接器的不活动连接的第二组连接器插脚354。这样的路线选择实现了被选择路线的双向通道到连接到PCIe母板连接器的不活动连接的至少一个其它母板资源(例如连接器或嵌入式设备)的连接。
在该示例中，经由直通模块310和路线选择功能体320为双向通道选择到直通模块上的嵌入式设备360的路线以经由来自这组双向通道的双向通道的子集或经由所有双向通道进行通信，例如对于PCIe开关型的路线选择功能体是这种情况。因此，直通模块310在该示例中提供具有路线选择功能体320和经由嵌入式设备360提供的板载功能的混合配置。类似于前面描述的***，当直通模块310被安装时，连接器340的不活动部分可以为信号选择到母板资源的路线，例如连接器和/或嵌入式设备。例如，这些可以包括第二PCIe连接器(例如见图6)、串行高级技术附件(SATA)连接器、M.2连接器、通用串行总线(USB)端口或嵌入式设备(例如见图5)。
图3B示出包括直通模块的***374的示例，直通模块接收用于嵌入式设备360的双向通道的子集并采用路线选择功能体320来在连接器340的活动和不活动部分之间为双向通道的子集选择路线以便于母板的功能重配置。在该示例中，不是如图3A所示的通过路线选择功能体为双向通道的子集选择到嵌入式设备360的路线，而是为双向通道的子集(例如x4通道)选择从连接器插脚344到嵌入式设备的路线。通过路线选择功能体320为来自连接器插脚344的通道的另一子集选择到连接器插脚354的路线以提供与母板连接器340的不活动连接的连接。在该示例中，可以提供时钟缓冲器374以将母板时钟信号驱动到路线选择功能体320和/或嵌入式设备360。
图4示出包括直通模块410的***400的示例，直通模块410具有路线选择功能体420以在连接器的活动和不活动部分之间为四个双向通道(被示为x4)选择路线以提供与其它连接或嵌入式设备的连接。***400包括配置端口424以向PCIE连接器430提供四个双向通道和时钟。配置端口可以是例如PCIe根端口或处理器Flex I/O端口。直通模块410为时钟和双向通道选择到连接器430的未使用部分(不活动部分)的路线。连接器430可以连接到另一连接器440(例如M.2连接器)或嵌入式设备450。因此，如果PCIe连接器430对给定应用是未使用的，则直通模块410可以被安装以将连接器430的通道资源重定向到另一连接器440或嵌入式设备450。
图5示出包括直通模块510的***500的示例，直通模块510具有路线选择功能体520以在连接器的活动和不活动部分之间为八个双向通道(被示为x8)选择路线以提供与其它连接或嵌入式设备的连接。***500包括配置端口524以向PCIE连接器530提供八个双向通道和时钟(或多个时钟)。如前面提到的，配置端口可以是例如PCIe根端口或处理器柔性I/O端口。直通模块510为时钟和双向通道选择到连接器530的未使用部分(不活动部分)的路线作为一组x4通道和时钟。连接器530可以连接到另一连接器540(例如M.2连接器)或嵌入式设备550以接收一组x4通道和时钟。连接器530可以连接到另一连接器560(例如M.2连接器)或嵌入式设备570以接收第二组x4通道和时钟。如果PCIe连接器530对给定应用是未使用的，则直通模块510可以被安装以将连接器530的通道资源重定向到另一连接器540、560或嵌入式设备550、570。
图6示出包括直通模块610的***600的示例，直通模块610具有路线选择功能体620以为双向通道选择到位于直通模块上并在连接器的活动和不活动部分之间的嵌入式设备622的路线以提供与其它连接或嵌入式设备的连接。虽然双向通道被示为经由路线选择功能体620被选择到嵌入式设备622(例如见图3A)的路线，但是嵌入式设备也可能直接从母板连接器的活动部分接收双向通道的子集(例如见图3B)。***600包括配置端口624以向PCIE连接器630提供双向通道和时钟(或多个时钟)。在该示例中，配置端口624可以取决于由嵌入式设备614利用的或经由路线选择功能体620被选择到其它资源的路线的通道资源来提供x8或x16配置。如前面提到的，配置端口可以是例如PCIe根端口或处理器柔性I/O端口。直通模块610为时钟和双向通道选择到连接器630的未使用部分(不活动部分)的路线作为一组通道和时钟。在该示例中，通道可以例如作为x1、x2、x4、x8、x12、x16或x32被选择路线。类似于上文，连接器630可以连接到另一连接器640(例如M.2连接器)或嵌入式设备650以接收一组x4通道和时钟。
图7A示出母板连接器700，其在直通模块未被安装时经由连接器的活动部分702向标准模块提供功能并在直通模块被安装时利用连接器的不活动部分703向其它模块或嵌入式设备提供功能。在本文所述的示例中，例如，当本文所述的直通模块未被安装时，母板连接器700保持完全功能(对于它的下通道集)并保持与标准扩展总线模块(例如标准PCIe卡)兼容。可以提供具有一个或多个开关接触部的电气开关704以在直通模块未被安装时在母板连接器之间提供隔离。
图7B示出包括直通模块710的***708的示例，直通模块710具有路线选择功能体720以在连接器的活动和不活动部分之间为双向通道选择路线以提供与第二连接器的连接，以增加第二连接器的通信能力。在该示例中，第一连接器730接收一组x4通道。第二连接器740接收第二组x4双向通道。如果连接器740未被使用，则直通模块710可以被安装以为通向连接器740的x4通道选择到连接器730的路线，以通过将通道的数量从x4增加到x8来增加连接器730的通信能力。可以提供电气开关750(例如当直通模块被安装时闭合的触头)，以在连接器730和连接器740都被利用指向相应的连接器的通道的模块占据的情况下，在这两个连接器之间提供隔离。电气开关750可以是活动部件(例如FET开关)或可以是机械开关以在连接器之间提供隔离。虽然未示出，但是电气开关750可以包括在本文中关于图1到6所述的前面的示例内。
图8示出示例性路线选择功能体800以便于母板的功能重配置。路线选择功能体800可以包括各种部件以从母板连接器的活动部分与通道和/或时钟信号接口连接，所述各种部件为通道和/或时钟信号选择到如本文所述的其它母板资源的路线。在一个示例中，路线选择功能体可以包括电气迹线810，电气迹线810提供通道和/或时钟路线选择。路线选择功能体800可以包括PCIe开关820(也被称为桥)以提供路线选择。在一些示例中，一个路线选择连接可以支持每个连接的每个端点上的一个设备。PCIe开关820可以从例如一个上游链路创建多个下游链路。路线选择功能体800还可以包括重驱动器830(或多个重驱动器)。重驱动器830(也被称为转发器)可以用于向本文所述的通道和/或时钟信号提供信号提升功能。路线选择模块800还可以包括重定时器840(或多个重定时器)。重定时器840便于为时钟信息选择路线，并可以捕获训练信息。这包括自动配置链路的每个段。
上面描述的内容是示例。当然，不可能描述部件或方法的每个想得到的组合，但本领域中的普通技术人员将认识到，很多另外的组合和置换是可能的。相应地，本发明旨在涵盖落在本申请(包括所附权利要求)的范围内的所有这样的变更、修改和变化。此外，在本公开或权利要求陈述“一”、“第一”或“另一”元件或其等效形式的场合，它应被解释为包括一个或多于一个这样的元件，既不需要也不排除两个或更多这样的元件。如在本文使用的，术语“包括”意指包括但不限于。术语“基于”意指至少部分地基于。

Claims (15)

1.一种装置，包括：
直通模块，其包括连接器插脚，所述连接器插脚与母板连接器的至少一个活动部分连接并分开地与所述母板连接器的至少一个不活动部分连接；以及
路线选择功能体，位于所述直通模块上，所述路线选择功能体将一组双向通道从连接到所述母板连接器的所述至少一个活动部分的连接器插脚重定向到连接到所述母板连接器的所述至少一个不活动部分的连接器插脚，以实现所述组双向通道与连接到所述母板连接器的所述至少一个不活动部分的至少一个其它母板资源的连接。
2.如权利要求1所述的装置，其中，所述双向通道是***部件高速互连(PCIe)总线或处理器柔性I/O总线的串行输入和输出通信通道。
3.如权利要求1所述的装置，其中，所述路线选择功能体包括对所述组双向通道重定向的电气迹线。
4.如权利要求1所述的装置，其中，所述路线选择功能体包括PCIe开关、重驱动器、重定时器或时钟缓冲器，以使所述组双向通道或与所述组双向通道相关联的时钟信号重定向。
5.如权利要求1所述的装置，还包括位于所述直通模块上的嵌入式设备，所述嵌入式设备与来自所述母板连接器的双向通道通信或与来自通过所述路线选择功能体被选择路线的双向通道中的双向通道通信。
6.一种***，包括：
直通模块，其包括连接器插脚；
母板连接器，其具有与所述直通模块的第一组连接器插脚连接的活动连接和与所述直通模块的第二组连接器插脚连接的不活动连接；以及
路线选择功能体，位于所述直通模块上，所述路线选择功能体将一组双向通道从连接到所述母板连接器的所述活动连接的所述第一组连接器插脚重定向到连接到所述母板连接器的所述不活动连接的所述第二组连接器插脚，以实现所述组双向通道与连接到所述母板连接器的所述不活动连接的至少一个其它母板资源的连接。
7.如权利要求6所述的***，其中，所述母板连接器是***部件高速互连(PCIe)连接器。
8.如权利要求7所述的***，其中，所述至少一个其它母板资源是第二PCIe连接器、M.2连接器、串行高级技术附件(SATA)连接器、通用串行总线(USB)端口或嵌入式设备。
9.如权利要求7所述的***，还包括电气开关，所述电气开关支持所述PCIe连接器的标准扩展板功能，并且如果所述直通模块未被安装，则所述电气开关将所述PCIe连接器与另一母板资源隔离。
10.如权利要求6所述的***，其中，所述路线选择功能体包括电气迹线、PCIe开关、重驱动器或重定时器，以用于为所述双向通道或与所述双向通道相关联的时钟信号选择路线。
11.如权利要求6所述的***，还包括位于所述直通模块上的嵌入式设备，所述嵌入式设备与来自所述母板连接器的双向通道通信或与来自通过所述路线选择功能体被选择路线的双向通道中的双向通道通信。
12.如权利要求6所述的***，还包括配置端口，以用于配置所述组双向通道。
13.如权利要求12所述的***，其中，所述配置端口是与PCIe总线相关联的根端口、与柔性I/O总线相关联的处理器端口。
14.一种***，包括：
直通模块，其包括连接器插脚；
***部件高速互连(PCIe)母板连接器，其具有与所述直通模块的第一组连接器插脚连接的活动连接和与所述直通模块的第二组连接器插脚连接的不活动连接；
路线选择功能体，位于所述直通模块上，所述路线选择功能体将一组双向通道从连接到所述PCIe母板连接器的所述活动连接的所述第一组连接器插脚重定向到连接到所述PCIe母板连接器的所述不活动连接的所述第二组连接器插脚，以实现所述组双向通道与连接到所述PCIe母板连接器的所述不活动连接的至少一个其它母板资源的连接；以及
嵌入式设备，位于所述直通模块上，所述嵌入式设备与从所述PCIe母板连接器接收或从所述路线选择功能体接收的双向通道通信。
15.如权利要求14所述的***，还包括电气开关，所述电气开关支持所述PCIe母板连接器的标准扩展板功能，并且如果所述直通模块未被安装，则所述电气开关将所述PCIe连接器与另一母板资源隔离。
CN201580074298.3A 2015-01-28 2015-01-28 通道资源的重定向 Expired - Fee Related CN107408095B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2015/013315 WO2016122493A1 (en) 2015-01-28 2015-01-28 Redirection of lane resources

Publications (2)

Publication Number Publication Date
CN107408095A true CN107408095A (zh) 2017-11-28
CN107408095B CN107408095B (zh) 2020-11-06

Family

ID=56543919

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580074298.3A Expired - Fee Related CN107408095B (zh) 2015-01-28 2015-01-28 通道资源的重定向

Country Status (5)

Country Link
US (1) US10210128B2 (zh)
EP (1) EP3251018A4 (zh)
CN (1) CN107408095B (zh)
TW (1) TWI603202B (zh)
WO (1) WO2016122493A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109491951A (zh) * 2018-09-28 2019-03-19 华为技术有限公司 一种配置数据的方法以及计算设备
US10489341B1 (en) 2018-06-25 2019-11-26 Quanta Computer Inc. Flexible interconnect port connection
CN111984556A (zh) * 2020-08-17 2020-11-24 紫光恒越技术有限公司 一种主板、主板资源共享方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10585831B2 (en) * 2017-01-27 2020-03-10 Hewlett Packard Enterprise Development Lp PCIe connectors
DE102018132438B3 (de) * 2018-12-17 2020-02-13 Schölly Fiberoptic GmbH Verfahren zum Aufbau eines Videobusses, Videobus-Anordnung, Steckkarte und korrespondierende Verwendung
US11599484B2 (en) * 2020-12-01 2023-03-07 Micron Technology, Inc. Semiconductor device having plural signal buses for multiple purposes
CN113010462B (zh) * 2021-03-12 2023-02-17 英业达科技有限公司 自动调整PCIe信道配置的电路结构与方法
US20230394204A1 (en) * 2022-06-07 2023-12-07 Dell Products L.P. Lcs orchestrator device/expansion device secondary circuit board system

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6061754A (en) * 1997-06-25 2000-05-09 Compaq Computer Corporation Data bus having switch for selectively connecting and disconnecting devices to or from the bus
US20050240703A1 (en) * 2004-04-21 2005-10-27 Vincent Nguyen Method and apparatus for providing a bus in a computer system
US20060294279A1 (en) * 2005-06-28 2006-12-28 Mckee Kenneth G Mechanism for peripheral component interconnect express (PCIe) connector multiplexing
CN101089836A (zh) * 2006-06-15 2007-12-19 辉达公司 用于具有一个以上图形处理单元的图形***的母板
CN101276304A (zh) * 2007-03-30 2008-10-01 鸿富锦精密工业（深圳）有限公司 Pcie 测试卡
US7600112B2 (en) * 2006-02-07 2009-10-06 Dell Products L.P. Method and system of supporting multi-plugging in X8 and X16 PCI express slots
CN102929333A (zh) * 2011-08-10 2013-02-13 鸿富锦精密工业（深圳）有限公司 连接器组合
CN102981994A (zh) * 2011-06-03 2013-03-20 Nxp股份有限公司 具有节能模式的再驱动器电路

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5956370A (en) * 1996-01-17 1999-09-21 Lsi Logic Corporation Wrap-back test system and method
US6325636B1 (en) * 2000-07-20 2001-12-04 Rlx Technologies, Inc. Passive midplane for coupling web server processing cards with a network interface(s)
US20040023558A1 (en) * 2001-06-07 2004-02-05 Fowler Michael L. Mid-connect architecture with point-to-point connections for high speed data transfer
US20030140190A1 (en) * 2002-01-23 2003-07-24 Sun Microsystems, Inc. Auto-SCSI termination enable in a CPCI hot swap system
EP1413945A3 (en) * 2002-10-24 2006-10-04 Sun Microsystems, Inc. System and method for providing a persistent power mask
US7533210B2 (en) * 2002-10-24 2009-05-12 Sun Microsystems, Inc. Virtual communication interfaces for a micro-controller
US7188205B2 (en) * 2002-10-24 2007-03-06 Sun Microsystems, Inc. Mapping of hot-swap states to plug-in unit states
US7080264B2 (en) * 2002-12-11 2006-07-18 Sun Microsystems, Inc. Methods and apparatus for providing microprocessor firmware control of power sequencing on a CPCI card
US7383365B2 (en) * 2003-07-16 2008-06-03 Dell Products L.P. Method and system for PCI express audiovisual output
US6993614B2 (en) * 2003-08-26 2006-01-31 Sun Microsystems, Inc. Management methods and apparatus that are independent of operating systems
US7782325B2 (en) * 2003-10-22 2010-08-24 Alienware Labs Corporation Motherboard for supporting multiple graphics cards
US7103704B2 (en) * 2003-10-24 2006-09-05 Sun Microsystems, Inc. Exporting 12C controller interfaces for 12C slave devices using IPMI micro-controller
US7099969B2 (en) * 2003-11-06 2006-08-29 Dell Products L.P. Dynamic reconfiguration of PCI Express links
US7174411B1 (en) * 2004-12-02 2007-02-06 Pericom Semiconductor Corp. Dynamic allocation of PCI express lanes using a differential mux to an additional lane to a host
US20060203460A1 (en) * 2005-03-08 2006-09-14 Soffer Aviv Apparatus, method and system of thin client blade modularity
US7539801B2 (en) * 2005-05-27 2009-05-26 Ati Technologies Ulc Computing device with flexibly configurable expansion slots, and method of operation
US7325086B2 (en) 2005-12-15 2008-01-29 Via Technologies, Inc. Method and system for multiple GPU support
US20070162632A1 (en) * 2005-12-28 2007-07-12 Ng Kay M Apparatus and method for detecting and enabling video devices
TW200737034A (en) * 2006-03-23 2007-10-01 Micro Star Int Co Ltd Connector module of graphic card and the device of motherboard thereof
US7752376B1 (en) * 2006-08-11 2010-07-06 Oracle America, Inc. Flexible configuration space
US7756123B1 (en) * 2006-12-21 2010-07-13 Nvidia Corporation Apparatus, system, and method for swizzling of a PCIe link
US20090043921A1 (en) 2007-08-09 2009-02-12 Protip Roy Method and System for Virtualization and Re-Direction of I/O Connections to Peripheral Devices
CN101866199A (zh) * 2009-04-16 2010-10-20 鸿富锦精密工业（深圳）有限公司 服务器
US8671153B1 (en) * 2010-08-20 2014-03-11 Acqis Llc Low cost, high performance and high data throughput server blade
US8521941B2 (en) 2010-12-28 2013-08-27 Plx Technology, Inc. Multi-root sharing of single-root input/output virtualization
US20120260015A1 (en) * 2011-04-07 2012-10-11 Raphael Gay Pci express port bifurcation systems and methods
US8363418B2 (en) * 2011-04-18 2013-01-29 Morgan/Weiss Technologies Inc. Above motherboard interposer with peripheral circuits
US9330031B2 (en) * 2011-12-09 2016-05-03 Nvidia Corporation System and method for calibration of serial links using a serial-to-parallel loopback
EP2810173B1 (en) 2012-01-31 2018-10-31 Hewlett-Packard Development Company, L.P. Flexible port configuration based on interface coupling
US8996781B2 (en) * 2012-11-06 2015-03-31 OCZ Storage Solutions Inc. Integrated storage/processing devices, systems and methods for performing big data analytics
WO2014111920A1 (en) 2013-01-17 2014-07-24 Sure Erasure Ltd. System and method for monitoring of an electro-mechanical device
US20150347345A1 (en) * 2014-04-30 2015-12-03 Cirrascale Corporation Gen3 pci-express riser
US9529743B2 (en) * 2014-09-08 2016-12-27 Quanta Computer Inc. Flexible PCIe routing
US9497518B2 (en) * 2014-11-11 2016-11-15 Sandvine Incorporated Ulc System, apparatus and method for supporting multiple-interfaces for optical fiber communication
GB2552208A (en) * 2016-07-14 2018-01-17 Nebra Micro Ltd Clustering system

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6061754A (en) * 1997-06-25 2000-05-09 Compaq Computer Corporation Data bus having switch for selectively connecting and disconnecting devices to or from the bus
US20050240703A1 (en) * 2004-04-21 2005-10-27 Vincent Nguyen Method and apparatus for providing a bus in a computer system
US20060294279A1 (en) * 2005-06-28 2006-12-28 Mckee Kenneth G Mechanism for peripheral component interconnect express (PCIe) connector multiplexing
US7600112B2 (en) * 2006-02-07 2009-10-06 Dell Products L.P. Method and system of supporting multi-plugging in X8 and X16 PCI express slots
CN101089836A (zh) * 2006-06-15 2007-12-19 辉达公司 用于具有一个以上图形处理单元的图形***的母板
CN101276304A (zh) * 2007-03-30 2008-10-01 鸿富锦精密工业（深圳）有限公司 Pcie 测试卡
CN102981994A (zh) * 2011-06-03 2013-03-20 Nxp股份有限公司 具有节能模式的再驱动器电路
CN102929333A (zh) * 2011-08-10 2013-02-13 鸿富锦精密工业（深圳）有限公司 连接器组合

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10489341B1 (en) 2018-06-25 2019-11-26 Quanta Computer Inc. Flexible interconnect port connection
TWI706324B (zh) * 2018-06-25 2020-10-01 廣達電腦股份有限公司 具互連埠彈性連接方式之運算裝置
CN109491951A (zh) * 2018-09-28 2019-03-19 华为技术有限公司 一种配置数据的方法以及计算设备
CN109491951B (zh) * 2018-09-28 2022-05-10 超聚变数字技术有限公司 一种配置数据的方法以及计算设备
CN111984556A (zh) * 2020-08-17 2020-11-24 紫光恒越技术有限公司 一种主板、主板资源共享方法
CN111984556B (zh) * 2020-08-17 2022-04-26 紫光恒越技术有限公司 一种主板、主板资源共享方法

Also Published As

Publication number Publication date
US20180011811A1 (en) 2018-01-11
US10210128B2 (en) 2019-02-19
TWI603202B (zh) 2017-10-21
EP3251018A4 (en) 2018-10-03
EP3251018A1 (en) 2017-12-06
TW201640369A (zh) 2016-11-16
WO2016122493A1 (en) 2016-08-04
CN107408095B (zh) 2020-11-06

Similar Documents

Publication Publication Date Title
CN107408095A (zh) 通道资源的重定向
US20210279198A1 (en) SYSTEM AND METHOD FOR SUPPORTING MULTI-MODE AND/OR MULTI-SPEED NON-VOLATILE MEMORY (NVM) EXPRESS (NVMe) OVER FABRICS (NVMe-oF) DEVICES
US10817443B2 (en) Configurable interface card
CN106170745B (zh) 到具有usb集线器的汽车***的灵活的移动设备连接性
US8756360B1 (en) PCI-E compatible chassis having multi-host capability
US8661178B2 (en) PCI-E system having reconfigurable link architecture
US11588261B2 (en) Multi-mode and/or multi-speed non-volatile memory (NVM) express (NVMe) over fabrics (NVMe-oF) device
US8107466B2 (en) Flexible network switch fabric for clustering system
CN104067248A (zh) 用于根据不同协议的信号的复用器
CN110622145B (zh) 可重新配置的服务器以及服务器机架
US20070032100A1 (en) Replaceable input/output interface for circuit board
US11269803B1 (en) Method and system for processor interposer to expansion devices
US10248605B2 (en) Bidirectional lane routing
CN114077558A (zh) 存储器控制器、操作存储器控制器的方法和存储设备
CN103795517A (zh) 可缩放多功能串行链路接口
EP3382567B1 (en) Multiple storage devices implemented using a common connector
CN110554983A (zh) 交换电路板
US20090228628A1 (en) Multi-fpga pci express x16 architecture
US20080307149A1 (en) Clustering System and Flexible Interconnection Architecture Thereof
JP2008171291A (ja) 高速シリアルインタフェース対応の配線方式
CN209281282U (zh) 一种以i-MX7D为核心的嵌入式计算机主板
CN209281281U (zh) 一种以i-MX6DualLite为核心的嵌入式计算机主板
US20020075860A1 (en) High density serverlets utilizing high speed data bus
CN116627871A (zh) 一种信号传输电路、计算设备及存储背板
AU9183898A (en) Interconnection circuit for electronic modules

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20201106

CF01 Termination of patent right due to non-payment of annual fee