CN114116584A - 接口板卡、用户设备及cpu的测试*** - Google Patents

接口板卡、用户设备及cpu的测试*** Download PDF

Info

Publication number
CN114116584A
CN114116584A CN202111398325.6A CN202111398325A CN114116584A CN 114116584 A CN114116584 A CN 114116584A CN 202111398325 A CN202111398325 A CN 202111398325A CN 114116584 A CN114116584 A CN 114116584A
Authority
CN
China
Prior art keywords
interface
phy
pcie
cpu
finger
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111398325.6A
Other languages
English (en)
Inventor
孙瑛琪
杨晓君
柳胜杰
张腾
陈杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Haiguang Integrated Circuit Design Co Ltd
Original Assignee
Chengdu Haiguang Integrated Circuit Design Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Haiguang Integrated Circuit Design Co Ltd filed Critical Chengdu Haiguang Integrated Circuit Design Co Ltd
Priority to CN202111398325.6A priority Critical patent/CN114116584A/zh
Publication of CN114116584A publication Critical patent/CN114116584A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明提供一种接口板卡、用户设备及CPU的测试***。所述接口板卡，包括：至少一个端口物理层PHY芯片；与至少一个所述PHY芯片连接的至少一个接口，所述接口用于与所述测试设备相连；与至少一个所述PHY芯片连接的PCIe Finger；所述PCIe Finger用于与CPU主板相连。本发明能够使得一个接口板卡可以测试验证至少一种PHY芯片与CPU的适配性能，节省了研发成本。

Description

接口板卡、用户设备及CPU的测试***
技术领域
本发明涉及测试技术领域，尤其涉及一种接口板卡、用户设备及CPU的测试***。
背景技术
随着CPU(Central Processing Unit，中央处理器)芯片设计的技术发展，CPU的高速接口可以通过软件配置成不同的协议类型，实现不同的接口功能。即同一信号，可以配置成PCIe(Peripheral Component Interconnect express，高速外设组件互连)，可以配置成网络，也可以配置成SATA(Serial Advanced Technology Attachment，串行高级技术附件)存储接口等。
当前，测试适配芯片采用的是成熟主板，PHY(物理层)芯片直接集成在主板上，这种方案的互联链路简单，中间没有引入其他连接器等器件的干扰。但是不够灵活，如果需要更换PHY芯片，测试其他型号的PHY芯片，就需要重新设计主板，研发成本比较高。
发明内容
本发明提供的接口板卡、用户设备及CPU的测试***，能够使得一个接口板卡可以测试验证至少一种PHY芯片与CPU的适配性能，节省了研发成本。
本发明提供一种接口板卡，包括：
至少一个PHY芯片；
与至少一个所述PHY芯片连接的至少一个接口，所述接口用于与所述测试设备相连；
与至少一个所述PHY芯片连接的PCIe Finger；所述PCIe Finger用于与CPU主板相连。
可选地，当所述PHY芯片为至少两个时，所述接口为至少两个；
至少两个所述PHY芯片为相同类型或者不同类型。
可选地，当一个所述PHY芯片为至少两路时，所述接口为至少两个。
可选地，所述的接口板卡，还包括：
第一跳线；
所述PHY芯片的MDIO管脚连接到所述第一跳线的第一端；
所述第一跳线的第二端用于与所述PCIe finger的定义为MDIO信号的RSVD管脚连接。
可选地，所述的接口板卡，还包括：
第二跳线；
所述PHY芯片的MDIO管脚连接到所述第二跳线的第一端；
所述第二跳线的第二端用于与所述接口板卡外部的MDIO信号连接。
可选地，所述的接口板卡，还包括：MCU；
所述PHY芯片的MDIO管脚连接到所述MCU的MDIO管脚。
可选地，所述接口为RJ45接口。
可选地，所述PCIe Finger与所述CPU主板相连的接口协议为SGMII千兆位介质独立接口或KR。
本发明还提供一种用户设备，所述用户设备包括上述接口板卡。
本发明还提供一种CPU的测试***，包括：
CPU主板、测试设备、和接口板卡；
所述CPU主板通过所述接口板卡与所述测试设备相连；
所述接口板卡包括：至少一个PHY芯片；
与至少一个所述PHY芯片连接的至少一个接口，所述接口用于与所述测试设备相连；
与至少一个所述PHY芯片连接的PCIe Finger；所述PCIe Finger用于与所述CPU主板相连。
本发明提供的接口板卡、用户设备及CPU的测试***，所述接口板卡包括至少一个PHY芯片；与至少一个所述PHY芯片连接的至少一个接口，所述接口用于与所述测试设备相连；与至少一个所述PHY芯片连接的PCIe Finger；所述PCIe Finger用于与CPU主板相连，可以使得一个接口板卡用于测试至少一种PHY芯片与CPU的适配性能，可以集成多款不同品牌，单路，双路的PHY芯片在一块板卡上，从而可以节省研发成本；另外，方便CPU产品测试，可以使用现有的主板，只要主板上有可配置成SGMII网络接口的PCIe Finger，就可以进行RJ45相关网络芯片的适配测试。对主板要求不高，通用性强；板卡按照标准PCIe卡尺寸设计，方便应用到标准机箱内部。
附图说明
图1为本发明一实施例CPU的测试***的结构示意图；
图2为本发明一实施例所述的板卡的连接示意图；
图3为本发明另一实施例所述的板卡的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种CPU的测试***，如图1所述，所述CPU的测试***，包括：
接口板卡1、CPU主板2、测试设备3；
所述CPU主板2通过所述接口板卡1与所述测试设备3相连。
如图2所示，所述接口板卡1包括：至少一个PHY芯片11；
与至少一个所述PHY芯片11连接的至少一个接口12，所述接口用于与所述测试设备3相连；
与至少一个所述PHY芯片11连接的PCIe Finger(高速外设组件互连金手指)13；所述PCIe Finger用于与所述CPU主板相连。
以上实施例中，可以使得一个接口板卡用于测试至少一种PHY芯片与CPU的适配性能，从而节省了研发成本。
如图2所示，当所述PHY芯片为至少两个时，所述接口为至少两个；至少两个所述PHY芯片为相同类型或者不同类型。图2中示出了8个。因此，可以验证双路两个PHY芯片与CPU网络接口的适配性能。
如图2所示，当一个所述PHY芯片为至少两路时，所述接口为至少两个。图2中示出的BCM5482S8为两路。因此，可以验证双路PHY芯片与CPU网络接口的适配性能。
如图3所示，在一个实施例中；所述的接口板卡，还包括：
第一跳线14；
所述PHY芯片11的MDIO(Management Data Input/Output，管理数据输入输出)管脚连接到所述第一跳线14的第一端；
所述第一跳线15的第二端用于与所述PCIe finger 13的定义为MDIO信号的RSVD(保留)管脚连接。
上述实施例中，可以通过跳线帽选择本发明的RJ45测试板卡的MDIO连接到PCIefinger的RSVD上的定义MDIO信号，来进行测试。
如图3所示，在一个实施例中；所述的接口板卡，还包括：
第二跳线15；
所述PHY芯片11的MDIO管脚连接到所述第二跳线15的第一端；
所述第二跳线15的第二端用于与所述接口板卡外部的MDIO信号连接。
上述实施例中，可以通过跳线帽选择本发明的RJ45测试板卡的MDIO连接到外部插针，来进行测试。
如图3所示，所述的接口板卡，还包括：MCU(Microcontroller Unit，微控制单元)16；
所述PHY芯片11的MDIO管脚连接到所述MCU 16的MDIO管脚。
上述实施例中，可以通过跳线帽选择板载MCU来配置PHY芯片，来进行测试。
其中，所述接口12可以为RJ45接口。
其中，所述PCIe Finger与所述CPU主板相连的接口协议为SGMII(Serial GigabitMedia Independent Interface，串行千兆位媒质独立接口)或KR。
本发明实施例还提供一种用户设备，所述用户设备包括如所述的接口板卡。
以下描述本发明的应用场景：
本发明主要针对网络接口的适配。在产品主板上，因为产品形态，一般都是硬件上适配具体的网络芯片，对外为固定接口的连接器，软件上配置成对应的接口协议。在CPU研发中，需要测试适配不同厂商，不同型号的网络芯片，测试适配性能，以便给整机厂商推荐合适方案。本发明主要测试的协议是SGMII接口，通过PHY芯片转换为千兆RJ45接口，通过千兆网线与另一块板卡，或交换机互联测试。
本发明实施例实现了一种集成多种型号的PHY芯片的千兆RJ45接口板卡，通过PCIe槽与CPU主板相连，这样一块板卡可以测试验证多种型号的PHY芯片与CPU的适配性能，节省了研发成本。
如图2，本发明的RJ45接口卡为PCIe插卡形态，集成2个PCIe Finger，为双面PCIe金手指卡，尺寸跟标准PCIe全高半长卡相同。其中，Finger是标准PCIe Finger形态，PHY芯片可以为不同品牌，不同通道数量，比如为4路的PHY芯片。
图2为双金手指RJ45接口卡框图，本发明的RJ45接口卡包括2个模块。
模块一：
包括一颗RTL8211FS PHY芯片，一颗YT8521SH芯片，一颗88E1512芯片，一颗88E1514芯片。这4颗芯片都为单路PHY芯片，分别为不同厂家品牌型号。
这4颗芯片分别连接1个千兆RJ45接口。并通过PCIe Finger与CPU主板相连，接口协议为SGMII。
这样通过模块一，可以实现验证不同品牌的单路PHY芯片与CPU网络接口的适配性能。
模块二：
包括一颗BCM5482双路PHY芯片，一颗BCM54616单路PHY芯片，一颗VSC8211单路PHY芯片，和相应的4个千兆RJ45接口，后面2个PHY芯片为同一品牌。这3颗芯片通过PCIeFinger与CPU主板相连，接口协议为SGMII。
这样通过模块二，可以验证双路PHY芯片与CPU网络接口的适配性能，并增加验证2家品牌的单路PHY芯片。
另外，图3为RJ45测试板卡MDIO连接拓扑示意图。本发明的RJ45测试板卡上集成了MDIO接口，说明如下：
2个模块相同设计：
PCIe Finger上还有多个RSVD未定义pin，有的主板上把部分RSVD pin定义为MDIO信号。这样本发明的RJ45测试板卡也把相应的RSVD pin定义为MDIO信号，通过跳线帽选择本发明的RJ45测试板卡的MDIO连接到PCIe finger的RSVD上的定义MDIO信号，还是连接到外部插针。如果主板PCIe Slot上没有设计MDIO接口，可以通过外部插针连接MDIO。
另外，如图3所示，本发明的RJ45测试板卡上还设计有MCU，也通过MDIO与各个PHY相连，这样可以选择CPU通过MDIO来配置PHY芯片，还是通过板载MCU来配置PHY芯片。后者适用于CPU对PHY芯片的PHY address有特定限制的情况下，即CPU无法配置超出一定范围的PHY Address PHY芯片。
本发明实施例提供的接口板卡、用户设备及CPU的测试***具有以下有益效果：
1、方便CPU产品测试，可以使用现有的主板，只要主板上有可配置成SGMII网络接口的PCIe Finger，就可以进行RJ45相关网络芯片的适配测试。对主板要求不高，通用性强。
2、可以集成多款不同品牌，单路，双路的PHY芯片在一块板卡上，节省研发成本。
3、板卡按照标准PCIe卡尺寸设计，方便应用到标准机箱内部。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (10)

1.一种接口板卡，其特征在于，包括：
至少一个端口物理层PHY芯片；
与至少一个所述PHY芯片连接的至少一个接口，所述接口用于与所述测试设备相连；
与至少一个所述PHY芯片连接的高速外设组件互连金手指PCIe Finger；所述PCIeFinger用于与中央处理器CPU主板相连。
2.根据权利要求1所述的接口板卡，其特征在于，
当所述PHY芯片为至少两个时，所述接口为至少两个；
至少两个所述PHY芯片为相同类型或者不同类型。
3.根据权利要求1所述的接口板卡，其特征在于，
当一个所述PHY芯片为至少两路时，所述接口为至少两个。
4.根据权利要求1所述的接口板卡，其特征在于，还包括：
第一跳线；
所述PHY芯片的管理数据输入输出MDIO管脚连接到所述第一跳线的第一端；
所述第一跳线的第二端用于与所述PCIe finger的定义为MDIO信号的保留RSVD管脚连接。
5.根据权利要求1所述的接口板卡，其特征在于，还包括：
第二跳线；
所述PHY芯片的MDIO管脚连接到所述第二跳线的第一端；
所述第二跳线的第二端用于与所述接口板卡外部的管理数据输入输出MDIO信号连接。
6.根据权利要求1所述的接口板卡，其特征在于，还包括：微控制单元MCU；
所述PHY芯片的MDIO管脚连接到所述MCU的MDIO管脚。
7.根据权利要求1所述的接口板卡，其特征在于，所述接口为RJ45接口。
8.根据权利要求1所述的接口板卡，其特征在于，
所述PCIe Finger与所述CPU主板相连的接口协议为串行千兆位媒质独立接口SGMII或高速串行协议KR。
9.一种用户设备，其特征在于，所述用户设备包括如权利要求1至8中任一项所述的接口板卡。
10.一种CPU的测试***，其特征在于，包括：
CPU主板、测试设备、和接口板卡；
所述CPU主板通过所述接口板卡与所述测试设备相连；
所述接口板卡包括：至少一个PHY芯片；
与至少一个所述PHY芯片连接的至少一个接口，所述接口用于与所述测试设备相连；
与至少一个所述PHY芯片连接的PCIe Finger；所述PCIe Finger用于与所述CPU主板相连。
CN202111398325.6A 2021-11-23 2021-11-23 接口板卡、用户设备及cpu的测试*** Pending CN114116584A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111398325.6A CN114116584A (zh) 2021-11-23 2021-11-23 接口板卡、用户设备及cpu的测试***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111398325.6A CN114116584A (zh) 2021-11-23 2021-11-23 接口板卡、用户设备及cpu的测试***

Publications (1)

Publication Number Publication Date
CN114116584A true CN114116584A (zh) 2022-03-01

Family

ID=80440477

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111398325.6A Pending CN114116584A (zh) 2021-11-23 2021-11-23 接口板卡、用户设备及cpu的测试***

Country Status (1)

Country Link
CN (1) CN114116584A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116821045A (zh) * 2023-08-28 2023-09-29 悦芯科技股份有限公司 一种用于512dut存储器器件测试的板卡结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116821045A (zh) * 2023-08-28 2023-09-29 悦芯科技股份有限公司 一种用于512dut存储器器件测试的板卡结构
CN116821045B (zh) * 2023-08-28 2023-11-14 悦芯科技股份有限公司 一种用于512dut存储器器件测试的板卡结构

Similar Documents

Publication Publication Date Title
EP2912831B1 (en) Ethernet over usb interfaces with full-duplex differential pairs
US7715433B2 (en) Universal controller and signal monitor
US10634723B2 (en) Method and system for acquisition of test data
US8553578B2 (en) Automated protocol selection for host adapter card
EP2817719A1 (en) Multiplexer for signals according to different protocols
CN110865958B (zh) 一种基于lrm的综合交换管理模块的设计方法
US20060291857A1 (en) Method and apparatus for testing optical network equipment
CN113347273B (zh) 一种车载以太网数据转换方法、装置、设备及介质
CN107943733A (zh) 一种单板间并行总线的互联方法
CN108957164A (zh) 一种扣板的测试装置及测试方法
CN114116584A (zh) 接口板卡、用户设备及cpu的测试***
CN106713094A (zh) 一种1394数据采集模块
CN216310776U (zh) 接口板卡、用户设备及cpu的测试***
CN115663549B (zh) 多接口转换装置及车辆
CN109995425B (zh) 一种测试设备通讯端口的方法和工装装置
CN203722640U (zh) 一种电环回光模块
KR101361502B1 (ko) 이더넷 스위치
CN115729872A (zh) 一种计算设备及pcie线缆连接的检测方法
US8954623B2 (en) Universal Serial Bus devices supporting super speed and non-super speed connections for communication with a host device and methods using the same
CN105354165A (zh) 一种pcie网卡和服务器***
CN213365381U (zh) 主板
CN107070547A (zh) 一种具有故障监控能力的cpci型千兆以太网装置
CN211628236U (zh) 一种PCIE Slimline连接器的带宽配置装置
CN210807520U (zh) 一种双***联网一体机
CN114646838A (zh) 一种插槽连通性测试装置及测试方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination