CN111863865A - 一种赝磁性隧道结单元 - Google Patents

一种赝磁性隧道结单元 Download PDF

Info

Publication number
CN111863865A
CN111863865A CN201910334319.0A CN201910334319A CN111863865A CN 111863865 A CN111863865 A CN 111863865A CN 201910334319 A CN201910334319 A CN 201910334319A CN 111863865 A CN111863865 A CN 111863865A
Authority
CN
China
Prior art keywords
tunnel junction
layer
magnetic tunnel
magnetic
pseudomagnetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910334319.0A
Other languages
English (en)
Other versions
CN111863865B (zh
Inventor
陈峻
肖荣福
郭一民
麻榆阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Ciyu Information Technologies Co Ltd
Original Assignee
Shanghai Ciyu Information Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Ciyu Information Technologies Co Ltd filed Critical Shanghai Ciyu Information Technologies Co Ltd
Priority to CN201910334319.0A priority Critical patent/CN111863865B/zh
Publication of CN111863865A publication Critical patent/CN111863865A/zh
Application granted granted Critical
Publication of CN111863865B publication Critical patent/CN111863865B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices

Landscapes

  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明赝磁性隧道结单元,在已制造好的适于磁性随机存储器的互补金属氧化物半导体上沉积一层底电极,采用化学机械研磨的方法使底电极平坦化;用旋涂的方法在底电极上依次沉积粘合层和光刻胶层;对***电路单元区域曝光;对***电路单元区域显影,除去此区域的粘合层和光刻胶层;对***电路单元区域的底电极进行表面粗糙化;除去磁性隧道结区域的粘合层和光刻胶层;在***电路单元区域的底电极之上依次沉积赝磁性隧道结参考层、势垒层和记忆层,在磁性隧道结区域的底电极之上依次沉积磁性隧道结参考层、势垒层和结记忆层,在磁性隧道结记忆层和赝磁性隧道结记忆层之上沉积硬掩模层;采用光刻工艺及刻蚀工艺完成磁性隧道结及赝磁性隧道结的图案化。

Description

一种赝磁性隧道结单元
技术领域
本发明涉及磁性随机存储器(MRAM,Magnetic Radom Access Memory)技术领域,具体来说,本发明涉及一种赝磁性隧道结单元(Dummy-Magnetic Tunnel Junction Unit)结构。
背景技术
近年来,采用磁性隧道结(MTJ,Magnetic Tunnel Junction)的MRAM被人们认为是未来的固态非易失性记忆体,它具有高速读写、大容量以及低能耗的特点。铁磁性MTJ通常为三明治结构,其中有磁性记忆层,它可以改变磁化方向以记录不同的数据;位于中间的绝缘的隧道势垒层;磁性参考层,位于隧道势垒层的另一侧,它的磁化方向不变。
为能在这种磁电阻元件中记录信息,建议使用基于自旋动量转移或称自旋转移矩(STT,Spin Transfer Torque)转换技术的写方法,这样的MRAM称为STT-MRAM。根据磁极化方向的不同,STT-MRAM又分为面内STT-MRAM和垂直STT-MRAM(即pSTT-MRAM),后者有更好的性能。依此方法,即可通过向磁电阻元件提供自旋极化电流来反转磁性记忆层的磁化强度方向。此外,随着磁性记忆层的体积的缩减,写或转换操作需注入的自旋极化电流也越小。因此,这种写方法可同时实现器件微型化和降低电流。
磁性随机存储器内部电路包含二个区域,即磁性隧道结区域(MTJArray area)及周围电路区域(periphery)。在现有技术中(如专利:US20180277593A1等),磁性隧道结区域(MTJ Array area)及周围电路区域(periphery)需要用多个光掩模板(mask)分别制造,通过刻蚀(etch)或者化学机械研磨(CMP)去除周围电路区域(periphery)的磁性隧道结膜。
在现有技术中,磁性隧道结区域(MTJ Array area)及周围电路区域(periphery)需要用多个光掩模板(mask)分别制造,大幅增加了制造的成本及工艺复杂性。周围电路区域(periphery)的磁性隧道结膜需要去除,现有技术采用刻蚀(etch)或者化学机械研磨(CMP)去除,在去除过程中会产生缺陷,这会降低产品的良率。
发明内容
本发明针对现有技术存在的问题和不足,提供一种赝磁性隧道结单元。
本发明是通过下述技术方案来解决上述技术问题的:
本发明提供一种赝磁性隧道结单元,具有优良电导通性,其包括以下步骤:
步骤一:在已经制造好的适用于磁性随机存储器的表面抛光的带金属连线通孔的CMOS基底上用物理溅射沉积一层底电极,并采用化学机械研磨的方法使底电极平坦化;
步骤二:用旋涂的方法在底电极上依次沉积粘合层和光刻胶层;
步骤三:对磁性随机存储器的***电路区域曝光;
步骤四:对磁性随机存储器的***电路区域显影,除去此区域的粘合层和光刻胶层;
步骤五:对磁性随机存储器的***电路区域的底电极进行表面粗糙化;
步骤六:除去磁性随机存储器的磁性隧道结阵列区域的粘合层和光刻胶层;
步骤七:采用物理气相沉积工艺沉积磁性隧道结材料,即在磁性随机存储器的***电路单元区域的底电极之上采用物理气相沉积工艺依次沉积赝磁性隧道结参考层、赝磁性隧道结势垒层、赝磁性隧道结记忆层,在磁性随机存储器的磁性隧道结区域的底电极之上采用物理气相沉积工艺依次沉积磁性隧道结参考层、磁性隧道结势垒层、磁性隧道结记忆层以及硬掩模层;
步骤八:采用光刻工艺及刻蚀工艺完成磁性隧道结及赝磁性隧道结的图案化。
本发明的积极进步效果在于:
本发明用一个光掩模板(mask)完成了磁性隧道结区域(MTJ Array area)及周围电路区域(periphery)的电路连接,降低了成本。
本发明没有使用化学机械研磨(CMP)方法去除周围电路区域(periphery)的磁性隧道结膜(MTJ),减少了缺陷产生,提升良率。
附图说明
图1a至图1h为赝磁性隧道结单元(Dummy-MTJ)详细步骤图。
图2为在***电路中,用赝磁性隧道结单元(Dummy-MTJ)代替通孔(VIA)的示意图。
图3为赝磁性隧道结单元(Dummy-MTJ)制备流程图。
附图标记说明:101-磁性隧道结(MTJ)底电极,102-粘合层,103-光刻胶层,111-磁性隧道结(MTJ)参考层,112-磁性隧道结(MTJ)势垒层,113-磁性隧道结(MTJ)记忆层,211-赝磁性隧道结单元(Dummy-MTJ)参考层,212-赝磁性隧道结单元(Dummy-MTJ)势垒层,213-赝磁性隧道结单元(Dummy-MTJ)记忆层,214-硬掩模层。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明包括但不只限于制备磁性随机存储器(MRAM),也不限于任何工艺顺序或流程,只要制备得到的产品或装置与以下优选工艺顺序或流程制备得到的相同或相似方法。
步骤一:在已经制造好的适用于磁性随机存储器(pSTT-MRAM)的互补金属氧化物半导体(CMOS)上用物理溅射沉积一层底电极101,并采用化学机械研磨(CMP)的方法使之平坦化。如图1a所示。其中底电极材料可以是Ta、TaN、TaON、Ti、TiN、TiON、Ru、Pt、CoFeB中的一种单层薄膜或多种构成的多层薄膜,优选TiN,厚度为10-30nm。
步骤二:用旋涂的方法在底电极101上依次沉积粘合层102和光刻胶层103。如图1b所示。其中沉积粘合层102的材料一般为PMGI或LOR,厚度为50-100nm,光刻胶层厚度一般为300-500nm。
步骤三:对磁性随机存储器(MRAM)的***电路单元(Periphery Circuit Unit)区域曝光。如图1c所示。
步骤四:对磁性随机存储器(MRAM)的***电路单元(Periphery Circuit Unit)区域显影,除去此区域的粘合层102和光刻胶层103。如图1d所示。
步骤五:对磁性随机存储器(MRAM)的***电路单元(Periphery Circuit Unit)区域的底电极进行表面粗糙化,采用适当氨水浓度的SC-1溶液清洗的方法或采用Cl2/Ar、SF6、CF4/CHF3、CF4/O2或者CF4/N2等气体的离子反应刻蚀(RIE)的方法对***电路单元(Periphery Circuit Unit)区域的底电极处理,使之表面粗糙化。如图1e所示。
步骤六:除去磁性随机存储器(MRAM)的磁性隧道结(MTJ)区域的粘合层102和光刻胶层103,一般采用剥离工艺(lift off process)。如图1f所示。
步骤七:在磁性随机存储器的***电路单元区域的底电极之上采用物理气相沉积(Physical Vapor Deposition,PVD)工艺依次沉积赝磁性隧道结参考层211、赝磁性隧道结势垒层212、赝磁性隧道结记忆层213,在磁性随机存储器的磁性隧道结区域的底电极之上采用物理气相沉积工艺依次沉积磁性隧道结参考层111、磁性隧道结势垒层112、磁性隧道结记忆层113,在磁性隧道结记忆层213和赝磁性隧道结记忆层113之上沉积硬掩模层214。如图1g所示。
更进一步地,磁性隧道结多层膜的总厚度为4nm~40nm。
更进一步地,赝磁性隧道结参考层211一般具有[Co/(Ni,Pd,Pt)]n/Co/Ru/[Co/(Ni,Pd,Pt)]m/(Ta,W,Mo,Hf,CoTa,FeTa,TaCoFeB)/CoFeB(其中:n>m,m≥0)超晶格多层膜结构,通常下面需要一层种子层,例如:Ta/Pt、Ta/Ru/Pt、Ta/Ru、Pt/Ru等,其优选参考层总厚度为2~20nm。
更进一步地,赝磁性隧道结势垒层212为非磁性金属氧化物,优选MgO,其厚度为0.5nm~3nm。
更进一步地,赝磁性隧道结记忆层213一般为CoFeB、CoFe/CoFeB、Fe/CoFeB、CoFeB(Ta,W,Mo,Hf)/CoFeB,其优选厚度为0.8nm~2nm。通常会在记忆层213沉积之后再次沉积一层覆盖层,优选MgO、Mg或Ti等。
更进一步地,硬掩模层214一般为Ta、TaN或者Ta/TaN。其厚度为60-100nm。
赝磁性隧道结(Dummy-MTJ)参考层211、势垒层212、记忆层213膜层和磁性隧道结(MTJ)参考层111、势垒层112、记忆层113膜层的组成材料完全相同,并且在物理气相沉积(Physical Vapor Deposition,PVD)工艺腔中同时完成沉积。但由于赝磁性隧道结(Dummy-MTJ)区域底电极做局部粗糙化处理,以获得较差质量的赝磁性隧道结(Dummy-MTJ)势垒层212,由于在这种势垒层212和参考层211/记忆层213的界面非常粗糙,这将造成大量的针孔(Pin Hole)导电通道的存在,这将直接造成从参考层211到记忆层213的导通。所以,赝磁性隧道结单元(Dummy-MTJ Unit),可以放在MRAM电路中的***区域(Periphery Unit)以用来代替通孔(VIA)。
步骤八:采用光刻工艺及刻蚀工艺完成磁性隧道结(MTJ array)及赝磁性隧道结(Dummy-MTJ)的图案化。如图1h所示。
采用赝磁性隧道结(Dummy-MTJ)替代磁性随机存储器(MRAM)的周围电路区域(Periphery)中的通孔(VIA),同样可以完成电路连接。这样仅需一个光掩模板(Mask)就完成了磁性隧道结区域(MTJ Array area)及周围电路区域(periphery)的电路连接。而现有技术至少需要2个光掩模板(mask)才能完成上述的电路连接。这无疑会降低工艺的复杂程度,有利于生产成本的降低
采用赝磁性隧道结(Dummy-MTJ)方案,无需采用刻蚀(etch)或者化学机械研磨(CMP)去除周围电路区域(periphery)的磁性隧道结膜,缺陷较少,从而提升良率。
虽然以上描述了本发明的具体实施方式,但是本领域的技术人员应当理解,这些仅是举例说明,本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下,可以对这些实施方式做出多种变更或修改,但这些变更和修改均落入本发明的保护范围。

Claims (10)

1.一种赝磁性隧道结单元,其特征在于,具有优良电导通性,其包括以下步骤:
步骤一:在已经制造好的适用于磁性随机存储器的表面抛光的带金属连线通孔的CMOS基底上用物理溅射沉积一层底电极,并采用化学机械研磨的方法使底电极平坦化;
步骤二:用旋涂的方法在底电极上依次沉积粘合层和光刻胶层;
步骤三:对磁性随机存储器的***电路区域曝光;
步骤四:对磁性随机存储器的***电路区域显影,除去此区域的粘合层和光刻胶层;
步骤五:对磁性随机存储器的***电路区域的底电极进行表面粗糙化;
步骤六:除去磁性随机存储器的磁性隧道结阵列区域的粘合层和光刻胶层;
步骤七:采用物理气相沉积工艺沉积磁性隧道结材料,即在磁性随机存储器的***电路单元区域的底电极之上采用物理气相沉积工艺依次沉积赝磁性隧道结参考层、赝磁性隧道结势垒层、赝磁性隧道结记忆层,在磁性随机存储器的磁性隧道结区域的底电极之上采用物理气相沉积工艺依次沉积磁性隧道结参考层、磁性隧道结势垒层、磁性隧道结记忆层以及硬掩模层;
步骤八:采用光刻工艺及刻蚀工艺完成磁性隧道结及赝磁性隧道结的图案化。
2.如权利要求1所述的赝磁性隧道结单元,其特征在于,底电极材料是Ta、TaN、TaON、Ti、TiN、TiON、Ru、Pt、CoFeB中的一种构成的单层薄膜或多种构成的多层薄膜,厚度为10~30nm。
3.如权利要求1所述的赝磁性隧道结单元,其特征在于,粘合层的材料一般为PMGI或LOR、厚度为50~100nm,光刻胶层的厚度一般为300~500nm。
4.如权利要求1所述的赝磁性隧道结单元,其特征在于,在步骤五中,采用适当氨水浓度的SC-1溶液清洗的方法或采用Cl2/Ar、SF6、CF4/CHF3、CF4/O2或者CF4/N2等气体的离子反应刻蚀的方法对***电路单元区域的底电极处理,使之表面粗糙化。
5.如权利要求1所述的赝磁性隧道结单元,其特征在于,在步骤六中,一般采用剥离工艺。
6.如权利要求1所述的赝磁性隧道结单元,其特征在于,赝磁性隧道结参考层一般具有[Co/(Ni,Pd,Pt)]n/Co/Ru/[Co/(Ni,Pd,Pt)]m/(Ta,W,Mo,Hf,CoTa,FeTa,TaCoFeB)/CoFeB超晶格多层膜结构,其中n>m,m≥0,赝磁性隧道结参考层总厚度为2~20nm。
7.如权利要求1所述的赝磁性隧道结单元,其特征在于,赝磁性隧道结势垒层为非磁性金属氧化物,其厚度为0.5nm~3nm。
8.如权利要求1所述的赝磁性隧道结单元,其特征在于,赝磁性隧道结记忆层一般为CoFeB、CoFe/CoFeB、Fe/CoFeB、CoFeB(Ta,W,Mo,Hf)/CoFeB,厚度为0.8nm~2nm,在赝磁性隧道结记忆层沉积之后再次沉积一层覆盖层。
9.如权利要求1所述的赝磁性隧道结单元,其特征在于,硬掩模层一般为Ta、TaN或者Ta/TaN,其厚度为60~100nm。
10.如权利要求1所述的赝磁性隧道结单元,其特征在于,赝磁性隧道结参考层、赝磁性隧道结势垒层和赝磁性隧道结记忆层的膜层与磁性隧道结参考层、磁性隧道结势垒层和磁性隧道结记忆层的膜层的组成材料完全相同,并且在物理气相沉积工艺腔中同时完成沉积,赝磁性隧道结的电阻为磁性隧道结的电阻的十分之一或更低。
CN201910334319.0A 2019-04-24 2019-04-24 一种赝磁性隧道结单元 Active CN111863865B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910334319.0A CN111863865B (zh) 2019-04-24 2019-04-24 一种赝磁性隧道结单元

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910334319.0A CN111863865B (zh) 2019-04-24 2019-04-24 一种赝磁性隧道结单元

Publications (2)

Publication Number Publication Date
CN111863865A true CN111863865A (zh) 2020-10-30
CN111863865B CN111863865B (zh) 2024-04-12

Family

ID=72951315

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910334319.0A Active CN111863865B (zh) 2019-04-24 2019-04-24 一种赝磁性隧道结单元

Country Status (1)

Country Link
CN (1) CN111863865B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1774816A (zh) * 2003-04-16 2006-05-17 飞思卡尔半导体公司 磁电阻式随机存取存储器件结构及其制造方法
TW200713647A (en) * 2005-07-29 2007-04-01 Freescale Semiconductor Inc Magnetic tunnel junction sensor
JP2007317734A (ja) * 2006-05-23 2007-12-06 Sony Corp 記憶素子及びメモリ
US20100109106A1 (en) * 2008-10-31 2010-05-06 Magic Technologies, Inc. High density spin-transfer torque MRAM process
US20110089507A1 (en) * 2009-10-20 2011-04-21 Magic Technologies, Inc. Novel bit line preparation method in MRAM fabrication
US20150055410A1 (en) * 2011-06-06 2015-02-26 Magsil Corporation Memory circuit and method for dissipating external magnetic field
US20160163970A1 (en) * 2014-12-05 2016-06-09 Shanghai CiYu Information Technologies Co., LTD Method for makinga magnetic random access memory element with small dimension and high qulity
CN107017338A (zh) * 2015-12-31 2017-08-04 台湾积体电路制造股份有限公司 半导体结构和其形成方法
US10069064B1 (en) * 2017-07-18 2018-09-04 Headway Technologies, Inc. Memory structure having a magnetic tunnel junction (MTJ) self-aligned to a T-shaped bottom electrode, and method of manufacturing the same
US20180254411A1 (en) * 2017-03-01 2018-09-06 International Business Machines Corporation Combined cmp and rie contact scheme for mram applications
CN109545958A (zh) * 2017-09-21 2019-03-29 上海磁宇信息科技有限公司 一种磁性随机存储器单元阵列及周边电路连线的制造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1774816A (zh) * 2003-04-16 2006-05-17 飞思卡尔半导体公司 磁电阻式随机存取存储器件结构及其制造方法
TW200713647A (en) * 2005-07-29 2007-04-01 Freescale Semiconductor Inc Magnetic tunnel junction sensor
JP2007317734A (ja) * 2006-05-23 2007-12-06 Sony Corp 記憶素子及びメモリ
US20100109106A1 (en) * 2008-10-31 2010-05-06 Magic Technologies, Inc. High density spin-transfer torque MRAM process
US20110089507A1 (en) * 2009-10-20 2011-04-21 Magic Technologies, Inc. Novel bit line preparation method in MRAM fabrication
US20150055410A1 (en) * 2011-06-06 2015-02-26 Magsil Corporation Memory circuit and method for dissipating external magnetic field
US20160163970A1 (en) * 2014-12-05 2016-06-09 Shanghai CiYu Information Technologies Co., LTD Method for makinga magnetic random access memory element with small dimension and high qulity
CN107017338A (zh) * 2015-12-31 2017-08-04 台湾积体电路制造股份有限公司 半导体结构和其形成方法
US20180254411A1 (en) * 2017-03-01 2018-09-06 International Business Machines Corporation Combined cmp and rie contact scheme for mram applications
US10069064B1 (en) * 2017-07-18 2018-09-04 Headway Technologies, Inc. Memory structure having a magnetic tunnel junction (MTJ) self-aligned to a T-shaped bottom electrode, and method of manufacturing the same
CN109545958A (zh) * 2017-09-21 2019-03-29 上海磁宇信息科技有限公司 一种磁性随机存储器单元阵列及周边电路连线的制造方法

Also Published As

Publication number Publication date
CN111863865B (zh) 2024-04-12

Similar Documents

Publication Publication Date Title
TWI282162B (en) Magnetic yoke structures in MRAM devices to reduce programming power consumption and a method to make the same
RU2469441C2 (ru) Ячейка запоминающего устройства и способ формирования магнитного туннельного перехода (mtj) ячейки запоминающего устройства
CN101911327B (zh) 形成磁性隧道结结构的方法
CN108232009B (zh) 一种制作磁性随机存储器的方法
US20040127054A1 (en) Method for manufacturing magnetic random access memory
KR100809597B1 (ko) 미세 패턴 형성 방법 및 이를 이용한 반도체 메모리 장치의형성 방법
US11217744B2 (en) Magnetic memory device with multiple sidewall spacers covering sidewall of MTJ element and method for manufacturing the same
CN109713006B (zh) 一种制作磁性随机存储器单元阵列及其周围电路的方法
TWI392013B (zh) Dry etching method and manufacturing method of magnetic memory device
US7334317B2 (en) Method of forming magnetoresistive junctions in manufacturing MRAM cells
KR102589614B1 (ko) Ru 및 다이아몬드 형 탄소 하드 마스크를 사용하는 자기 메모리 소자 제조 방법
CN109994600B (zh) 一种磁性随机存储器的制作方法
CN111863865B (zh) 一种赝磁性隧道结单元
CN107452874B (zh) 一种磁性隧道结自对准钽掩模的形成方法
CN110098321B (zh) 一种制备磁性随机存储器导电硬掩模的方法
CN110098216A (zh) 一种制作作为磁性随机存储器顶电极的导电硬掩模的方法
CN110098320B (zh) 一种刻蚀磁性隧道结导电硬掩模的方法
KR100434956B1 (ko) 마그네틱 램의 제조방법
JP2004055918A (ja) 磁気記憶装置及びその製造方法
CN109935684B (zh) 一种制作超小型高密度磁性随机存储器单元阵列的方法
CN114447216A (zh) 一种磁阻式随机存取存储器及其制造方法
CN111987216B (zh) 一种替代通孔的赝磁性隧道结单元制备方法
CN107527993B (zh) 一种磁性隧道结接触电极及其形成方法
CN107403865B (zh) 一种双重图形技术图案化磁性隧道结的方法
CN112951979B (zh) 一种磁性随机存储器自对准顶电极的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant