CN111863764B - 一种预电镀引线框架及其制备方法 - Google Patents

Abstract

本发明属于半导体器件技术领域，具体涉及一种预电镀引线框架及其制备方法。本发明的引线框架包括引线框架单元和非功能区，所述引线框架单元的上表面的局部区域形成有镀银层，所述引线框架单元的下表面的所有外露区域形成有镀镍钯金层，所述引线框架单元的侧壁及框架本体上的非功能区无电镀层；所述引线框架依次通过贴膜、镀银、镀镍钯金、蚀刻、退膜制得。本发明采用先选择性电镀后蚀刻的方法，其中上表面为中低速、低氰、低温电镀，得到的镀银层致密性好、厚度均匀、表面平整，具有良好的打线性能；下表面的镀镍钯金层耐高温高湿，有优良耐储时间和良好的可焊性，可为封装产品提供更好的气密性和可靠性，同时符合绿色、环保、节能的生产要求。

Description

一种预电镀引线框架及其制备方法

技术领域

本发明属于半导体器件技术领域，具体涉及一种预电镀引线框架及其制备方法。

背景技术

引线框架是制造集成电路半导体元件的基本部件，为集成电路的芯片提供载体，借助于键合材料实现芯片与外部线路板电信号的连接，还可与封装外壳一同提供散热通道释放热量。方形扁平无引脚封装(QFN)是最为常见的一种引线框架封装结构。传统的QFN工艺通常包括芯片贴膜、芯片切割、芯片焊接、键合、塑封成型、激光印字、电镀、引线框贴膜、单元切割等多个步骤，工序复杂，生产周期长，成本较高。其中电镀工艺往往是在封装底部进行表面镀锡以提供较好的可焊性，但一方面镀锡工艺对环境危害较大，不符合绿色封装的生产要求；另一方面，目前多数芯片封装厂家尚未掌握电镀技术，通常需要与专门的电镀加工厂合作来完成这一工序，大大增加了生产成本和时间成本。

针对镀锡工艺的环境污染问题，部分芯片封装厂家选择在塑封后进行化学镀镍钯金(ENEPIG)处理，镍钯金镀层的可焊性优良，坚固性好，且对环境友好，可作为镀锡层的替代方案实现无铅封装，但化学镀的镀液对杂质敏感，工艺操作复杂，难以实现产业化，可见简单的镀层替换并不能为芯片封装厂家节省生产成本或缩短生产周期。

而在引线框架的制备过程中在背面预先形成一电镀层，可使封装厂家在测试切割前无需再进行化学电镀，降低客户生产成本的同时，减少环境污染。如中国专利申请(公开号为CN105470232A)提供了一种预包封引线框架的制造方法，在蚀刻和预包封后分别在芯片座和引脚的正面和背面电镀金属层，但该方法需进行两次蚀刻，且预包封后还要去溢料，工序多而复杂，由于封装测试技术对产品高密度、极小间距及超薄性的要求，而该方法制得的产品结构复杂，产品脆弱易变形，在实际应用中容易出现塑封树脂与引线框架脱离。并且传统的先蚀刻后电镀还可能导致电镀精度不高，封装测试的可靠性较差，还会在侧壁和半蚀刻区域形成电镀层，影响引线框架与塑封树脂的的结合力和气密性，出现分层问题甚至导致塑封体开裂，增加产品残次率。因此，现有的引线框架技术仍存在较多问题，难以在满足绿色环保的生产要求的同时，兼顾较高的装配质量和生产效率。

发明内容

本发明针对现有技术所存在的缺陷，提供一种制备工艺简单、成本低、生产效率高、绿色环保、封装测试可靠性好的预电镀引线框架。

本发明的上述目的通过以下技术方案得以实施：一种预电镀引线框架，包括框架本体，所述框架本体上设置有阵列式排布的若干个引线框架单元和连接相邻引线框架单元的非功能区，所述引线框架单元的上表面的局部区域形成有镀银层，所述引线框架单元的下表面的所有外露区域形成有镀镍钯金层，所述镀镍钯金层自内向外依次包括镀镍层、镀钯层、镀金层，所述引线框架单元的侧壁及框架本体上的非功能区无电镀层；所述引线框架依次通过贴膜、镀银、镀镍钯金、蚀刻、退膜制得。

本发明对引线框架进行预电镀，不但可以免去下游半导体封装测试厂家需进行的繁琐而复杂的电镀工序，大大缩短芯片封装生产周期，提高生产效率，而且，电镀镍钯金的可焊性好，耐高温高湿，有优良耐储时间，能耐多次回流焊，有利于环境保护，符合半导体工业绿色封装的趋势，满足RoHS对无铅焊接的要求。集成电路引线框架不仅需要有良好的导热性、导电性、耐蚀性、焊接性和塑封性能，还要有与键合引线相匹配的硬度，以获得较好的键合强度和可靠性。

本发明的镀银层为选择性电镀，提供可靠的打线结合焊点。金属银相比镍钯金有更好的导电性和键合性，有利于芯片和焊接丝与引线框架形成良好的焊接，且与塑封材料的气密性和结合力更好，能缓解钯(Pd)、金(Au)等贵金属资源稀缺、价格昂贵的问题，有利于控制生产成本。

优选地，本发明所述所述镀镍层的厚度为0.5～2.0μm，所述镀钯层的厚度为0.01～0.15μm，所述镀金层的厚度为0.003～0.015μm。

优选地，本发明所述镀银层的厚度为1.5～10μm。

本发明还提供一种预电镀引线框架的制备方法，包括如下步骤：

(1)贴膜：在基板的上下表面各贴附一层干膜；

(2)镀银：先通过曝光和显影去除基板上表面部分干膜，露出引线框架单元上表面的局部区域，再对引线框架单元上表面露出的局部区域进行电镀，形成镀银层；

(3)镀镍钯金：通过曝光和显影去除基板下表面干膜，露出引线框架单元下表面的所有外露区域，同时将撕下的干膜重新贴附于基板上表面，覆盖住镀银层，再对引线框架单元下表面的所有外露区域进行电镀，依次形成镀镍层、镀钯层、镀金层；

(4)蚀刻：通过蚀刻工艺制得表面图案化的引线框架；

(5)退膜：去除引线框架上下表面剩余的干膜，经清洗、干燥，即得预电镀引线框架。

本发明采用的干膜具有感光聚合的特性，作为抗电镀层和抗蚀刻层代替传统的液态感光菲林，容易退膜，工艺简单，成本更低，也更加环保。传统的引线框架制备采用先蚀刻再电镀，致使半蚀刻区域也形成有电镀层，不利于塑封时进行锁料，影响封装产品的气密性和可靠性。本发明采用先选择性电镀后蚀刻的方法，使制得的引线框架单元下表面的所有外露区域为全覆盖镀镍钯金层，可与电路板裸露焊盘可靠焊接，起到导电、散热和传递信号的作用，而引线框架单元的侧壁、半蚀刻区域以及框架本体上的非功能区均无电镀层，从而提供更好的气密性，在恶劣环境下的可靠性也更佳，能够满足多种不同封装要求。并且未经蚀刻的基板不易变形，采用先电镀后蚀刻的方式制备引线框架，可使产品的精度更高。

由于基板上下表面需电镀的材料和区域不同，需对上表面和下表面分别进行电镀，在第一次电镀时仅除去上表面干膜上的PET保护膜进行显影，在引线框架单元的上表面局部区域形成镀银层。对下表面进行电镀时，先将已经电镀好银的上表面以胶带或者单面干膜的方式进行压合保护，然后将底面干膜撕掉PET保护膜进行显影电镀。这种将利用电镀干膜表面的PET膜来有效保护另外一面的方式，可以节约干膜的使用量，同时由于正反面的电镀区域在曝光工序当中可以一次上下对位来实现，降低了正反面不同电镀区域的错位异常发生的几率。

优选地，步骤(2)中镀银使用的银镀液为氰化银钾溶液，其中Ag浓度为30～50g/L，游离KCN浓度为0～2g/L，pH值为8～9，设定电流密度为5～8ASD。

优选地，所述银镀液的工作温度为25～35℃。

本发明的镀银工艺采用中低速选择性电镀，同时在低氰低温的电镀条件下，得到的银电镀层致密性更好，具有硬度高和打线性能良好等优点。由于本发明是在干膜保护下进行电镀，电镀速度过快会影响镀层致密性，进而引起打线性能下降。本发明的银镀液中游离氰化物的含量极低，减少了对设备的化学性损害，同时也更符合安全、环保的要求。

本发明的银镀液中还添加了润湿剂和光亮剂，可维持电流密度范围，使银镀层更加细密，光亮度和平整性也更好。

优选地，本发明中镀镍层所用的镍镀液的pH值为3.8～4.5，Ni浓度为90～110g/L，NiCl₂浓度为15～20g/L，H₃BO₃浓度为35～45g/L，设定电流密度为5～10ASD。

优选地，本发明中镀钯层所用的钯镀液的pH值为7.2～8.0，其中Pd浓度为5～10g/L，设定电流密度为1.5～2ASD。

优选地，本发明中镀金层所用的金镀液的pH值为3.0～5.0，其中Au浓度为1～1.5g/L，设定电流密度为1～1.5ASD。

由于本发明中干膜感光后耐酸不耐碱，避免使用强碱性的电镀液，其中银镀液和钯镀液均为弱碱性，而镍镀液和金镀液为弱酸性。通过严格控制电镀液的pH值，减少对干膜的破坏，使干膜具有较好的抗电镀性能，同时有利于形成均匀、稳定的电镀层。

优选地，本发明在镀镍钯金的过程中还加入了抗银胶扩散剂T13。

在镀金之后，再用抗银胶扩散剂对预电镀引线框架进行处理，可有效防止银胶扩散，同时有利于防止银胶扩散到需要焊线的位置，确保良好的可焊性，进一步提高集成电路封装的可靠性。本发明的抗银胶扩散剂T13适用范围广，可用于不同材料的引线框架。

进一步优选，本发明所用抗银胶扩散剂T13的浓度为浓度为1～30ml/L。

优选地，本发明所述引线框架还经过了粗化处理，引线框架单元的上表面的粗糙度Ra为0.06～0.3μm。

电镀层表面粗糙度是影响键合强度的一个重要参数。若电镀后的引线框架表面过于光滑，不利于键合过程的有效进行，若过于粗糙可能导致鱼尾结构不理想，增大摩擦，容易损耗打线劈刀的寿命。因而引线框架表面要保证一定的粗糙度，既要保证较好的键合强度，避免塑封后引线框架与塑料脱离，又不影响切割效率和打线劈刀的使用寿命。本发明的粗化处理可以采用棕色氧化、电镀粗化或化学粗化。

将本发明的一种预电镀引线框架用于集成电路封装，其工艺流程仅包括芯片贴膜、芯片切割、芯片焊接、塑封成型、单元切割、测试、包装，即可。在本发明引线框架基础上制得的IC封装产品气密性好，耐老化，测试合格率高，分层、变形、开裂等质量问题明显减少。

本发明与现有技术相比具有以下优点：

1、本发明采用先选择性电镀后蚀刻的方法在引线框架单元下表面预电镀镍钯金，且覆盖下表面的所有外露区域，而侧壁、半蚀刻区域和非功能区均无电镀层，可提供更好的气密性和可靠性，产品合格率高。

2、本发明的镀银层具有优异的导电性和键合性，与塑封材料的气密性和结合力好，而镀镍钯金层具有良好的可焊性，耐高温高湿，有优良耐储时间，且通过电镀液pH值和电流密度等关键参数的控制，形成均匀稳定的镀层，同时避免对干膜的破坏。

3、本发明在引线框架单元上表面进行选择性镀银，具有更好的导电性和键合性，且成本更低，并在中低速、低氰、低温条件下电镀，使形成的电镀层致密性好、厚度均匀、表面平整，气孔率低，具有良好的打线性能。

4、本发明的预电镀引线框架可为封装厂家免去复杂的电镀工序，缩短生产周期，还能缓解镀锡工艺带来的环境污染问题，同时对干膜进行充分回收利用，符合绿色、环保、节能的生产要求。

附图说明

图1，包括图1a-图1n，示出了实施例一预电镀引线框架的制备过程；

图2，示出了对比例一制得的引线框架单元的截面图；

附图中：1-基板，2-干膜，3-需电镀的区域，4-电镀层，5-需蚀刻的区域，6-基岛，7-引脚，8-半蚀刻区域，9-侧壁。

具体实施方式

下面结合附图对本发明的技术方案作进一步描述说明。在各附图中，相同部分采用类似的附图标记来表示。为清楚起见，附图中的各个部分没有按比例绘制。也可能未示出本领域供职的部分。如果无特殊说明，本发明的具体实施方式中所采用的原料均为本领域常用的原料，实施例中所采用的方法，均为本领域的常规方法。

应当理解的是，在一下实施方式中，提及构成要素的位置关系或数量情况时，如采用“上”、“下”等术语，其仅用于说明目的，而不是限制性的，在不脱离本发明公开的范围的情况下，可使用其它近似或类似的示例。

本发明的上述目的通过以下技术方案得以实施：一种预电镀引线框架，包括框架本体，所述框架本体上设置有阵列式排布的若干个引线框架单元和连接相邻引线框架单元的非功能区，所述引线框架单元的上表面的局部区域形成有镀银层41，所述引线框架单元的下表面的所有外露区域形成有镀镍钯金层42，所述镀镍钯金层自内向外依次包括镀镍层、镀钯层、镀金层，所述引线框架单元的侧壁及框架本体上的非功能区无电镀层；所述引线框架依次通过贴膜、镀银、镀镍钯金、蚀刻、退膜制得。

引线框架的基板由导电材料构成，例如铜、铜合金、铜钼化合物、镍铁合金、纯镍等，本领域技术人员也可选用其它具有良好导电、导热性能且可靠性高的材料。在本实施例中，以铜作为引线框架的基板材料。

实施例一：

实施例一提供了一种通过贴膜、镀银、镀镍钯金、蚀刻、退膜制得的预电镀引线框架，具体包括如下步骤：

(1)贴膜：准备好经过粗化、除油、清洗、干燥的基板1，如图1a所示，在基板的上下表面各贴附一层干膜2，贴干膜2后如图1b所示；

(2)镀银：如图1c所示进行曝光，先将黑白底片与基板对位，将底片图案转移到基板上表面的干膜21上；再如图1d所示进行显影，将干膜中未发生光聚合反应的部分去除，露出引线框架单元上表面的局部区域31；由于下表面需电镀镍钯金层，此时并不需要将其曝光和显影，因而保留下层干膜22继续起保护作用；再对引线框架单元上表面的局部区域31进行电镀，形成如图1e所示的镀银层41；其中，银镀液的制备为先将Silvertech HS开缸盐与去离子水(＞40℃)混合搅匀，用氢氧化钾(200g/l)调节pH值至8.5左右，再加入54.2％的氰化银钾溶液，接着加入光亮剂和润湿剂，所得银镀液中银浓度为35g/L，游离***浓度为0.1g/L，pH值为8.2～8.8；设定电流密度为6ASD，设定银镀液的工作温度为27℃；

(3)镀镍钯金：再次进行曝光(图1f)和显影(图1g)，先以单面干膜的方式对上表面的镀银层31进行压合保护，再去除基板下表面干膜22上的PET膜进行显影，露出引线框架单元下表面的所有外露区域32；对引线框架单元下表面的所有外露区域进行电镀，其中，镍镀液的pH值为3.8～4.3，Ni浓度为105g/L，NiCl₂浓度为16g/L，H₃BO₃浓度为38g/L，设定电流密度为7.5ASD，设定工作温度为55℃；镀镍后加入浓度为5ml/L的H₂SO₄进行活化，；钯镀液的pH值为7.2～7.8，其中Pd浓度为7g/L，设定电流密度为1.6ASD，设定工作温度为50℃；金镀液的pH值为3.3～3.9，其中Au浓度为1.4g/L，设定电流密度为1.2ASD，设定工作温度为50℃；在镀金后还加入了浓度为25ml/L的抗银胶扩散剂T13；电镀后形成如图1h所示的镀镍钯金层42；相对于引线框架单元而言，下表面为镍钯金全电镀层，而基板上需蚀刻的区域无需电镀，既可以保证芯片封装的气密性，还可节约贵金属资源，降低电镀成本；

(4)蚀刻：电镀完成后，去除基板上下表面剩余的干膜，如图1i所示，经过清洗、干燥，再在基板上下表面各贴附一层干膜2，覆盖住引线框架上下表面的电镀层，起到抗蚀刻作用，如图1j所示；接着进行曝光和显影，如图1k和图1l所示，露出基板上下表面需蚀刻的区域5，对基板上露出的需蚀刻的区域5进行蚀刻，形成如图1m所示的呈“凸”字型的蚀刻孔，包括半蚀刻区域8和全蚀刻区域；

(5)退膜：最后去除基板上下表面剩余的干膜，经过清洗、干燥，得到如图1n所示的引线框架单元，包括基岛6和引脚7，上表面为镀银层41，下表面为镀镍钯金层42；由于采用了先电镀后蚀刻的方法，在引线框架单元的侧壁9和半蚀刻区域8均无电镀层，从而可有效保证引线框架和塑封树脂的结合力，提高封装产品的可靠性。

由于随着电镀的进行，电镀液的pH值会有轻微升高可通过添加100ml/Ld的磷酸或500g/L的氢氧化钾溶液来调节pH值，pH值波动范围不超过±0.3均是可以接受的。

电镀过程中，电流密度控制在设定电流密度的±10％范围内均是可以接受的。

实施例一制得的引线框架的上表面的粗糙度Ra为0.15μm。

随机抽取三个引线框架单元，分别测定基岛6和引脚7位置的镀银层厚度，结果均在3.0～5.0μm范围内。选取引线框架最厚、最薄及中间厚度具有代表性的位置，通过EDX测量下表面镀镍钯金层的厚度，结果镀镍层厚度为0.5～1.2μm，镀钯层厚度为0.01～0.10μm，镀金层厚度为0.005～0.009μm。本实施例制得的引线框架电镀层厚度较为均匀，且相比于传统的镀银层和镀镍钯金层厚度更小，可减少电镀液用量，降低生产成本。

实施例二：

将实施例一制得的预电镀引线框架用于方形扁平无引脚封装(QFN)，加工工艺包括如下步骤：

先将研磨好的晶元贴在胶膜上，再沿切割道将晶元切成单个分离的芯片；

利用银胶将芯片粘贴到引线框架单元的芯片座上，通过焊线将引线框架单元上的引脚和芯片的I/O端口相连，形成电路连接；

接着用环氧树脂化合物通过注塑的方式来包裹住芯片、引线框架和焊线，以保护该封装体元件的功能，而引线框架单元下表面的镍钯金电镀层裸露，用于后续与电路板焊接；

成型后在封装体表面激光打印作为标识，并在175℃烘箱内烘烤固化；

最后进行单元切割，从非功能区切断分离，得到独立的封装产品。

实施例三：

实施例三提供了一种通过贴膜、镀银、镀镍钯金、蚀刻、退膜制得的预电镀引线框架，制备过程同实施例一，区别仅在于步骤(2)中银镀液为低氰高速银镀液，pH值为8.5～9.1，银浓度为65g/L，设定电流密度为20ASD；其他参数均与实施例一相同。

按实施例一中所述方法抽样测定实施例三的引线框架电镀层厚度，结果镀银层厚度在4.5～8.0μm范围内，镀镍层厚度为0.5～1.5μm，镀钯层厚度为0.05～0.15μm，镀金层厚度为0.005～0.015μm。

实施例三制得的引线框架的上表面的粗糙度Ra为0.17μm。

对比例一：

对比例一提供了一种通过贴膜、蚀刻、镀银、镀镍钯金、退膜制得的预电镀引线框架，具体包括如下步骤：

(1)贴膜：在清洗后的基板的上下表面各贴附一层干膜2；

(2)蚀刻：通过曝光和显影去除基板上下表面的部分干膜，露出需要蚀刻的区域，对基板进行蚀刻形成包括全蚀刻区域和半蚀刻区域的蚀刻孔；

(3)镀银：蚀刻后的引线框架经过退膜、清洗后，在上下表面各贴附一层干膜，对上表面进行选择性镀银，其余电镀参数与实施例一的步骤(2)相同，此处不再赘述；

(4)镀镍钯金：经过曝光和显影后，对引线框架单元的下表面的所有外露区域进行电镀，依次镀上镀镍层、镀钯层、镀金层，其余电镀参数与实施例一的步骤(3)相同，此处不再赘述。

(5)退膜：最后去除基板上下表面剩余的干膜，经过清洗、干燥，得到如图2所示的引线框架单元.

由于去除需电镀区域的干膜后，经过蚀刻形成的侧壁9和半蚀刻区域8也会外露与电镀液接触，从而在引线框架单元的半蚀刻区域8和侧壁9上也沉积电镀层。

对比例一所得引线框架的上表面的粗糙度Ra为0.16μm。

对比例二：

将对比例一制得的预电镀引线框架用于方形扁平无引脚封装，加工过程与实施例二相同，此处不再赘述。

分别随机抽取实施例一和实施例三中的引线框架单元样品各120只，采用Dage4000打线测试仪和进行打线性能测试，确定金线(AG25μm，1.5mil)断裂所需的拉力，金线断裂方式包括球起、颈部断裂、中部断裂、脚跟断裂、脚起和芯片破裂。实施例一的结果中拉力最小值为24.262g，最大值为31.093g，平均结果为28.365g，实施例三的结果中拉力最小值为15.791g，最大值为22.448g，平均结果为18.134g；可见，实施例一采用中低速电镀得到的银电镀层相比高速电镀具有更好的打线性能。

分别对实施例一、实施例三和对比例一中的引线框架随机抽样，进行气孔测试和可焊性测试。采用金相法测试气孔率，计算结果＜5ug/sq cm视为合格；将测试前后的引线框架放入低倍显微镜下，通过视觉检查进行可焊性测试，镀层100％连续覆盖锡膏则视为合格，若有不规则镀层、无镀层或有孔产生则认为可焊性测试失败。测试结果如表1所示。

表1实施例一、实施例三和对比例一气孔测试和可焊性测试结果

分别从实施例二和对比例二中电性测试良好的封装产品中各抽取120个样品，依据JEDEC可靠性标准J-STD-020E对产品进行可靠性测试。

其中，饱和蒸汽试验参照JESD22-A102，试验温度为121℃，湿度为100％RH，放置时间为168小时；高温存储试验参照JESD11-A103，在150℃高温环境下存储1000小时；温度循环试验参照JESD22-104，循环温度范围为-65℃～150℃；高温加速老化试验参照JESD22-A118，试验温度为130℃，环境湿度为85％，存储时间为96小时。试验结束后，用超声波扫描检测进行透扫，确定产品中是否存在分层缺陷，统计合格产品数量并计算合格率，结果如表2所示。

表2实施例二和对比例二可靠性测试结果

本发明的预电镀引线框架通过先电镀后蚀刻的方式制备，并严格控制电镀液的浓度和pH值，在优选条件参数下得到的电镀层厚度均匀、表面平整，气孔率低，可焊性好，并且进行集成电路封装时可免电镀，不但有利于降低成本、缩短周期，实现绿色封装，还能提高封装产品的合格率，使其在高温、高湿等恶劣环境下具有优良的可靠性。

在集成电路封装工艺中，芯片的安装还可通过如引线键合、胶料、倒装或其他方式来实现芯片和引线框架的连接。本发明的引线框架不仅适用于类似QFN的无引脚封装，还适用于其他蚀刻型封装。

本文中所描述的具体实施例仅仅是对本发明精神作举例说明，并不用于限定本发明的保护范围。本发明所属技术领域的技术人员可以对所描述的具体实施例做各种各样的修改或补充或采用类似的方式替代，但并不会偏离本发明的精神或者超越所附权利要求书所定义的范围。

Claims (2)

1.一种预电镀引线框架，包括框架本体，所述框架本体上设置有阵列式排布的若干个引线框架单元和连接相邻引线框架单元的非功能区，其特征在于，所述引线框架单元的上表面的局部区域形成有镀银层，所述引线框架单元的下表面的所有外露区域形成有镀镍钯金层，所述镀镍钯金层自内向外依次包括镀镍层、镀钯层、镀金层，所述引线框架单元的侧壁及框架本体上的非功能区无电镀层；所述引线框架依次通过贴膜、镀银、镀镍钯金、蚀刻、退膜制得；

所述预电镀引线框架的制备方法包括如下步骤：

（1）贴膜：准备好经过粗化、除油、清洗、干燥的基板，在基板的上下表面各贴附一层干膜；

（2）镀银：先将黑白底片与基板对位，将底片图案转移到基板上表面的干膜上；再进行显影，将干膜中未发生光聚合反应的部分去除，露出引线框架单元上表面的局部区域；由于下表面需电镀镍钯金层，此时并不需要将其曝光和显影，因而保留下层干膜继续起保护作用；再对引线框架单元上表面的局部区域进行电镀，形成镀银层；其中，银镀液的制备为先将开缸盐与大于40℃的去离子水混合搅匀，用200g/l的氢氧化钾调节pH值至8.5，再加入54.2%的氰化银钾溶液，接着加入光亮剂和润湿剂，所得银镀液中银浓度为35g/L，游离***浓度为0.1g/L，pH值为8.2~8.8；设定电流密度为6ASD，设定银镀液的工作温度为27℃；

（3）镀镍钯金：再次进行曝光和显影，先以单面干膜的方式对上表面的镀银层进行压合保护，再去除基板下表面干膜上的PET膜进行显影，露出引线框架单元下表面的所有外露区域；对引线框架单元下表面的所有外露区域进行电镀，其中，镍镀液的pH值为3.8~4.3，Ni浓度为105g/L，NiCl2浓度为16g/L，H3BO3浓度为38g/L，设定电流密度为7.5ASD，设定工作温度为55℃；镀镍后加入浓度为5ml/L的H2SO4进行活化；钯镀液的pH值为7.2~7.8，其中Pd浓度为7g/L，设定电流密度为1.6ASD，设定工作温度为50℃；金镀液的pH值为3.3~3.9，其中Au浓度为1.4g/L，设定电流密度为1.2ASD，设定工作温度为50℃；在镀金后还加入了浓度为25ml/L的抗银胶扩散剂T13；电镀后形成镀镍钯金层；

（4）蚀刻：电镀完成后，去除基板上下表面剩余的干膜，经过清洗、干燥，再在基板上下表面各贴附一层干膜，覆盖住引线框架上下表面的电镀层，起到抗蚀刻作用；接着进行曝光和显影，露出基板上下表面需蚀刻的区域，对基板上露出的需蚀刻的区域进行蚀刻，形成1m的呈“凸”字型的蚀刻孔，包括半蚀刻区域和全蚀刻区域；

（5）退膜：最后去除基板上下表面剩余的干膜，经过清洗、干燥，得到引线框架单元，包括基岛和引脚，上表面为镀银层，下表面为镀镍钯金层；

引线框架单元的上表面的粗糙度Ra为0.15μm。

2.一种如权利要求1所述的预电镀引线框架在集成电路封装中的应用。