CN111830330A - 特定频率信号的检测电路 - Google Patents

Abstract

本申请提供了一种特定频率信号的检测电路，包括：处理模块用于基于预设时钟信号和预设宽度设置信号对待检测特定频率信号的进行处理并输出成型信号。检测模块用于检测成型信号的上升或下降沿并输出上升或下降沿有效信号。计时模块用于统计成型信号中相邻上升或下降沿有效信号对应接收的预设时钟信号的周期个数，并与计时保持模块配合输出计时保持值。判断模块用于根据计时保持值和设定阈值确定输出的频率判决信号是否为有效。计数处理模块用于在上升或下降沿有效信号延迟一个预设时钟信号周期接收频率判决信号，并根据述频率判决信号是否有效和预设检测周期数值确定输出的频率检测结果是否有效。

Description

特定频率信号的检测电路

技术领域

本申请涉及信号检测技术领域，特别是涉及特定频率信号的检测电路。

背景技术

低功耗特定频率信号在半个周期内包含一个或者多个高电平的脉冲，每个脉冲的高电平持续时间不固定，但一定有至少一个脉冲的高电平持续时间大于Ts；并且该低功耗特定频率信号在半个周期开始时一定为高电平，在半周期结束时，一定为低电平。

该低功耗特定频率信号的一个周期如图1所示，a-c间表示半个周期的长度，a-d间表示一个周期的长度(称Tp)。a-b间的长度称为Th，它表示高电平脉冲可能存在的最大长度。即在高电平的表示方法中a-b间可能有高电平脉冲，而在b-c间一定没有高电平脉冲。此特定频率信号中低电平表示为半个周期内无高电平脉冲。

针对上述低功耗特定频率信号的检测，是目前亟待解决的问题。

发明内容

基于此，有必要提供一种能够检测上述低功耗特定频率信号的检测电路。

一种特定频率信号的检测电路，包括：

处理模块，所述处理模块的输入端用于输入待检测特定频率信号，用于基于预设时钟信号和预设宽度设置信号对所述待检测特定频率信号的进行处理并输出成型信号；

检测模块，与所述处理模块电连接，用于根据所述预设时钟信号检测所述成型信号的上升或下降沿并输出上升或下降沿有效信号；

计时模块，与所述检测模块电连接，用于统计所述成型信号中相邻所述上升或下降沿有效信号对应接收的所述预设时钟信号的周期个数，并输出第一计数值；

计时保持模块，分别与所述计时模块和所述检测模块电连接，用于基于所述预设时钟信号在所述上升或下降沿有效信号有效时接收所述第一计数值并保存，并输出保存后的计时保持值；

判断模块，与所述计时保持模块电连接，用于根据所述计时保持值和设定阈值确定输出的频率判决信号是否为有效；以及

计数处理模块，分别与所述判断模块和所述检测模块电连接，用于基于所述预设时钟信号在所述上升或下降沿有效信号延迟一个所述预设时钟信号周期接收所述频率判决信号，并根据所述频率判决信号是否有效和预设检测周期数值确定输出的频率检测结果是否有效。

在其中一个实施例中，若所述计数处理模块接收的所述频率判决信号为有效信号，则所述计数处理模块的第二计数值累计加；

若所述计数处理模块接收的所述频率判决信号为无效信号，则所述计数处理模块的第二计数值清零。

在其中一个实施例中，当所述计数处理模块的第二计数值累计达到所述预设检测周期数值，则所述计数处理模块输出的所述频率检测结果为有效。

在其中一个实施例中，所述计数处理模块与所述计时模块电连接；

所述计时模块还用于确定所述第一计数值是否超过其最大可计数范围，若所述第一计数值超过所述最大可计数范围，则所述计时模块输出计时值无效信号至所述计时保持模块和所述计数处理模块。

在其中一个实施例中，当所述计时保持模块接收到所述计时值无效信号时，则所述计时保持模块将所述计时保持值清零；

当所述计数处理模块接收到所述计时值无效信号时，则所述计数处理模块将所述第二计数值清零。

在其中一个实施例中，当所述计时保持模块接收所述第一计数值或所述计时模块输出所述计时值无效信号时，所述计时模块将所述第一计数值清零并重新计数。

在其中一个实施例中，所述判断模块接收所述计时保持值，并确定所述计时保持值是否在所述设定阈值范围内；

若确定所述计时保持值在所述设定阈值范围内，则所述判断模块输出的所述频率判决信号为有效；

若确定所述计时保持值未在所述设定阈值范围内，则所述判断模块输出的所述频率判决信号为无效；

所述设定阈值根据所述待检测特定频率信号的周期长度设置信号和周期容错设置信号设定。

在其中一个实施例中，所述处理模块包括：

缓存模块，包括N个级联的D触发器，所述缓存模块用于根据所述预设时钟信号的上升或下降沿通过各级所述D触发器将所述待检测特定频率信号进行移位缓存，并输出各级所述D触发器延迟的抽头信号；以及

高电平展宽模块，所述高电平展宽模块的第一输入端与所述缓存模块的输出端电连接，所述高电平展宽模块的第二输入端用于输入所述预设宽度设置信号，用于根据各级所述抽头信号和所述预设宽度设置信号输出所述成型信号；

其中，N为大于的整数，且N大于所述待检测特定频率信号与所述预设时钟信号的周期之比。

在其中一个实施例中，所述检测模块包括：

触发器，所述触发器的第一输入端与所述处理模块的输出端电连接，所述触发器的第二输入端用于输入所述预设时钟信号；

非门，所述非门的输入端与所述触发器的输出端电连接；以及

与门，所述与门的第一输入端与所述处理模块的输出端电连接，所述与门的第二输入端与所述非门的输出端电连接，所述与门的输出端用于输出所述上升或下降沿有效信号至所述计时模块。

在其中一个实施例中，所述计数处理模块包括：

延迟模块，所述延迟模块的第一输入端与所述检测模块的输出端电连接，所述延迟模块的第二输入端用于输入所述预设时钟信号，所述延迟模块用于基于所述预设时钟信号将所述上升或下降沿有效信号延迟一个所述预设时钟信号周期，并输出上升或下降沿有效延迟信号；以及

计数模块，分别与所述判断模块和所述延迟模块的输出端电连接，用于基于所述预设时钟信号在所述上升或下降沿有效延迟信号有效时接收所述频率判决信号，并根据所述频率判决信号是否有效和所述预设检测周期数值确定输出的所述频率检测结果是否有效。

与现有技术相比，上述特定频率信号的检测电路，通过处理模块基于预设时钟信号和预设宽度设置信号对待检测特定频率信号的进行处理并输出成型信号至检测模块，利用该检测模块检测所述成型信号的上升或下降沿并输出上升或下降沿有效信号；并通过计时模块统计所述成型信号中相邻所述上升或下降沿有效信号对应接收的所述预设时钟信号的周期个数，并与计时保持模块配合输出计时保持值至判断模块，从而确定频率判决信号是否为有效；进而通过计数处理模块根据所述频率判决信号是否有效和预设检测周期数值确定输出的频率检测结果是否有效，从而实现对低特定频率信号的功耗检测功能。

附图说明

为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请一实施例提供的特定频率信号的示意图；

图2为本申请一实施例提供的特定频率信号的检测电路的电路框图；

图3为本申请一实施例提供的缓存模块的电路示意图；

图4为本申请一实施例提供的高电平展宽模块的电路示意图；

图5为本申请一实施例提供的检测模块的电路示意图；

图6为本申请一实施例提供的延迟模块的电路示意图。

附图标记说明：

10特定频率信号的检测电路

100处理模块

110缓存模块

111D触发器

120高电平展宽模块

121或门电路

122选择电路

200检测模块

210触发器

220非门

230与门

300计时模块

400计时保持模块

500判断模块

600计数处理模块

610延迟模块

620计数模块

具体实施方式

为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本申请。但是本申请能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似改进，因此本申请不受下面公开的具体实施的限制。

需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。

请参见图2，本申请一实施例提供一种特定频率信号的检测电路10，包括：处理模块100、检测模块200、计时模块300、计时保持模块400、判断模块500以及计数处理模块600。所述处理模块100的输入端用于输入待检测特定频率信号。所述处理模块100用于基于预设时钟信号和预设宽度设置信号对所述待检测特定频率信号的进行处理并输出成型信号。所述检测模块200与所述处理模块100电连接。所述检测模块200用于根据所述预设时钟信号检测所述成型信号的上升或下降沿并输出上升或下降沿有效信号。所述计时模块300与所述检测模块200电连接。所述计时模块300用于统计所述成型信号中相邻所述上升或下降沿有效信号对应接收的所述预设时钟信号的周期个数，并输出第一计数值。

所述计时保持模块400分别与所述计时模块300和所述检测模块200电连接。所述计时保持模块400用于基于所述预设时钟信号在所述上升或下降沿有效信号有效时接收所述第一计数值并保存，并输出保存后的计时保持值。所述判断模块500与所述计时保持模块400电连接。所述判断模块500用于根据所述计时保持值和设定阈值确定输出的频率判决信号是否为有效。所述计数处理模块600分别与所述判断模块500和所述检测模块200电连接。所述计数处理模块600用于基于所述预设时钟信号在所述上升或下降沿有效信号延迟一个所述预设时钟信号周期接收所述频率判决信号，并根据所述频率判决信号是否有效和预设检测周期数值确定输出的频率检测结果是否有效。

可以理解，所述处理模块100的具体结构不限制，只要具有基于预设时钟信号和预设宽度设置信号对所述待检测特定频率信号的进行处理并输出成型信号的功能即可。在一个实施例中，所述处理模块100可包括缓存模块110以及高电平展宽模块120。具体的，如图3所示，所述缓存模块110可包括N个级联的D触发器111。其中，N为大于1的整数，且N大于所述待检测特定频率信号与所述预设时钟信号的周期之比。

在一个实施例中，所述缓存模块110可由所述预设时钟信号的边沿(即上升沿或下降沿)触发。当所述预设时钟信号输入至所述缓存模块110时，即各级所述D触发器111均接收到所述预设时钟信号的边沿触发信号时，各级所述D触发器111将所述待检测特定频率信号进行移位缓存，同时各级所述D触发器111输出与之对应的延迟的抽头信号。具体如图3所示，各级所述D触发器111均输出与之对应的抽头信号。例如，D触发器1输出抽头信号1，D触发器2输出抽头信号2……D触发器N输出抽头信号N。

在一个实施例中，所述高电平展宽模块120的第一输入端与所述缓存模块110的输出端电连接。所述高电平展宽模块120的第二输入端用于输入所述预设宽度设置信号。所述高电平展宽模块120用于根据各级所述抽头信号和所述预设宽度设置信号输出所述成型信号。在一个实施例中，如图4所示，所述高电平展宽模块120可包括多个或门电路121和一选择电路122。在一个实施例中，所述或门电路121可为逻辑或门。

具体的，多个或门电路121中的任意一个或门电路121的两个输入端分别接收抽头信号1和抽头信号2。其它每个或门电路121的一个输入端与相邻或门电路121的输出端连接、另一个输入端接收一抽头信号，且每个或门电路121接收的抽头信号不相同。多个或门电路121的输出端均与选择电路122电连接，同时选择电路122还直接接收抽头信号1。例如，或门电路1的一个输入端接收抽头信号1、另一个输入端接收抽头信号2、输出端与选择电路122的输入端2电连接，或门电路2的一个输入端接收抽头信号3、另一个输入端与或门电路1的输出端电连接、或门电路2的输出端与选择电路122的输入端3电连接……或门电路N-1的一个输入端接收抽头信号N、另一个输入端与或门电路N-2的输出端电连接、或门电路N-1的输出端与选择电路122的输入端N电连接。选择电路122的输入端1直接接收抽头信号1。

在一个实施例中，所述选择电路122还用于接收所述预设宽度设置信号，并根据该预设宽度设置信号确定输出的所述成型信号为各级所述抽头信号中的哪一个。例如，若所述选择电路122接收的所述预设宽度设置信号为3，则所述选择电路122输出端输出的所述成型信号即为所述选择电路122输入端3接收的信号。若所述选择电路122接收的所述预设宽度设置信号为N，则所述选择电路122输出端输出的所述成型信号即为所述选择电路122输入端N接收的信号。在一个实施例中，所述预设宽度设置信号对应的数值应大于所述待检测特定频率信号中高电平脉冲存在的最大长度与所述预设时钟信号的周期之差。在一个实施例中，所述选择电路122为多选一选择器。

可以理解，所述检测模块200的具体结构不限制，只要具有测所述成型信号的上升或下降沿并输出上升或下降沿有效信号的功能即可。在一个实施例中，所述检测模块200可由D触发器、非门以及与门组成。在一个实施例中，所述检测模块200也可由上升或下降沿检测器组成。在一个实施例中，所述检测模块200可由所述预设时钟信号的边沿(即上升沿或下降沿)触发。

在一个实施例中，所述计时模块300可由所述预设时钟信号的边沿(即上升沿或下降沿)触发。当所述检测模块200输出所述上升或下降沿有效信号至所述计时模块300时，所述计时模块300可统计所述成型信号中相邻所述上升或下降沿有效信号对应接收的所述预设时钟信号的周期个数。即所述计时模块300在相邻所述上升或下降沿有效信号对应的时间段，可统计所述计时模块300接收的所述预设时钟信号的周期个数。具体的，在所述成型信号中相邻所述上升或下降沿有效信号对应的时间段，所述计时模块300可对接收的所述预设时钟信号的上升沿或下降沿进行计数，并输出第一计数值。

在一个实施例中，所述计时保持模块400可由所述预设时钟信号的边沿(即上升沿或下降沿)触发。当所述计时保持模块400接收的所述上升或下降沿有效信号有效时，所述计时保持模块400可对所述计时模块300输出的所述第一计数值进行采样并保存，此时所述计时模块300自动将所述第一计数值清零，并重新计数。同时所述计时保持模块400将保存后的所述计时保持值输出至所述判断模块500。

在一个实施例中，所述判断模块500接收所述计时保持模块400输出的所述计时保持值，并根据所述计时保持值和所述设定阈值确定输出的所述频率判决信号是否为有效。具体的，所述判断模块500对可确定所述计时保持值是否在所述设定阈值范围内。若确定所述计时保持值在所述设定阈值范围内，则所述判断模块500输出的所述频率判决信号为有效。若确定所述计时保持值未在所述设定阈值范围内，则所述判断模块500输出的所述频率判决信号为无效。在一个实施例中，所述设定阈值可根据所述待检测特定频率信号的周期长度设置信号和周期容错设置信号设定。具体的，所述设定阈值的范围可为所述周期长度设置信号与所述周期容错设置信号之差至所述周期长度设置信号与所述周期容错设置信号之和。在一个实施例中，所述周期长度设置信号和所述周期容错设置信号可根据实际需求提前设置在所述判断模块500内。

在一个实施例中，所述计数处理模块600可由延时器和计数器组成。在一个实施例中，所述计数处理模块600可由所述预设时钟信号的边沿(即上升沿或下降沿)触发。具体的，当所述计数处理模块600被触发后，所述计数处理模块600可在所述上升或下降沿有效信号延迟一个所述预设时钟信号周期后接收所述频率判决信号。若所述计数处理模块600接收的所述频率判决信号为有效信号，则所述计数处理模块600内的第二计数值累计加1。若所述计数处理模块600接收的所述频率判决信号为无效信号，则所述计数处理模块600内的所述第二计数值清零。

在一个实施例中，所述预设检测周期数值可提前存储在所述计数处理模块600内。当所述计数处理模块600内的所述第二计数值累计达到所述预设检测周期数值，即所述第二计数值与所述预设检测周期数值相等时，表明所述特定频率信号的检测电路10检测到了有效的特定频率信号，此时所述计数处理模块600输出的所述频率检测结果为有效。反之，当所述第二计数值小于所述预设检测周期数值时，表明所述特定频率信号的检测电路10未检测到有效的特定频率信号，此时所述计数处理模块600输出的所述频率检测结果为无效。

采用上述检测电路可实现对特定频率信号的低功耗检测。其可作为解调和解码电路应用在需要无线低功耗唤醒功能的电路中，如物联网和车联网中的无线传感器端设计领域。

本实施例中，通过处理模块100基于预设时钟信号和预设宽度设置信号对待检测特定频率信号的进行处理并输出成型信号至检测模块200，利用该检测模块200检测所述成型信号的上升或下降沿并输出上升或下降沿有效信号；并通过计时模块300统计所述成型信号中相邻所述上升或下降沿有效信号对应接收的所述预设时钟信号的周期个数，并与计时保持模块400配合输出计时保持值至判断模块500，从而确定频率判决信号是否为有效；进而通过计数处理模块600根据所述频率判决信号是否有效和预设检测周期数值确定输出的频率检测结果是否有效，从而实现对低特定频率信号的功耗检测功能。

在一个实施例中，所述计数处理模块600与所述计时模块300电连接。所述计时模块300还用于确定所述第一计数值是否超过其最大可计数范围。若所述第一计数值超过所述最大可计数范围，则此时所述计时模块300分别输出计时值无效信号至所述计时保持模块400和所述计数处理模块600，同时所述计时模块300将所述第一计数值清零。而所述计时保持模块400在接收到所述计时值无效信号时，所述计时保持模块400将保存的所述计时保持值清零。与此同时，当所述计数处理模块600接收到所述计时值无效信号时，则所述计数处理模块600也将所述第二计数值清零。即只要所述计时模块300确定所述第一计数值超过所述最大可计数范围，则所述计时模块300、所述计时保持模块400以及所述计数处理模块600均将各自的计数清零。

请参见图5，在一个实施例中，所述检测模块200包括：触发器210、非门220以及与门230。所述触发器210的第一输入端与所述处理模块100的输出端电连接。所述触发器210的第二输入端用于输入所述预设时钟信号。所述非门220的输入端与所述触发器210的输出端电连接。所述与门230的第一输入端与所述处理模块100的输出端电连接。所述与门230的第二输入端与所述非门220的输出端电连接。所述与门230的输出端用于输出所述上升或下降沿有效信号至所述计时模块300。

在一个实施例中，所述触发器210可采用D触发器。在一个实施例中，所述触发器210可由所述预设时钟信号的边沿(即上升沿或下降沿)触发。本实施例通过所述触发器210、所述非门220以及所述与门230配合，可实现对所述成型信号的上升沿或下降沿进行检测，最终输出所述上升或下降沿有效信号至所述计时模块300。

在一个实施例中，所述计数处理模块600包括：延迟模块610以及计数模块620。所述延迟模块610的第一输入端与所述检测模块200的输出端电连接。所述延迟模块610的第二输入端用于输入所述预设时钟信号。所述延迟模块610用于基于所述预设时钟信号将所述上升或下降沿有效信号延迟一个所述预设时钟信号周期，并输出上升或下降沿有效延迟信号。所述计数模块620分别与所述判断模块500和所述延迟模块610的输出端电连接。所述计数模块620用于基于所述预设时钟信号在所述上升或下降沿有效延迟信号有效时接收所述频率判决信号，并根据所述频率判决信号是否有效和所述预设检测周期数值确定输出的所述频率检测结果是否有效。

在一个实施例中，所述延迟模块610和所述计数模块620均可由所述预设时钟信号的边沿(即上升沿或下降沿)进行触发。在一个实施例中，当所述延迟模块610被所述预设时钟信号触发后，所述延迟模块610可将所述检测模块200输出的所述上升或下降沿有效信号延迟一个所述预设时钟信号周期并输出上升或下降沿有效延迟信号至所述计数模块620。其中，如图6所示，所述延迟模块610可由D触发器构成。

当所述计数模块620被所述预设时钟信号触发后，所述计数模块620可在所述上升或下降沿有效延迟信号有效时接收所述频率判决信号，若所述计数模块620接收的所述频率判决信号为有效信号，则所述计数模块620内的第二计数值累计加1。若所述计数模块620接收的所述频率判决信号为无效信号，则所述计数模块620内的所述第二计数值清零。

当所述计数模块620内的所述第二计数值累计达到所述预设检测周期数值，即所述第二计数值与所述预设检测周期数值相等时，表明所述特定频率信号的检测电路10检测到了有效的特定频率信号，此时所述计数模块620输出的所述频率检测结果为有效。反之，当所述第二计数值小于所述预设检测周期数值时，表明所述特定频率信号的检测电路10未检测到有效的特定频率信号，此时所述计数模块620输出的所述频率检测结果为无效。

因所述缓存模块110、所述检测模块200、所述计时模块300、所述计时保持模块400、所述延迟模块以及所述计数模块620均采用所述预设时钟信号进行唤醒，可使得所述特定频率信号的检测电路10在检测特定频率信号时，可降低功耗，从而可实现对特定频率信号的低功耗检测功能。

综上所述，本申请通过处理模块100基于预设时钟信号和预设宽度设置信号对待检测特定频率信号的进行处理并输出成型信号至检测模块200，利用该检测模块200检测所述成型信号的上升或下降沿并输出上升或下降沿有效信号；并通过计时模块300统计所述成型信号中相邻所述上升或下降沿有效信号对应接收的所述预设时钟信号的周期个数，并与计时保持模块400配合输出计时保持值至判断模块500，从而确定频率判决信号是否为有效；进而通过计数处理模块600根据所述频率判决信号是否有效和预设检测周期数值确定输出的频率检测结果是否有效，从而实现对低特定频率信号的功耗检测功能。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种特定频率信号的检测电路，其特征在于，包括：

处理模块(100)，所述处理模块(100)的输入端用于输入待检测特定频率信号，用于基于预设时钟信号和预设宽度设置信号对所述待检测特定频率信号的进行处理并输出成型信号；

检测模块(200)，与所述处理模块(100)电连接，用于根据所述预设时钟信号检测所述成型信号的上升或下降沿并输出上升或下降沿有效信号；

计时模块(300)，与所述检测模块(200)电连接，用于统计所述成型信号中相邻所述上升或下降沿有效信号对应接收的所述预设时钟信号的周期个数，并输出第一计数值；

计时保持模块(400)，分别与所述计时模块(300)和所述检测模块(200)电连接，用于基于所述预设时钟信号在所述上升或下降沿有效信号有效时接收所述第一计数值并保存，并输出保存后的计时保持值；

判断模块(500)，与所述计时保持模块(400)电连接，用于根据所述计时保持值和设定阈值确定输出的频率判决信号是否为有效；以及

计数处理模块(600)，分别与所述判断模块(500)和所述检测模块(200)电连接，用于基于所述预设时钟信号在所述上升或下降沿有效信号延迟一个所述预设时钟信号周期接收所述频率判决信号，并根据所述频率判决信号是否有效和预设检测周期数值确定输出的频率检测结果是否有效。

2.如权利要求1所述的特定频率信号的检测电路，其特征在于，若所述计数处理模块(600)接收的所述频率判决信号为有效信号，则所述计数处理模块(600)的第二计数值累计加1；

若所述计数处理模块(600)接收的所述频率判决信号为无效信号，则所述计数处理模块(600)的第二计数值清零。

3.如权利要求2所述的特定频率信号的检测电路，其特征在于，当所述计数处理模块(600)的第二计数值累计达到所述预设检测周期数值，则所述计数处理模块(600)输出的所述频率检测结果为有效。

4.如权利要求2所述的特定频率信号的检测电路，其特征在于，所述计数处理模块(600)与所述计时模块(300)电连接；

所述计时模块(300)还用于确定所述第一计数值是否超过其最大可计数范围，若所述第一计数值超过所述最大可计数范围，则所述计时模块(300)输出计时值无效信号至所述计时保持模块(400)和所述计数处理模块(600)。

5.如权利要求4所述的特定频率信号的检测电路，其特征在于，当所述计时保持模块(400)接收到所述计时值无效信号时，则所述计时保持模块(400)将所述计时保持值清零；

当所述计数处理模块(600)接收到所述计时值无效信号时，则所述计数处理模块(600)将所述第二计数值清零。

6.如权利要求4所述的特定频率信号的检测电路，其特征在于，当所述计时保持模块(400)接收所述第一计数值或所述计时模块(300)输出所述计时值无效信号时，所述计时模块(300)将所述第一计数值清零并重新计数。

7.如权利要求1所述的特定频率信号的检测电路，其特征在于，所述判断模块(500)接收所述计时保持值，并确定所述计时保持值是否在所述设定阈值范围内；

若确定所述计时保持值在所述设定阈值范围内，则所述判断模块(500)输出的所述频率判决信号为有效；

若确定所述计时保持值未在所述设定阈值范围内，则所述判断模块(500)输出的所述频率判决信号为无效；

所述设定阈值根据所述待检测特定频率信号的周期长度设置信号和周期容错设置信号设定。

8.如权利要求1所述的特定频率信号的检测电路，其特征在于，所述处理模块(100)包括：

缓存模块(110)，包括N个级联的D触发器(111)，所述缓存模块(110)用于根据所述预设时钟信号的上升或下降沿通过各级所述D触发器(111)将所述待检测特定频率信号进行移位缓存，并输出各级所述D触发器(111)延迟的抽头信号；以及

高电平展宽模块(120)，所述高电平展宽模块(120)的第一输入端与所述缓存模块(110)的输出端电连接，所述高电平展宽模块(120)的第二输入端用于输入所述预设宽度设置信号，用于根据各级所述抽头信号和所述预设宽度设置信号输出所述成型信号；

其中，N为大于1的整数，且N大于所述待检测特定频率信号与所述预设时钟信号的周期之比。

9.如权利要求1所述的特定频率信号的检测电路，其特征在于，所述检测模块(200)包括：

触发器(210)，所述触发器(210)的第一输入端与所述处理模块(100)的输出端电连接，所述触发器(210)的第二输入端用于输入所述预设时钟信号；

非门(220)，所述非门(220)的输入端与所述触发器(210)的输出端电连接；以及

与门(230)，所述与门(230)的第一输入端与所述处理模块(100)的输出端电连接，所述与门(230)的第二输入端与所述非门(220)的输出端电连接，所述与门(230)的输出端用于输出所述上升或下降沿有效信号至所述计时模块(300)。

10.如权利要求1-9任一项所述的特定频率信号的检测电路，其特征在于，所述计数处理模块(600)包括：

延迟模块(610)，所述延迟模块(610)的第一输入端与所述检测模块(200)的输出端电连接，所述延迟模块(610)的第二输入端用于输入所述预设时钟信号，所述延迟模块(610)用于基于所述预设时钟信号将所述上升或下降沿有效信号延迟一个所述预设时钟信号周期，并输出上升或下降沿有效延迟信号；以及

计数模块(620)，分别与所述判断模块(500)和所述延迟模块(610)的输出端电连接，用于基于所述预设时钟信号在所述上升或下降沿有效延迟信号有效时接收所述频率判决信号，并根据所述频率判决信号是否有效和所述预设检测周期数值确定输出的所述频率检测结果是否有效。

Images