CN111785617A - Ldmos的制造方法 - Google Patents
Ldmos的制造方法 Download PDFInfo
- Publication number
- CN111785617A CN111785617A CN202010527998.6A CN202010527998A CN111785617A CN 111785617 A CN111785617 A CN 111785617A CN 202010527998 A CN202010527998 A CN 202010527998A CN 111785617 A CN111785617 A CN 111785617A
- Authority
- CN
- China
- Prior art keywords
- region
- layer
- shallow trench
- ldmos
- hard mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 38
- 238000002513 implantation Methods 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 239000004065 semiconductor Substances 0.000 claims abstract description 29
- 238000005530 etching Methods 0.000 claims abstract description 21
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 19
- 238000001259 photo etching Methods 0.000 claims abstract description 18
- 238000002347 injection Methods 0.000 claims abstract description 15
- 239000007924 injection Substances 0.000 claims abstract description 15
- 238000005468 ion implantation Methods 0.000 claims abstract description 14
- 238000010438 heat treatment Methods 0.000 claims abstract description 7
- 238000011049 filling Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 54
- 229920002120 photoresistant polymer Polymers 0.000 claims description 37
- 210000000746 body region Anatomy 0.000 claims description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 19
- 229920005591 polysilicon Polymers 0.000 claims description 19
- 238000000206 photolithography Methods 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 238000000605 extraction Methods 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 2
- 229910044991 metal oxide Inorganic materials 0.000 abstract 1
- 150000004706 metal oxides Chemical class 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 4
- 238000009826 distribution Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种LDMOS的制造方法，包括：步骤一、提供具有第二导电类型的半导体衬底，采用第一块掩模版进行第一次光刻将USTI的形成区域打开；步骤二、进行第一导电类型离子注入以形成第一注入区；步骤三、对半导体衬底进行刻蚀形成超浅沟槽；步骤四、采用第二块掩模版进行第二次光刻将STI的形成区域打开；步骤五、对半导体衬底进行刻蚀形成浅沟槽，浅沟槽的深度大于超浅沟槽的形成深度；步骤六、在超浅沟槽和浅沟槽中填充场氧化层；步骤七、对所述第一注入区进行热处理使第一注入区扩散形成漂移区，漂移区将USTI包覆。本发明能使USTI和漂移区的离子注入共用同一块掩模版，故能降低成本，同时使器件的性能得到保持。
Description
技术领域
本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种LDMOS的制造方法。
背景技术
DMOS由于具有耐高压，大电流驱动能力和极低功耗等特点，目前广泛应用在电源管理芯片中。在LDMOS器件中，导通电阻是一个重要的指标。在同一芯片上同时双极型晶体管(bipolar junction transistor，BJT)，CMOS器件和DMOS器件的工艺为BCD工艺，在BCD工艺中，LDMOS虽然和CMOS集成在同一块芯片中，但由于高击穿电压(Vbv)和低特征导通电阻(Specific on-Resistanc，Rsp)之间存在矛盾和折中，往往无法满足开关管应用的要求。为了获得高击穿电压，低Rsp，通常需要增加额外的掩模版来实现，但这样增加了工艺平台的制造成本，因此如何减少掩模版数将有利于降低成本、提高产品竞争力。
现有的LDMOS器件结构为了提高器件的导通电流即减小器件的导通电阻，在部分漂移区上会额外引入一个深度更浅的超浅沟槽隔离(Ultra Shallow Trench Isolation,USTI)场氧化层(Field Plate oxide)结构，同时也能改善栅极边缘处电场分布。但是该结构中，为了引入USTI，需要额外增加掩模版，因此会增加工艺平台的制造成本；此外，现有器件的漂移区的注入是在USTI结构完成之后形成，也需要额外的掩模版来进行注入。如图1是现有LDMOS的结构示意图；以N型LDMOS器件为例，在P型半导体衬底如硅衬底1上形成有N型埋层2，在N型埋层2上形成有P型外延层3。在半导体衬底1上形成有浅沟槽隔离(ShallowTrench Isolation,STI)105，STI5隔离出有源区，LDMOS形成在有源区中。
在P型外延层3上形成有P型掺杂的体区8，体区8通常采用P型阱组成。
在P型外延层3上还形成有N型掺杂的漂移区6以及N型掺杂的缓冲区7。
栅极结构由栅介质层如栅氧化层9和多晶硅栅10叠加而成，在栅极结构的两侧形成有侧墙11。
在漂移区6中还形成有USTI4，多晶硅栅10会延伸到USTI4上。
N+掺杂的源区12a形成在体区8中并和多晶硅栅10的第一侧面自对准，N+掺杂的漏区12b形成在USTI4的第二侧面外的漂移区6。缓冲7和漂移区6会交叠且二者的交叠区将所述USTI4的第二侧面以及漏区12b都包围。
在体区8中还形成有P+掺杂的体引出区13。
图1所示的结构中，由于需要在漂移区6中引入深度低于STI5的USTI4，故需要采用和STI5不同的掩模版来定义USTI4的形成区域，而漂移区6以及STI5也分别需要采用不同的掩模版来定义。增加的USTI4虽然能较小器件的导通电阻以及改善栅极结构边缘处的电场分布，但是却需要增加一块掩模版以及对应的光刻工艺，故会增加工艺成本，这又会降低产品的竞争力。
发明内容
本发明所要解决的技术问题是提供一种LDMOS的制造方法，能降低成本，且同时使器件的性能得到保持。
为解决上述技术问题，本发明提供的LDMOS的制造方法中，LDMOS形成于由STI隔离出的有源区中，所述LDMOS的漂移区中的场氧化层采用USTI，USTI的深度小于STI，所述LDMOS的形成步骤包括：
步骤一、提供具有第二导电类型的半导体衬底，采用第一块掩模版进行第一次光刻将所述USTI的形成区域打开。
步骤二、在所述第一次光刻打开的所述USTI的形成区域进行第一导电类型离子注入以形成第一注入区。
步骤三、对所述第一次光刻打开的所述USTI的形成区域的所述半导体衬底进行刻蚀形成超浅沟槽，所述第一注入区的深度大于所述超浅沟槽的深度。
步骤四、采用第二块掩模版进行第二次光刻将所述STI的形成区域打开。
步骤五、对所述第二次光刻打开的所述STI的形成区域的所述半导体衬底进行刻蚀形成浅沟槽，所述浅沟槽的深度大于所述超浅沟槽的形成深度。
步骤六、在所述超浅沟槽和所述浅沟槽中填充场氧化层，由填充于所述超浅沟槽中的场氧化层组成所述USTI，由填充于所述浅沟槽中的场氧化层组成所述STI。
步骤七、对所述第一注入区进行热处理使所述第一注入区扩散形成所述漂移区，所述漂移区将所述USTI包覆。
进一步的改进是，所述半导体衬底包括硅衬底。
进一步的改进是，步骤一中，所述第一次光刻中采用了硬质掩膜层，包括如下分步骤：
在所述半导体衬底表面形成硬质掩膜层。
在所述硬质掩膜层表面上涂布第一层光刻胶。
进行曝光和显影形成第一层光刻胶图形，所述第一层光刻胶图形将所述USTI的形成区域打开以及将所述USTI的形成区域外覆盖。
进一步的改进是，步骤二中，以所述第一层光刻胶图形为掩膜进行所述第一注入区的第一导电类型离子注入，所述第一注入区的第一导电类型离子注入穿过所述硬质掩膜层。
进一步的改进是，步骤三包括如下分步骤：
以所述第一层光刻胶图形为掩膜对所述硬质掩膜层进行刻蚀以形成第一硬质掩膜层图形。
去除所述第一层光刻胶图形。
以所述第一硬质掩膜层图形为掩膜对所述半导体衬底进行刻蚀形成所述超浅沟槽。
进一步的改进是，步骤三的所述超浅沟槽形成之后以及步骤四的所述第二次光刻工艺之前，还包括在所述超浅沟槽的内侧表面形成第一衬垫氧化层的步骤。
进一步的改进是，步骤四中，所述第二次光刻包括如下分步骤：
涂布第二层光刻胶，所述第二层光刻胶覆盖在所述硬质掩膜层和所述第一衬垫氧化层的表面。
进行曝光和显影形成第二层光刻胶图形，所述第二层光刻胶图形将所述STI的形成区域打开以及将所述STI的形成区域外覆盖。
进一步的改进是，步骤五包括如下分步骤：
以所述第二层光刻胶图形为掩膜对所述硬质掩膜层进行刻蚀，由所述第一衬垫氧化层和刻蚀后的所述硬质掩膜层组成第二硬质掩膜层图形。
去除所述第二层光刻胶图形。
以所述第二硬质掩膜层图形为掩膜对所述半导体衬底进行刻蚀形成所述浅沟槽。
进一步的改进是，所述硬质掩膜层由第一氧化层和第二氮化硅层叠加而成。
步骤六中，所述场氧化层还延伸到所述超浅沟槽和所述浅沟槽外的所述硬质掩膜层的表面。
在所述场氧化层生长完成后，还包括：
进行以所述第二氮化硅层为停止层的化学机械研磨。
之后，去除所述硬质掩膜层。
进一步的改进是，在步骤五形成所述浅沟槽之后以及步骤六形成所述场氧化层之前，还包括在所述浅沟槽的内侧表面形成第二衬垫氧化层的步骤。
进一步的改进是，步骤七的所述热处理采用步骤二之后在所述LDMOS的制造步骤中所采用的热过程实现。
进一步的改进是，还包括步骤：
步骤八、进行第二导电类型离子注入形成体区，所述体区和所述漂移区横向接触和具有间隔。
步骤九、形成栅极结构，所述栅极结构由栅介质层和多晶硅栅叠加而成；所述栅极结构的第一侧面位于所述体区上，所述栅极结构的第二侧面延伸到所述USTI上。
步骤十、进行第一导电类型源漏注入形成源区和漏区，所述源区位于所述体区表面且和所述栅极结构的第一侧面自对准，所述漏区位于USTI的第二侧面外的所述漂移区表面。
进一步的改进是，步骤九中，所述栅介质层采用热氧化工艺形成；
所述多晶硅栅采用多晶硅淀积和刻蚀工艺形成。
在所述多晶硅栅刻蚀完成后还包括在所述多晶硅栅的侧面形成侧墙的步骤。
进一步的改进是，步骤八中，在形成所述体区之前或之后，还包括进行第一导电类型离子注入形成第二注入区的步骤，所述第二注入区和所述漂移区相交叠，且所述第二注入区将所述USTI的第二侧面包覆，所述漏区形成于所述第二注入区和所述漂移区的交叠区域的表面，所述第二注入区作为缓冲区。
进一步的改进是，步骤十中，还包括进行第二导电类型的源漏注入形成体引出区，所述体引出区位于所述体区表面。
本发明能使漂移区的USTI的超浅沟槽和漂移区的离子注入共用采用相同的掩模版定义，从而能节约一块掩模版及对应的光刻工艺，故能降低成本；同时还能使器件的性能如击穿电压和导通电阻得到保持，最后能提高产品的竞争力。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有LDMOS的结构示意图；
图2是本发明第一实施例LDMOS的制造方法的流程图；
图3A-图3G是本发明第一实施例LDMOS的制造方法中各步骤中的器件结构图；
图4是本发明第二实施例LDMOS的制造方法形成的器件结构图。
具体实施方式
本发明第一实施例LDMOS的制造方法：
如图2所示，是本发明第一实施例LDMOS的制造方法的流程图；如图3A至图3G所示，是本发明第一实施例LDMOS的制造方法中各步骤中的器件结构图；本发明第一实施例LDMOS的制造方法中，LDMOS形成于由STI105隔离出的有源区中，所述LDMOS的漂移区106中的场氧化层156采用USTI104，USTI104的深度小于STI105，所述LDMOS的形成步骤包括：
步骤一、如图3A所示，提供具有第二导电类型的半导体衬底101，采用第一块掩模版进行第一次光刻将所述USTI104的形成区域打开。
本发明第一实施例中，所述半导体衬底101包括硅衬底。
较佳为，在所述半导体衬底101中还形成有第一导电类型掺杂的埋层102，在所述埋层103的表面还形成有第二导电类型掺杂的外延层103。
所述第一次光刻中采用了硬质掩膜层，包括如下分步骤：
在所述半导体衬底101表面形成硬质掩膜层。较佳为，所述硬质掩膜层由第一氧化层151和第二氮化硅层152叠加而成。
在所述硬质掩膜层表面上涂布第一层光刻胶153。
进行曝光和显影形成第一层光刻胶153图形，所述第一层光刻胶153图形将所述USTI104的形成区域打开以及将所述USTI104的形成区域外覆盖。
步骤二、如图3A所示，在所述第一次光刻打开的所述USTI104的形成区域进行第一导电类型离子注入以形成第一注入区106。
本发明第一实施例中，以所述第一层光刻胶153图形为掩膜进行所述第一注入区106的第一导电类型离子注入，所述第一注入区106的第一导电类型离子注入穿过所述硬质掩膜层。
可以看出，所述第一注入区106还未经过热扩散，故所述第一注入区106的横向区域大小和所述第一层光刻胶153图形的打开区域的大小相同。
步骤三、如图3B所示，对所述第一次光刻打开的所述USTI104的形成区域的所述半导体衬底101进行刻蚀形成超浅沟槽，所述第一注入区106的深度大于所述超浅沟槽的深度。
本发明第一实施例中，步骤三包括如下分步骤：
以所述第一层光刻胶153图形为掩膜对所述硬质掩膜层进行刻蚀以形成第一硬质掩膜层图形。
去除所述第一层光刻胶153图形。
以所述第一硬质掩膜层图形为掩膜对所述半导体衬底101进行刻蚀形成所述超浅沟槽。
步骤四、采用第二块掩模版进行第二次光刻将所述STI105的形成区域打开。
如图3C所示，本发明第一实施例中，步骤三的所述超浅沟槽形成之后以及步骤四的所述第二次光刻工艺之前，还包括在所述超浅沟槽的内侧表面形成第一衬垫氧化层154的步骤。
步骤四中，所述第二次光刻包括如下分步骤：
如图3C所示，涂布第二层光刻胶153a，所述第二层光刻胶153a覆盖在所述硬质掩膜层和所述第一衬垫氧化层154的表面。
进行曝光和显影形成第二层光刻胶153a图形，所述第二层光刻胶153a图形将所述STI105的形成区域打开以及将所述STI105的形成区域外覆盖。
步骤五、对所述第二次光刻打开的所述STI105的形成区域的所述半导体衬底101进行刻蚀形成浅沟槽，所述浅沟槽的深度大于所述超浅沟槽的形成深度。
本发明第一实施例中，步骤五包括如下分步骤：
如图3D所示，以所述第二层光刻胶153a图形为掩膜对所述硬质掩膜层进行刻蚀，由所述第一衬垫氧化层154和刻蚀后的所述硬质掩膜层组成第二硬质掩膜层图形。
去除所述第二层光刻胶153a图形。
以所述第二硬质掩膜层图形为掩膜对所述半导体衬底101进行刻蚀形成所述浅沟槽。
步骤六、如图3E所示，在所述超浅沟槽和所述浅沟槽中填充场氧化层156，由填充于所述超浅沟槽中的场氧化层156组成所述USTI104，由填充于所述浅沟槽中的场氧化层156组成所述STI105。
如图3D所示，本发明第一实施例中，在步骤五形成所述浅沟槽之后以及步骤六形成所述场氧化层156之前，还包括在所述浅沟槽的内侧表面形成第二衬垫氧化层155的步骤。
步骤六中，如图3E所示，所述场氧化层156还延伸到所述超浅沟槽和所述浅沟槽外的所述硬质掩膜层的表面。
在所述场氧化层156生长完成后，还包括：
如图3F所示，进行以所述第二氮化硅层152为停止层的化学机械研磨。
之后，去除所述硬质掩膜层。
步骤七、对所述第一注入区106进行热处理使所述第一注入区106扩散形成所述漂移区106，所述漂移区106将所述USTI104包覆。图3F中，所述漂移区和所述第一注入区都采用标记106表示。
本发明第一实施例中，步骤七的所述热处理采用步骤二之后在所述LDMOS的制造步骤中所采用的热过程实现。如实现所述热处理的热过程包括：形成所述第一衬垫氧化层154和所述第二衬垫氧化层155的过程中的热过程，形成所述场氧化层156的过程中的热过程以及后续工艺例如栅介质层109的形成过程中以及各掺杂区的退火激活中的热过程，每经过一次热过程，所述第一注入区6的区域会相应扩大。也即，本发明第一实施例中不需要单独的热过程对所述第一注入区6进行处理，而是在后续工艺的热过程中会自动实现对所述第一注入区6的热处理。在其他实施例中，也能单独的热过程对所述第一注入区6进行处理。
还包括步骤：
步骤八、如图3F所示，进行第二导电类型离子注入形成体区108，所述体区108和所述漂移区106横向接触和具有间隔。
本发明第一实施例中，在形成所述体区108之前或之后，还包括进行第一导电类型离子注入形成第二注入区107的步骤，所述第二注入区107和所述漂移区106相交叠，且所述第二注入区107将所述USTI104的第二侧面包覆，后续的漏区112b形成于所述第二注入区107和所述漂移区106的交叠区域的表面，所述第二注入区107作为缓冲区。
步骤九、如图3G所示，形成栅极结构，所述栅极结构由栅介质层109和多晶硅栅110叠加而成；所述栅极结构的第一侧面位于所述体区108上，所述栅极结构的第二侧面延伸到所述USTI104上。
本发明第一实施例中，步骤九中，所述栅介质层109采用热氧化工艺形成；
所述多晶硅栅110采用多晶硅淀积和刻蚀工艺形成。
在所述多晶硅栅110刻蚀完成后还包括在所述多晶硅栅110的侧面形成侧墙111的步骤。
其中，所述漂移区106被所述多晶硅栅110所覆盖的区域为积累区。
步骤十、进行第一导电类型源漏注入形成源区112a和漏区112b，所述源区112a位于所述体区108表面且和所述栅极结构的第一侧面自对准，所述漏区112b位于USTI104的第二侧面外的所述漂移区106表面。
本发明第一实施例中，还包括进行第二导电类型的源漏注入形成体引出区113，所述体引出区113位于所述体区108表面。
本发明第一实施例能使漂移区106的USTI104的超浅沟槽和漂移区106的离子注入共用采用相同的掩模版定义，从而能节约一块掩模版及对应的光刻工艺，故能降低成本；同时还能使器件的性能如击穿电压和导通电阻得到保持。
本发明第一实施例方法中，LDMOS为N型器件，第一导电类型为N型，第二导电类型为P型。在其他实施例中，也能为：LDMOS为P型器件，第一导电类型为P型，第二导电类型为N型。
本发明第二实施例LDMOS的制造方法：
如图4所示，是本发明第二实施例LDMOS的制造方法形成的器件结构图，本发明第二实施例LDMOS的制造方法和本发明第一实施例LDMOS的制造方法的区别之处为：
在图3F对应的步骤八中，未进行所述第二注入区107的形成工艺。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (15)
1.一种LDMOS的制造方法，其特征在于，LDMOS形成于由STI隔离出的有源区中，所述LDMOS的漂移区中的场氧化层采用USTI，USTI的深度小于STI，所述LDMOS的形成步骤包括：
步骤一、提供具有第二导电类型的半导体衬底，采用第一块掩模版进行第一次光刻将所述USTI的形成区域打开；
步骤二、在所述第一次光刻打开的所述USTI的形成区域进行第一导电类型离子注入以形成第一注入区；
步骤三、对所述第一次光刻打开的所述USTI的形成区域的所述半导体衬底进行刻蚀形成超浅沟槽，所述第一注入区的深度大于所述超浅沟槽的深度；
步骤四、采用第二块掩模版进行第二次光刻将所述STI的形成区域打开；
步骤五、对所述第二次光刻打开的所述STI的形成区域的所述半导体衬底进行刻蚀形成浅沟槽，所述浅沟槽的深度大于所述超浅沟槽的形成深度；
步骤六、在所述超浅沟槽和所述浅沟槽中填充场氧化层，由填充于所述超浅沟槽中的场氧化层组成所述USTI，由填充于所述浅沟槽中的场氧化层组成所述STI；
步骤七、对所述第一注入区进行热处理使所述第一注入区扩散形成所述漂移区，所述漂移区将所述USTI包覆。
2.权利要求1所述的LDMOS的制造方法，其特征在于：所述半导体衬底包括硅衬底。
3.权利要求1所述的LDMOS的制造方法，其特征在于：步骤一中，所述第一次光刻中采用了硬质掩膜层，包括如下分步骤：
在所述半导体衬底表面形成硬质掩膜层；
在所述硬质掩膜层表面上涂布第一层光刻胶；
进行曝光和显影形成第一层光刻胶图形，所述第一层光刻胶图形将所述USTI的形成区域打开以及将所述USTI的形成区域外覆盖。
4.权利要求3所述的LDMOS的制造方法，其特征在于：步骤二中，以所述第一层光刻胶图形为掩膜进行所述第一注入区的第一导电类型离子注入，所述第一注入区的第一导电类型离子注入穿过所述硬质掩膜层。
5.权利要求4所述的LDMOS的制造方法，其特征在于：步骤三包括如下分步骤：
以所述第一层光刻胶图形为掩膜对所述硬质掩膜层进行刻蚀以形成第一硬质掩膜层图形；
去除所述第一层光刻胶图形；
以所述第一硬质掩膜层图形为掩膜对所述半导体衬底进行刻蚀形成所述超浅沟槽。
6.权利要求5所述的LDMOS的制造方法，其特征在于：步骤三的所述超浅沟槽形成之后以及步骤四的所述第二次光刻工艺之前，还包括在所述超浅沟槽的内侧表面形成第一衬垫氧化层的步骤。
7.权利要求6所述的LDMOS的制造方法，其特征在于：步骤四中，所述第二次光刻包括如下分步骤：
涂布第二层光刻胶，所述第二层光刻胶覆盖在所述硬质掩膜层和所述第一衬垫氧化层的表面；
进行曝光和显影形成第二层光刻胶图形，所述第二层光刻胶图形将所述STI的形成区域打开以及将所述STI的形成区域外覆盖。
8.权利要求7所述的LDMOS的制造方法，其特征在于：步骤五包括如下分步骤：
以所述第二层光刻胶图形为掩膜对所述硬质掩膜层进行刻蚀，由所述第一衬垫氧化层和刻蚀后的所述硬质掩膜层组成第二硬质掩膜层图形；
去除所述第二层光刻胶图形；
以所述第二硬质掩膜层图形为掩膜对所述半导体衬底进行刻蚀形成所述浅沟槽。
9.权利要求8所述的LDMOS的制造方法，其特征在于：所述硬质掩膜层由第一氧化层和第二氮化硅层叠加而成；
步骤六中，所述场氧化层还延伸到所述超浅沟槽和所述浅沟槽外的所述硬质掩膜层的表面；
在所述场氧化层生长完成后，还包括：
进行以所述第二氮化硅层为停止层的化学机械研磨；
之后，去除所述硬质掩膜层。
10.权利要求8所述的LDMOS的制造方法，其特征在于：在步骤五形成所述浅沟槽之后以及步骤六形成所述场氧化层之前，还包括在所述浅沟槽的内侧表面形成第二衬垫氧化层的步骤。
11.权利要求1所述的LDMOS的制造方法，其特征在于：步骤七的所述热处理采用步骤二之后在所述LDMOS的制造步骤中所采用的热过程实现。
12.权利要求1所述的LDMOS的制造方法，其特征在于，还包括步骤：
步骤八、进行第二导电类型离子注入形成体区，所述体区和所述漂移区横向接触或具有间隔；
步骤九、形成栅极结构，所述栅极结构由栅介质层和多晶硅栅叠加而成；所述栅极结构的第一侧面位于所述体区上，所述栅极结构的第二侧面延伸到所述USTI上；
步骤十、进行第一导电类型源漏注入形成源区和漏区，所述源区位于所述体区表面且和所述栅极结构的第一侧面自对准，所述漏区位于USTI的第二侧面外的所述漂移区表面。
13.权利要求12所述的LDMOS的制造方法，其特征在于：步骤九中，所述栅介质层采用热氧化工艺形成；
所述多晶硅栅采用多晶硅淀积和刻蚀工艺形成；
在所述多晶硅栅刻蚀完成后还包括在所述多晶硅栅的侧面形成侧墙的步骤。
14.权利要求12所述的LDMOS的制造方法，其特征在于：步骤八中，在形成所述体区之前或之后，还包括进行第一导电类型离子注入形成第二注入区的步骤，所述第二注入区和所述漂移区相交叠，且所述第二注入区将所述USTI的第二侧面包覆，所述漏区形成于所述第二注入区和所述漂移区的交叠区域的表面，所述第二注入区作为缓冲区。
15.权利要求12所述的LDMOS的制造方法，其特征在于：步骤十中，还包括进行第二导电类型的源漏注入形成体引出区，所述体引出区位于所述体区表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010527998.6A CN111785617A (zh) | 2020-06-11 | 2020-06-11 | Ldmos的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010527998.6A CN111785617A (zh) | 2020-06-11 | 2020-06-11 | Ldmos的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111785617A true CN111785617A (zh) | 2020-10-16 |
Family
ID=72757409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010527998.6A Pending CN111785617A (zh) | 2020-06-11 | 2020-06-11 | Ldmos的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111785617A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114664660A (zh) * | 2020-12-23 | 2022-06-24 | 无锡华润上华科技有限公司 | 半导体器件及其制备方法 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020089031A1 (en) * | 2001-01-08 | 2002-07-11 | Chartered Semiconductor Manufacturing Ltd. | Novel method of body contact for SOI mosfet |
| US20070054464A1 (en) * | 2005-09-08 | 2007-03-08 | Chartered Semiconductor Manufacturing Ltd. | Different STI depth for Ron improvement for LDMOS integration with submicron devices |
| JP2011187853A (ja) * | 2010-03-11 | 2011-09-22 | Panasonic Corp | 半導体装置及びその製造方法 |
| TW201216378A (en) * | 2010-10-14 | 2012-04-16 | Nat Semiconductor Corp | STI-aligned LDMOS drift implant to enhance manufacturability while optimizing Rdson and safe operating area |
| US20150014768A1 (en) * | 2013-07-10 | 2015-01-15 | United Microelectronics Corp. | High voltage metal-oxide-semiconductor transistor device and manufacturing method thereof |
| CN104377242A (zh) * | 2013-08-12 | 2015-02-25 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及其制造方法 |
| CN104517852A (zh) * | 2013-10-03 | 2015-04-15 | 旺宏电子股份有限公司 | 横向漏极金属氧化物半导体元件及其制造方法 |
| CN104733455A (zh) * | 2013-12-19 | 2015-06-24 | 德州仪器公司 | 用以将ldmos漏极延伸部与槽沟对准的方案 |
| CN105448725A (zh) * | 2014-08-26 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN105448979A (zh) * | 2014-06-12 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 横向双扩散场效应管及其形成方法 |
| CN106033777A (zh) * | 2015-03-20 | 2016-10-19 | 中芯国际集成电路制造(上海)有限公司 | Ldmos器件及其形成方法 |
| US20170194490A1 (en) * | 2015-12-30 | 2017-07-06 | Globalfoundries Singapore Pte. Ltd. | Self-aligned high voltage ldmos |
-
2020
- 2020-06-11 CN CN202010527998.6A patent/CN111785617A/zh active Pending
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020089031A1 (en) * | 2001-01-08 | 2002-07-11 | Chartered Semiconductor Manufacturing Ltd. | Novel method of body contact for SOI mosfet |
| US20070054464A1 (en) * | 2005-09-08 | 2007-03-08 | Chartered Semiconductor Manufacturing Ltd. | Different STI depth for Ron improvement for LDMOS integration with submicron devices |
| JP2011187853A (ja) * | 2010-03-11 | 2011-09-22 | Panasonic Corp | 半導体装置及びその製造方法 |
| TW201216378A (en) * | 2010-10-14 | 2012-04-16 | Nat Semiconductor Corp | STI-aligned LDMOS drift implant to enhance manufacturability while optimizing Rdson and safe operating area |
| US20150014768A1 (en) * | 2013-07-10 | 2015-01-15 | United Microelectronics Corp. | High voltage metal-oxide-semiconductor transistor device and manufacturing method thereof |
| CN104377242A (zh) * | 2013-08-12 | 2015-02-25 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及其制造方法 |
| CN104517852A (zh) * | 2013-10-03 | 2015-04-15 | 旺宏电子股份有限公司 | 横向漏极金属氧化物半导体元件及其制造方法 |
| CN104733455A (zh) * | 2013-12-19 | 2015-06-24 | 德州仪器公司 | 用以将ldmos漏极延伸部与槽沟对准的方案 |
| CN105448979A (zh) * | 2014-06-12 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 横向双扩散场效应管及其形成方法 |
| CN105448725A (zh) * | 2014-08-26 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN106033777A (zh) * | 2015-03-20 | 2016-10-19 | 中芯国际集成电路制造(上海)有限公司 | Ldmos器件及其形成方法 |
| US20170194490A1 (en) * | 2015-12-30 | 2017-07-06 | Globalfoundries Singapore Pte. Ltd. | Self-aligned high voltage ldmos |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114664660A (zh) * | 2020-12-23 | 2022-06-24 | 无锡华润上华科技有限公司 | 半导体器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6365942B1 (en) | MOS-gated power device with doped polysilicon body and process for forming same | |
| US10777551B2 (en) | Integrated semiconductor device and method for manufacturing the same | |
| KR100225409B1 (ko) | 트렌치 디-모오스 및 그의 제조 방법 | |
| JP3954493B2 (ja) | パワーｍｏｓｆｅｔ及び自己整合本体注入工程を用いたパワーｍｏｓｆｅｔの製造方法。 | |
| US8067293B2 (en) | Power semiconductor device and method of manufacturing the same | |
| CN104979390B (zh) | 高压金属氧化物半导体晶体管及其制造方法 | |
| US8183626B2 (en) | High-voltage MOS devices having gates extending into recesses of substrates | |
| US20080160706A1 (en) | Method for fabricating semiconductor device | |
| US20100123195A1 (en) | Lateral double diffused mos device and method for manufacturing the same | |
| CN107425046B (zh) | 一种ldmos器件及其制作方法 | |
| SG185185A1 (en) | Mos semiconductor device and methods for its fabrication | |
| US11715784B2 (en) | Method for forming a high-voltage metal-oxide-semiconductor transistor device | |
| CN112117332A (zh) | Ldmos器件及工艺方法 | |
| US8492221B2 (en) | Method for fabricating power semiconductor device with super junction structure | |
| KR100589489B1 (ko) | 횡형 디모스의 제조방법 | |
| CN110957357A (zh) | 屏蔽栅极式金氧半场效应晶体管及其制造方法 | |
| TWI455318B (zh) | 高壓半導體裝置及其製造方法 | |
| WO2013120344A1 (zh) | 隧穿场效应晶体管及其制备方法 | |
| KR20230082182A (ko) | 고전압 반도체 소자 및 제조방법 | |
| US11652170B2 (en) | Trench field effect transistor structure free from contact hole | |
| KR20190090270A (ko) | 반도체 소자 및 그 제조 방법 | |
| CN111785617A (zh) | Ldmos的制造方法 | |
| CN115662902A (zh) | 沟槽型场效应晶体管的制作方法 | |
| KR20090070513A (ko) | 반도체 소자 및 그 제조방법 | |
| TWI517393B (zh) | 半導體裝置及其製作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20201016 |
|
| RJ01 | Rejection of invention patent application after publication |