CN111769123B - 一种阵列基板、显示装置和制作方法 - Google Patents

一种阵列基板、显示装置和制作方法 Download PDF

Info

Publication number
CN111769123B
CN111769123B CN202010663685.3A CN202010663685A CN111769123B CN 111769123 B CN111769123 B CN 111769123B CN 202010663685 A CN202010663685 A CN 202010663685A CN 111769123 B CN111769123 B CN 111769123B
Authority
CN
China
Prior art keywords
layer
electrode
active layer
via hole
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010663685.3A
Other languages
English (en)
Other versions
CN111769123A (zh
Inventor
王骏
黄中浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chongqing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010663685.3A priority Critical patent/CN111769123B/zh
Publication of CN111769123A publication Critical patent/CN111769123A/zh
Priority to US17/199,521 priority patent/US11652172B2/en
Priority to US18/134,389 priority patent/US20230253502A1/en
Application granted granted Critical
Publication of CN111769123B publication Critical patent/CN111769123B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种阵列基板、显示装置和制作方法，以改善现有技术在制作显示器的阵列基板时，需要多道掩膜工艺，存在制作工艺复杂的问题。所述阵列基板，包括：位于所述衬底基板一侧的第一金属层，所述第一金属层包括位于所述显示区的遮光部、源极和漏极；位于所述栅极绝缘层的背离所述有源层一侧的第二金属层，其中，所述第二金属层包括位于所述显示区的栅极、源极搭接电极和漏极搭接电极，所述源极搭接电极通过贯穿所述栅极绝缘层和所述缓冲层且暴露所述有源层一端的第一过孔与所述有源层和所述源极接触，所述漏极搭接电极通过贯穿所述栅极绝缘层和所述缓冲层且暴露所述有源层另一端的第二过孔与所述有源层和所述漏极接触。

Description

一种阵列基板、显示装置和制作方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种阵列基板、显示装置和制作方法。
背景技术
平面显示器(F1at Pane1 Disp1ay，FPD)己成为市场上的主流产品，平面显示器的种类也越来越多，如液晶显示器(Liquid Crysta1 Disp1ay，LCD)、有机发光二极管(Organic Light Emitted Diode，OLED)显示器、等离子体显示面板(P1asma Disp1ayPane1，PDP)及场发射显示器(Field Emission Display，FED)等。
现有技术在制作显示器的阵列基板时，需要多道掩膜工艺，存在制作工艺复杂的问题。
发明内容
本发明提供一种阵列基板、显示装置和制作方法，以改善现有技术在制作显示器的阵列基板时，需要多道掩膜工艺，存在制作工艺复杂的问题。
本发明实施例提供一种阵列基板，具有显示区以及位于所述显示区***的非显示区，包括：
衬底基板；
位于所述衬底基板一侧的第一金属层，所述第一金属层包括位于所述显示区的遮光部、源极和漏极；
位于所述第一金属层的背离所述衬底基板一侧的缓冲层；
位于所述缓冲层的背离所述第一金属层一侧且位于所述显示区的有源层；
位于所述有源层的背离所述缓冲层一侧的栅极绝缘层；
位于所述栅极绝缘层的背离所述有源层一侧的第二金属层，其中，所述第二金属层包括位于所述显示区的栅极、源极搭接电极和漏极搭接电极，所述源极搭接电极通过贯穿所述栅极绝缘层和所述缓冲层且暴露所述有源层一端的第一过孔与所述有源层和所述源极接触，所述漏极搭接电极通过贯穿所述栅极绝缘层和所述缓冲层且暴露所述有源层另一端的第二过孔与所述有源层和所述漏极接触。
在一种可能的实施方式中，所述第一过孔在所述栅极绝缘层具有位于所述有源层的背离所述缓冲层一侧的第一分部，以及与所述有源层位于同层的第二分部，所述第一分部在所述衬底基板的正投影覆盖所述第二分部在所述衬底基板的正投影；
所述第二过孔在所述栅极绝缘层具有位于所述有源层的背离所述缓冲层一侧的第三分部，以及与所述有源层位于同层的第四分部，所述第三分部在所述衬底基板的正投影覆盖所述第四分部在所述衬底基板的正投影。
在一种可能的实施方式中，所述第一分部包括与所述第二分部接触的第一子分部，以及与所述第一子分部连接的第二子分部，所述第一过孔通过所述第二子分部暴露所述有源层的一端；
所述第三分部包括与所述第四分部接触的第三子分部，以及与所述第三子分部连接的第四子分部，所述第二过孔通过所述第四子分部暴露所述有源层的另一端。
在一种可能的实施方式中，所述第二子分部与所述有源层接触的一面在平行于第一方向上的长度为3微米～5微米；
所述第二子分部与所述有源层接触的一面在平行于所述第一方向上的长度为3微米～5微米；
其中，所述第一方向为由所述源极搭接电极指向所述栅极的方向。
在一种可能的实施方式中，所述源极搭接电极与所述栅极之间的间隙在平行于所述第一方向上的间距，大于所述源极与所述遮光部之间的间隙在平行于所述第一方向上的间距；
所述漏极搭接电极与所述栅极之间的间隙在平行于所述第一方向上的间距，大于所述漏极与所述遮光部之间的间隙在平行于所述第一方向上的间距。
在一种可能的实施方式中，所述第一金属层还包括：位于所述非显示区的第一信号线；
所述第二金属层还包括位于所述非显示区的第二信号线，其中，所述第二信号线和所述第一信号线通过贯穿所述栅极绝缘层和所述缓冲层的第三过孔导通。
在一种可能的实施方式中，所述第一金属层还包括：位于所述显示区沿第二方向延伸的数据线；
所述第二金属层还包括：位于所述显示区沿第三方向延伸的栅线。
在一种可能的实施方式中，所述阵列基板还包括：
位于所述第二金属层的背离所述栅极绝缘层一侧的钝化层；
位于所述钝化层的背离所述第二金属层一侧且位于所述显示区的像素电极，其中，所述像素电极通过贯穿所述钝化层的第四过孔与所述漏极搭接电极导通。
在一种可能的实施方式中，所述钝化层包括第一钝化层，以及位于所述第一钝化层的背离所述第二金属层一侧的第二钝化层；
所述第一钝化层和所述第二钝化层之间具有：
位于所述第一钝化层的背离所述第二金属层一侧的有机膜层，所述有机膜层在所述第四过孔所在区域具有过孔；
位于所述有机膜层的背离所述第一钝化层一侧且位于所述显示区的公共电极，所述公共电极在所述第四过孔所在区域具有过孔。
本发明实施例还提供一种显示装置，包括如本发明实施例提供的所述阵列基板。
本发明实施例还提供一种阵列基板的制作方法，其中，所述阵列基板具有显示区以及位于所述显示区***的非显示区，包括：
采用一次掩膜工艺，在衬底基板的一侧的所述显示区形成包括遮光部、源极、漏极的第一金属层；
在所述第一金属层的背离所述衬底基板的一侧形成缓冲层；
在所述缓冲层的背离所述第一金属层一侧的所述显示区形成有源层；
在所述有源层的背离所述缓冲层的一侧形成栅极绝缘层，并形成贯穿所述栅极绝缘层和所述缓冲层且暴露所述有源层一端的第一过孔，以及形成贯穿所述栅极绝缘层和所述缓冲层且暴露所述有源层另一端的第二过孔；
采用一次掩膜工艺，在所述栅极绝缘层的背离所述有源层一侧的所述显示区形成包括栅极、漏极搭接电极、漏极搭接电极的第二金属层，其中，所述源极搭接电极通过所述第一过孔与所述有源层和所述源极接触，所述漏极搭接电极通过所述第二过孔与所述有源层和所述漏极接触。
在一种可能的实施方式中，所述形成贯穿所述栅极绝缘层和所述有源层且暴露所述有源层一端的第一过孔，以及形成贯穿所述栅极绝缘层和所述有源层且暴露所述有源层另一端的第二过孔，包括：
采用干刻工艺，同时刻蚀所述栅极绝缘层和所述缓冲层，以形成所述第一过孔和所述第二过孔。
在一种可能的实施方式中，在衬底基板一侧的显示区形成遮光部、源极、漏极时，所述制作方法还包括：
在所述衬底基板一侧的所述非显示区形成第一信号线，以及在所述衬底基板一侧的所述显示区形成沿第二方向延伸的数据线。
在一种可能的实施方式中，在所述栅极绝缘层的背离所述有源层一侧的所述显示区形成栅极、漏极搭接电极、漏极搭接电极时，所述制作方法还包括：
在所述栅极绝缘层的背离所述有源层一侧的所述非显示区形成第二信号线，以及，在所述栅极绝缘层的背离所述有源层一侧的所述显示区形成沿第三方向延伸的栅线，其中，所述第二信号线和所述第一信号线通过贯穿所述栅极绝缘层和所述缓冲层的第三过孔导通。
在一种可能的实施方式中，在所述栅极绝缘层的背离所述有源层一侧的所述显示区形成包括栅极、漏极搭接电极、漏极搭接电极的第二金属层之后，所述制作方法还包括：
在所述第二金属层的背离所述栅极绝缘层的一侧形成钝化层；
在所述钝化层的背离所述第二金属层的一侧形成像素电极，其中，所述像素电极通过贯穿所述钝化层的第四过孔与所述漏极搭接电极导通。
在一种可能的实施方式中，所述在所述第二金属层的背离所述栅极绝缘层的一侧形成钝化层，包括：
在所述第二金属层的背离所述栅极绝缘层的一侧形成第一钝化层；
在所述第一钝化层的背离所述第二金属层的一侧形成第二钝化层；
其中，在所述第二金属层的背离所述栅极绝缘层的一侧形成第一钝化层之后，以及在所述第一钝化层的背离所述第二金属层的一侧形成第二钝化层之前，所述制作方法还包括：
在所述第一钝化层的背离所述第二金属层的一侧形成有机膜层，并在所述第四过孔所在区域形成贯穿所述有机膜层的过孔；
在所述有机膜层的背离所述第一钝化层的一侧形成公共电极层，并在所述第四过孔所在区域形成贯穿所述公共电极层的过孔。
本发明实施例有益效果如下：本发明实施例提供的阵列基板，包括第一金属层和第二金属层，第一金属层包括遮光部、源极和漏极，第二金属层包括栅极、源极搭接电极和漏极搭接电极，源极搭接电极通过第一过孔与有源层和源极同时接触，漏极搭接电极通过第二过孔与有源层和漏极同时接触，将遮光部、源极和漏极同层设置，将栅极、源极搭接部和漏极搭接部同层设置，在形成遮光部的同时形成源极和漏极，在形成栅极的同时形成源极搭接电极和漏极搭接电极，相比于现有技术需要通过单独的掩膜工艺制作遮光部，单独的掩膜工艺制作源极和漏极层，以及单独掩膜工艺制作栅极层，本发明实施例可以在制作遮光部，源极和漏极，以及栅极层时，可以少用一道掩膜工艺，进而可以改善现有技术在制作显示器的阵列基板时，需要多道掩膜工艺，存在制作工艺复杂的问题。
附图说明
图1为本发明实施例提供的一种阵列基板的结构示意图；
图2为本发明实施例提供的第一过孔包括第一分部和第二分部的结构示意图；
图3为本发明实施例提供的第一分部包括第一子分部和第二子分部的结构示意图；
图4为本发明实施例提供的第二子分部在第一方向上的尺寸示意图；
图5为本发明实施例提供的源极搭接电极与栅极之间的间隙尺寸与源极与遮光部之间的间隙尺寸示意图；
图6为本发明实施例提供的一种具体的阵列基板的结构示意图；
图7为本发明实施例提供的一种阵列基板的制作流程示意图；
图8为本发明实施例提供的一种具体的阵列基板的制作流程示意图；
图9为本发明实施例提供的另一种具体的阵列基板的制作流程示意图；
图10为本发明实施例中，形成第一金属层的阵列基板的结构示意图；
图11为本发明实施例中，形成缓冲层的阵列基板的结构示意图；
图12为本发明实施例中，形成有源层的阵列基板的结构示意图；
图13为本发明实施例中，形成栅极绝缘层的阵列基板的结构示意图；
图14为本发明实施例中，形成第二金属层的阵列基板的结构示意图；
图15为本发明实施例中，形成第一钝化层的阵列基板的结构示意图；
图16为本发明实施例中，形成有机膜层的阵列基板的结构示意图；
图17为本发明实施例中，形成公共电极层的阵列基板的结构示意图；
图18为本发明实施例中，形成第二钝化层的阵列基板的结构示意图。
具体实施方式
为了使得本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
为了保持本公开实施例的以下说明清楚且简明，本公开省略了已知功能和已知部件的详细说明。
参见图1，本发明实施例提供一种阵列基板，具有显示区S1以及位于显示区S1***的非显示区S2，包括：
衬底基板1；
位于衬底基板1一侧的第一金属层2，第一金属层2包括位于显示区S1的遮光部21、源极22和漏极23；
位于第一金属层2的背离衬底基板1一侧的缓冲层3；
位于缓冲层3的背离第一金属层2一侧且位于显示区S1的有源层4；
位于有源层4的背离缓冲层3一侧的栅极绝缘层5；
位于栅极绝缘层5的背离有源层4一侧的第二金属层6，其中，第二金属层6包括位于显示区S1的栅极61、源极搭接电极62和漏极搭接电极63，源极搭接电极62通过贯穿栅极绝缘层5和缓冲层3且暴露有源层4一端(例如，图1中有源层4的左端)的第一过孔K1与有源层4和源极22接触，漏极搭接电极63通过贯穿栅极绝缘层5和缓冲层3且暴露有源层4另一端(例如，图1中有源层4的右端)的第二过孔K2与有源层4和漏极23接触。
本发明实施例提供的阵列基板，包括第一金属层和第二金属层，第一金属层包括遮光部、源极和漏极，第二金属层包括栅极、源极搭接电极和漏极搭接电极，源极搭接电极通过第一过孔与有源层和源极同时接触，漏极搭接电极通过第二过孔与有源层和漏极同时接触，将遮光部、源极和漏极同层设置，将栅极、源极搭接部和漏极搭接部同层设置，在形成遮光部的同时形成源极和漏极，在形成栅极的同时形成源极搭接电极和漏极搭接电极，相比于现有技术需要通过单独的掩膜工艺制作遮光部，单独的掩膜工艺制作源极和漏极层，以及单独掩膜工艺制作栅极层，本发明实施例可以在制作遮光部，源极和漏极，以及栅极层时，少用一道掩膜工艺，进而可以改善现有技术在制作显示器的阵列基板时，需要多道掩膜工艺，存在制作工艺复杂的问题。
在具体实施时，结合图1和图2所示，第一过孔K1在栅极绝缘层5具有位于有源层4的背离缓冲层3一侧的第一分部K11，以及与有源层4位于同层的第二分部K12，第一分部K11在衬底基板1的正投影覆盖第二分部K12在衬底基板1的正投影；第二过孔K2在栅极绝缘层5具有位于有源层4的背离缓冲层3一侧的第三分部K21，以及与有源层4位于同层的第四分部K22，第三分部K21在衬底基板1的正投影覆盖第四分部K22在衬底基板1的正投影。本发明实施例中，第一过孔K1在栅极绝缘层5具有位于有源层4的背离缓冲层3一侧的第一分部K11，以及与有源层4位于同层的第二分部K12，第二过孔K2在栅极绝缘层5具有位于有源层4的背离缓冲层3一侧的第三分部K21，且第一分部K11在衬底基板1的正投影覆盖第二分部K12在衬底基板1的正投影，第三分部K21在衬底基板1的正投影覆盖第四分部K22在衬底基板1的正投影，即，第一分部K11较第二分部K12较大，进而可以实现使后续的源极22既可以与有源层4的一端搭接，还可以与下方的源极22搭接，同样，第三分部K21较第四分部K22较大，进而可以实现使后续的漏极23既可以与有源层4的另一端搭接，还可以与下方的漏极23搭接。
在具体实施时，可以通过干刻工艺实现同时刻蚀栅极绝缘层5和缓冲层4，以形成贯穿栅极绝缘层5和缓冲层4的第一过孔K1以及第二过孔K2。具体的，通过对干刻时气体的选择，可以实现在刻蚀过程中，在第一过孔K1所在位置处部分刻蚀到有源层4，部分刻蚀到源极22，而不会将有源层4刻穿，使在第二过孔K2所在位置处部分刻蚀到有源层4，部分刻蚀到漏极23，而不会将有源层4刻穿。
在具体实施时，结合图2和图3所示，第一分部K11包括与第二分部K12接触的第一子分部K111，以及与第一子分部K111连接的第二子分部K112，第一过孔K1通过第二子分部K112暴露有源层4的一端；第三分部K21包括与第四分部K22接触的第三子分部K211，以及与第三子分部K211连接的第四子分部K212，第二过孔K2通过第四子分部K212暴露有源层4的另一端。本发明实施例中，第一分部K11包括暴露有源层4一端的第二子分部K112，以及不暴露有源层4的第一子分部K111，进而实现使后续形成的源极搭接部62部分与有源层4搭接，部分与源极22搭接；同样，第三分部K211包括暴露有源层4另一端的第四子分部K212，以及不暴露有源层4的第三子分部K211，进而实现使后续形成的漏极搭接部63部分与有源层4搭接，部分与漏极23搭接。
在具体实施时，参见图4所示，第二子分部K112与有源层4接触的一面在平行于第一方向AB上的长度h1为3微米～5微米；第四子分部K212与有源层4接触的一面在平行于第一方向AB上的长度h2为3微米～5微米；其中，第一方向AB为由源极搭接电极62指向栅极61的方向。本发明实施例中，由于曝光机有孔径曝光精度限制(例如，孔径曝光精度为1um，线宽曝光精度为1um，对位精度为1um)，第二子分部K112与有源层4接触的一面在平行于第一方向AB上的长度h1为3微米～5微米；第四子分部K212与有源层4接触的一面在平行于第一方向AB上的长度h2为3微米～5微米，可以在实现制作第二子分部K112，第四子分部K212的同时，也可以时后续形成的源极搭接部62与源极22进行有效搭接，使漏极搭接部63与漏极23进行有效搭接，避免尺寸太小，无法实现有效接触，而尺寸太大，会产生其它方面的问题(例如，信号干扰)。
在具体实施时，参见图5所示，源极搭接电极62与栅极61之间的间隙在平行于第一方向AB上的最小间距h3，大于源极22与遮光部21之间的间隙在平行于第一方向AB上的最大间距h4；漏极搭接电极63与栅极61之间的间隙在平行于第一方向AB上的最小间距h5，大于漏极23与遮光部21之间的间隙在平行于第一方向AB上的最大间距h6。本发明实施例中，由于遮光部21的面积需要大于栅极61的面积，使h3大于h4，h5大于h6，可以实现遮光部21对有源层4在对应栅极61的区域形成的沟道区的有效遮挡。
在具体实施时，参见图6所示，第一金属层2还包括：位于非显示区S2的第一信号线24；第二金属层6还包括位于非显示区S2的第二信号线64，其中，第二信号线64和第一信号线24通过贯穿栅极绝缘层5和缓冲层3的第三过孔K3导通，实现第一信号线24和第二信号线64的搭接。第一信号线24具体可以为时钟信号线，或帧起始信号线。本发明实施例中，第一金属层2还包括：位于非显示区S2的第一信号线24；第二金属层6还包括位于非显示区S2的第二信号线64，可以在制作遮光部21的同时形成第一信号线24，在形成栅极61的同时形成第二信号线64，可以进一步简化显示面板的制作工序。
在具体实施时，第一金属层2还包括：位于显示区S1沿第二方向延伸的数据线(图中未示出)；第二金属层还包括：位于显示区沿第三方向延伸的栅线(图中未示出)，第三方向与第二方向具体可以相互垂直。本发明实施例中，第一金属层2还包括：位于显示区S1沿第二方向延伸的数据线；第二金属层还包括：位于显示区沿第三方向延伸的栅线，可以在制作遮光部21的同时形成数据线，在形成栅极61的同时形成栅线，可以进一步简化显示面板的制作工序。
在具体实施时，结合图6所示，阵列基板还包括：位于第二金属层6的背离栅极绝缘层一侧的钝化层7；位于钝化层7的背离第二金属层6一侧且位于显示区的像素电极93，其中，像素电极93通过贯穿钝化层7的第四过孔K4与漏极搭接电极63导通。钝化层7具体可以包括第一钝化层71，以及位于第一钝化层71的背离第二金属层6一侧的第二钝化层72；第一钝化层71和第二钝化层72之间具有：位于第一钝化层71的背离第二金属层6一侧的有机膜层8，有机膜层8在第四过孔K4所在区域具有过孔；位于有机膜层8的背离第一钝化层71一侧且位于显示区S1的公共电极91，公共电极91在第四过孔K4所在区域具有过孔。
基于同一发明构思，本发明实施例还提供一种显示装置，包括如本发明实施例提供的阵列基板。
基于同一发明构思，本发明实施例还提供一种阵列基板的制作方法，其中，阵列基板具有显示区以及位于显示区***的非显示区，参见图7所示，制作方法包括：
步骤S100、采用一次掩膜工艺，在衬底基板的一侧的显示区形成包括遮光部、源极、漏极的第一金属层；具体的，在衬底基板一侧的显示区形成遮光部、源极、漏极时，还可以在衬底基板一侧的非显示区形成第一信号线，以及在衬底基板一侧的显示区形成沿第一方向延伸的数据线；
步骤S200、在第一金属层的背离衬底基板的一侧形成缓冲层；
步骤S300、在缓冲层的背离第一金属层一侧的显示区形成有源层；
步骤S400、在有源层的背离缓冲层的一侧形成栅极绝缘层，并形成贯穿栅极绝缘层和缓冲层且暴露有源层一端的第一过孔，以及形成贯穿栅极绝缘层和缓冲层且暴露有源层另一端的第二过孔；具体的，可以采用干刻工艺，同时刻蚀栅极绝缘层和缓冲层，以形成第一过孔和第二过孔；
步骤S500、采用一次掩膜工艺，在栅极绝缘层的背离有源层一侧的显示区形成包括栅极、漏极搭接电极、漏极搭接电极的第二金属层，其中，漏极搭接电极通过第一过孔与有源层和源极接触，漏极搭接电极通过第二过孔与有源层和漏极接触；具体的，在栅极绝缘层的背离有源层一侧的显示区形成栅极、漏极搭接电极、漏极搭接电极时，还可以在栅极绝缘层的背离有源层一侧的非显示区形成第二信号线，以及，在栅极绝缘层的背离有源层一侧的显示区形成沿第二方向延伸的栅线，其中，第二信号线和第一信号线通过贯穿栅极绝缘层和缓冲层的第三过孔导通；
本发明实施例提供的阵列基板的制作方法，采用一次掩膜工艺，在衬底基板的一侧的显示区形成包括遮光部、源极、漏极的第一金属层，采用一次掩膜工艺，在栅极绝缘层的背离有源层一侧的显示区形成包括栅极、漏极搭接电极、漏极搭接电极的第二金属层，在形成遮光部的同时形成源极和漏极，在形成栅极的同时形成源极搭接电极和漏极搭接电极，相比于现有技术需要通过单独的掩膜工艺制作遮光部，单独的掩膜工艺制作源极和漏极层，以及单独掩膜工艺制作栅极层，本发明实施例可以在制作遮光部，源极和漏极，以及栅极层时，可以少用一道掩膜工艺，进而可以改善现有技术在制作显示器的阵列基板时，需要多道掩膜工艺，存在制作工艺复杂的问题。
在具体实施时，参见图8所示，在步骤S500之后，即，在栅极绝缘层的背离有源层一侧的显示区形成包括栅极、漏极搭接电极、漏极搭接电极的第二金属层之后，制作方法还包括：
步骤S600、在第二金属层的背离栅极绝缘层的一侧形成钝化层；
步骤S700、在钝化层的背离第二金属层的一侧形成像素电极，其中，像素电极通过贯穿钝化层的第四过孔与漏极搭接电极导通。
在具体实施时，参见图9所示，对于步骤S600，在第二金属层的背离栅极绝缘层的一侧形成钝化层，包括：
步骤S601、在第二金属层的背离栅极绝缘层的一侧形成第一钝化层；
步骤S602、在第一钝化层的背离第二金属层的一侧形成第二钝化层；
其中，步骤S601之后，以及在步骤S602之前，即，在第二金属层的背离栅极绝缘层的一侧形成第一钝化层之后，以及在第一钝化层的背离第二金属层的一侧形成第二钝化层之前，制作方法还包括：
步骤S800、在第一钝化层的背离第二金属层的一侧形成有机膜层，并在第四过孔所在区域形成贯穿有机膜层的过孔；
步骤S900、在有机膜层的背离第一钝化层的一侧形成公共电极层，并在第四过孔所在区域形成贯穿公共电极层的过孔。
为了更清楚地理解本发明实施例提供的阵列基板的制作方法，以下结合图10-图进行进一步详细说明如下：
步骤一、在衬底基板1(具体可以为玻璃基板)上沉积第一金属层2，并通过光刻和干刻技术，在显示区S1形成遮光部21、源极21和漏极22的图形，在非显示区S2形成第一信号线24，如图10所示；
步骤二、沉积缓冲层3，用以隔绝后续制作的遮光部21和有源层4(有源层的材质具体可以为IGZO)，如图11所示；
步骤三、沉积有源层4，并通过光刻和湿刻技术，形成有源层4的图形，如图12所示；
步骤四、沉积栅极绝缘层5，采用干刻工艺，同时栅极绝缘层5和缓冲层3，形成第一过孔K1、第二过孔K2和第三过孔K3，且第一过孔K1一半连接源极22，一半连接有源层4的一端，第二过孔K2一半连接漏极23，另一半连接有源层4的另一端，如图13所示；
步骤五、沉积第二金属层6，并通过光刻和湿刻技术，形成栅极61、源极搭接电极62、漏极搭接电极63和第二信号线64的图形，源极搭接电极62通过第一过孔K1与源极22和有源层4的一端同时接触，漏极搭接电极63通过第二过孔K2与漏极23和有源层4的另一端接触，第二信号线64通过第三过孔K3与第一信号线24导通，如图14所示；
步骤六、沉积第一钝化层71，如图15所示；
步骤七、涂布有机膜层8，并通过光刻技术，形成有机膜过孔K5，如图16所示；
步骤八、沉积第一层氧化铟锡薄膜，并通过光刻和湿刻技术，以形成公共电极层91的图形，以及1ITO过孔K6，如图17所示；
步骤九、沉积第二钝化层72，并通过光刻和干刻技术，同时刻蚀第一钝化层71和第二钝化层72，形成第四过孔K4，如图18所示；
步骤十、沉积第二层氧化铟锡薄膜，并通过光刻和湿刻技术，形成像素电极93的图形，如图6所示。
本发明实施例有益效果如下：本发明实施例提供的阵列基板，包括第一金属层和第二金属层，第一金属层包括遮光部、源极和漏极，第二金属层包括栅极、源极搭接电极和漏极搭接电极，源极搭接电极通过第一过孔与有源层和源极同时接触，漏极搭接电极通过第二过孔与有源层和漏极同时接触，将遮光部、源极和漏极同层设置，将栅极、源极搭接部和漏极搭接部同层设置，在形成遮光部的同时形成源极和漏极，在形成栅极的同时形成源极搭接电极和漏极搭接电极，相比于现有技术需要通过单独的掩膜工艺制作遮光部，单独的掩膜工艺制作源极和漏极层，以及单独掩膜工艺制作栅极层，本发明实施例可以在制作遮光部，源极和漏极，以及栅极层时，可以少用一道掩膜工艺，进而可以改善现有技术在制作显示器的阵列基板时，需要多道掩膜工艺，存在制作工艺复杂的问题。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (16)

1.一种阵列基板，具有显示区以及位于所述显示区***的非显示区，其特征在于，包括：
衬底基板；
位于所述衬底基板一侧的第一金属层，所述第一金属层包括位于所述显示区的遮光部、源极和漏极；
位于所述第一金属层的背离所述衬底基板一侧的缓冲层；
位于所述缓冲层的背离所述第一金属层一侧且位于所述显示区的有源层；
位于所述有源层的背离所述缓冲层一侧的栅极绝缘层；
位于所述栅极绝缘层的背离所述有源层一侧的第二金属层，其中，所述第二金属层包括位于所述显示区的栅极、源极搭接电极和漏极搭接电极，所述栅极、所述源极搭接电极和所述漏极搭接电极位于同一层；所述源极搭接电极通过贯穿所述栅极绝缘层和所述缓冲层且暴露所述有源层一端的第一过孔，与所述有源层背离所述衬底一侧表面的部分、所述有源层侧面的部分、所述源极接触，所述漏极搭接电极通过贯穿所述栅极绝缘层和所述缓冲层且暴露所述有源层另一端的第二过孔，与所述有源层背离所述衬底一侧表面的部分、所述有源层侧面的部分、所述漏极接触；
所述源极搭接电极朝向所述衬底一侧表面的部分、所述漏极搭接电极朝向所述衬底一侧表面的部分、所述栅极朝向所述衬底一侧表面的部分，均与所述栅极绝缘层的背离所述衬底一侧表面的部分直接接触。
2.如权利要求1所述的阵列基板，其特征在于，所述第一过孔在所述栅极绝缘层具有位于所述有源层的背离所述缓冲层一侧的第一分部，以及与所述有源层位于同层的第二分部，所述第一分部在所述衬底基板的正投影覆盖所述第二分部在所述衬底基板的正投影；
所述第二过孔在所述栅极绝缘层具有位于所述有源层的背离所述缓冲层一侧的第三分部，以及与所述有源层位于同层的第四分部，所述第三分部在所述衬底基板的正投影覆盖所述第四分部在所述衬底基板的正投影。
3.如权利要求2所述的阵列基板，其特征在于，所述第一分部包括与所述第二分部接触的第一子分部，以及与所述第一子分部连接的第二子分部，所述第一过孔通过所述第二子分部暴露所述有源层的一端；
所述第三分部包括与所述第四分部接触的第三子分部，以及与所述第三子分部连接的第四子分部，所述第二过孔通过所述第四子分部暴露所述有源层的另一端。
4.如权利要求3所述的阵列基板，其特征在于，所述第二子分部与所述有源层接触的一面在平行于第一方向上的长度为3微米～5微米；
所述第四子分部与所述有源层接触的一面在平行于所述第一方向上的长度为3微米～5微米；
其中，所述第一方向为由所述源极搭接电极指向所述栅极的方向。
5.如权利要求4所述的阵列基板，其特征在于，所述源极搭接电极与所述栅极之间的间隙在平行于所述第一方向上的最小间距，大于所述源极与所述遮光部之间的间隙在平行于所述第一方向上的最大间距；
所述漏极搭接电极与所述栅极之间的间隙在平行于所述第一方向上的最小间距，大于所述漏极与所述遮光部之间的间隙在平行于所述第一方向上的最大间距。
6.如权利要求1所述的阵列基板，其特征在于，所述第一金属层还包括：位于所述非显示区的第一信号线；
所述第二金属层还包括位于所述非显示区的第二信号线，其中，所述第二信号线和所述第一信号线通过贯穿所述栅极绝缘层和所述缓冲层的第三过孔导通。
7.如权利要求6所述的阵列基板，其特征在于，所述第一金属层还包括：位于所述显示区沿第二方向延伸的数据线；
所述第二金属层还包括：位于所述显示区沿第三方向延伸的栅线。
8.如权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括：
位于所述第二金属层的背离所述栅极绝缘层一侧的钝化层；
位于所述钝化层的背离所述第二金属层一侧且位于所述显示区的像素电极，其中，所述像素电极通过贯穿所述钝化层的第四过孔与所述漏极搭接电极导通。
9.如权利要求8所述的阵列基板，其特征在于，所述钝化层包括第一钝化层，以及位于所述第一钝化层的背离所述第二金属层一侧的第二钝化层；
所述第一钝化层和所述第二钝化层之间具有：
位于所述第一钝化层的背离所述第二金属层一侧的有机膜层，所述有机膜层在所述第四过孔所在区域具有过孔；
位于所述有机膜层的背离所述第一钝化层一侧且位于所述显示区的公共电极，所述公共电极在所述第四过孔所在区域具有过孔。
10.一种显示装置，其特征在于，包括如权利要求1-9任一项所述的阵列基板。
11.一种阵列基板的制作方法，其中，所述阵列基板具有显示区以及位于所述显示区***的非显示区，其特征在于，包括：
采用一次掩膜工艺，在衬底基板的一侧的所述显示区形成包括遮光部、源极、漏极的第一金属层；
在所述第一金属层的背离所述衬底基板的一侧形成缓冲层；
在所述缓冲层的背离所述第一金属层一侧的所述显示区形成有源层；
在所述有源层的背离所述缓冲层的一侧形成栅极绝缘层，并形成贯穿所述栅极绝缘层和所述缓冲层且暴露所述有源层一端的第一过孔，以及形成贯穿所述栅极绝缘层和所述缓冲层且暴露所述有源层另一端的第二过孔；
采用一次掩膜工艺，在所述栅极绝缘层的背离所述有源层一侧的所述显示区形成包括栅极、漏极搭接电极、漏极搭接电极的第二金属层，其中，所述源极搭接电极通过所述第一过孔与所述有源层背离所述衬底一侧表面的部分、所述有源层侧面的部分、所述源极接触，所述漏极搭接电极通过所述第二过孔与所述有源层背离所述衬底一侧表面的部分、所述有源层侧面的部分、所述漏极接触；所述源极搭接电极朝向所述衬底一侧表面的部分、所述漏极搭接电极朝向所述衬底一侧表面的部分、所述栅极朝向所述衬底一侧表面的部分，均与所述栅极绝缘层的背离所述衬底一侧表面的部分直接接触。
12.如权利要求11所述的制作方法，其特征在于，所述形成贯穿所述栅极绝缘层和所述有源层且暴露所述有源层一端的第一过孔，以及形成贯穿所述栅极绝缘层和所述有源层且暴露所述有源层另一端的第二过孔，包括：
采用干刻工艺，同时刻蚀所述栅极绝缘层和所述缓冲层，以形成所述第一过孔和所述第二过孔。
13.如权利要求11或12所述的制作方法，其特征在于，在衬底基板一侧的显示区形成遮光部、源极、漏极时，所述制作方法还包括：
在所述衬底基板一侧的所述非显示区形成第一信号线，以及在所述衬底基板一侧的所述显示区形成沿第二方向延伸的数据线。
14.如权利要求13所述的制作方法，其特征在于，在所述栅极绝缘层的背离所述有源层一侧的所述显示区形成栅极、漏极搭接电极、漏极搭接电极时，所述制作方法还包括：
在所述栅极绝缘层的背离所述有源层一侧的所述非显示区形成第二信号线，以及，在所述栅极绝缘层的背离所述有源层一侧的所述显示区形成沿第三方向延伸的栅线，其中，所述第二信号线和所述第一信号线通过贯穿所述栅极绝缘层和所述缓冲层的第三过孔导通。
15.如权利要求11所述的制作方法，其特征在于，在所述栅极绝缘层的背离所述有源层一侧的所述显示区形成包括栅极、漏极搭接电极、漏极搭接电极的第二金属层之后，所述制作方法还包括：
在所述第二金属层的背离所述栅极绝缘层的一侧形成钝化层；
在所述钝化层的背离所述第二金属层的一侧形成像素电极，其中，所述像素电极通过贯穿所述钝化层的第四过孔与所述漏极搭接电极导通。
16.如权利要求15所述的制作方法，其特征在于，所述在所述第二金属层的背离所述栅极绝缘层的一侧形成钝化层，包括：
在所述第二金属层的背离所述栅极绝缘层的一侧形成第一钝化层；
在所述第一钝化层的背离所述第二金属层的一侧形成第二钝化层；
其中，在所述第二金属层的背离所述栅极绝缘层的一侧形成第一钝化层之后，以及在所述第一钝化层的背离所述第二金属层的一侧形成第二钝化层之前，所述制作方法还包括：
在所述第一钝化层的背离所述第二金属层的一侧形成有机膜层，并在所述第四过孔所在区域形成贯穿所述有机膜层的过孔；
在所述有机膜层的背离所述第一钝化层的一侧形成公共电极层，并在所述第四过孔所在区域形成贯穿所述公共电极层的过孔。
CN202010663685.3A 2020-07-10 2020-07-10 一种阵列基板、显示装置和制作方法 Active CN111769123B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010663685.3A CN111769123B (zh) 2020-07-10 2020-07-10 一种阵列基板、显示装置和制作方法
US17/199,521 US11652172B2 (en) 2020-07-10 2021-03-12 Array substrate, display device and fabrication method
US18/134,389 US20230253502A1 (en) 2020-07-10 2023-04-13 Array substrate, display device and fabrication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010663685.3A CN111769123B (zh) 2020-07-10 2020-07-10 一种阵列基板、显示装置和制作方法

Publications (2)

Publication Number Publication Date
CN111769123A CN111769123A (zh) 2020-10-13
CN111769123B true CN111769123B (zh) 2023-11-28

Family

ID=72724922

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010663685.3A Active CN111769123B (zh) 2020-07-10 2020-07-10 一种阵列基板、显示装置和制作方法

Country Status (2)

Country Link
US (2) US11652172B2 (zh)
CN (1) CN111769123B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113345837A (zh) * 2021-05-26 2021-09-03 深圳市华星光电半导体显示技术有限公司 一种显示面板的制作方法及显示面板
CN113437090A (zh) * 2021-06-11 2021-09-24 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示面板
CN113629072A (zh) * 2021-07-26 2021-11-09 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示面板
CN114582889A (zh) * 2022-02-22 2022-06-03 深圳市华星光电半导体显示技术有限公司 一种显示面板及显示面板的制备方法
CN114823726A (zh) * 2022-04-14 2022-07-29 武汉华星光电技术有限公司 显示面板及显示装置
CN115377117A (zh) * 2022-07-28 2022-11-22 惠科股份有限公司 阵列基板及其制备方法、显示装置
CN115598892B (zh) * 2022-11-08 2023-04-18 北京京东方技术开发有限公司 阵列基板和显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104393000A (zh) * 2014-10-20 2015-03-04 上海天马微电子有限公司 一种阵列基板及其制作方法、显示装置
CN105428313A (zh) * 2016-01-05 2016-03-23 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
DE102015116395A1 (de) * 2014-09-30 2016-03-31 Lg Display Co., Ltd. Dünnfilmtransistor-substrat und displayvorrichtung, welche diese verwendet

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681488A (zh) * 2013-12-16 2014-03-26 合肥京东方光电科技有限公司 阵列基板及其制作方法，显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015116395A1 (de) * 2014-09-30 2016-03-31 Lg Display Co., Ltd. Dünnfilmtransistor-substrat und displayvorrichtung, welche diese verwendet
CN105470262A (zh) * 2014-09-30 2016-04-06 乐金显示有限公司 薄膜晶体管基板及使用薄膜晶体管基板的显示设备
CN104393000A (zh) * 2014-10-20 2015-03-04 上海天马微电子有限公司 一种阵列基板及其制作方法、显示装置
CN105428313A (zh) * 2016-01-05 2016-03-23 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置

Also Published As

Publication number Publication date
US11652172B2 (en) 2023-05-16
US20230253502A1 (en) 2023-08-10
US20220013669A1 (en) 2022-01-13
CN111769123A (zh) 2020-10-13

Similar Documents

Publication Publication Date Title
CN111769123B (zh) 一种阵列基板、显示装置和制作方法
US11387261B2 (en) Array substrate and display device
JP4486554B2 (ja) 低分子有機半導体物質を利用する液晶表示装置及びその製造方法
KR102616578B1 (ko) 박막 증착용 마스크 어셈블리와, 이의 제조 방법
CN111051559B (zh) 蒸镀掩模、显示面板的制造方法以及显示面板
CN111148861B (zh) 蒸镀掩模及蒸镀掩模的制造方法
US20180047752A1 (en) Array substrate, method for manufacturing the same and display device
KR20000004404A (ko) Tft-lcd 제조방법
WO2020199756A1 (zh) 阵列基板、其制备方法及显示装置
CN103928469A (zh) 一种tft阵列基板及其制造方法、显示面板
WO2018188160A1 (zh) Tft基板及其制作方法
WO2016090886A1 (zh) 阵列基板及其制作方法和显示面板
CN111108229A (zh) 蒸镀掩模以及蒸镀掩模的制造方法
WO2020220476A1 (zh) 阵列基板及其制造方法、及显示面板
KR100957614B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
US10134769B2 (en) Array substrate, method for manufacturing thereof, and display device
CN111897168A (zh) 阵列基板及其制备方法、显示装置
CN109830517B (zh) 显示基板、显示面板、显示装置及显示基板的制备方法
CN109148485B (zh) 阵列基板及其制作方法和显示装置
CN112186025B (zh) 一种显示面板及其制作方法、显示装置
CN107422543B (zh) 一种显示面板及其制备方法、显示装置
CN111916463B (zh) 阵列基板、其制备方法及显示面板
US11444103B2 (en) Array substrate and method of manufacturing thereof
WO2024001349A1 (zh) 显示面板、显示装置及显示面板的制备方法
CN108470521B (zh) 一种显示面板、显示装置及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant